JP5414364B2 - 高周波基板および高周波モジュール - Google Patents

高周波基板および高周波モジュール Download PDF

Info

Publication number
JP5414364B2
JP5414364B2 JP2009129338A JP2009129338A JP5414364B2 JP 5414364 B2 JP5414364 B2 JP 5414364B2 JP 2009129338 A JP2009129338 A JP 2009129338A JP 2009129338 A JP2009129338 A JP 2009129338A JP 5414364 B2 JP5414364 B2 JP 5414364B2
Authority
JP
Japan
Prior art keywords
frequency
main conductor
conductor layer
main
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009129338A
Other languages
English (en)
Other versions
JP2010041714A (ja
Inventor
和樹 早田
健太郎 宮里
弘志 内村
健 竹之下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009129338A priority Critical patent/JP5414364B2/ja
Publication of JP2010041714A publication Critical patent/JP2010041714A/ja
Application granted granted Critical
Publication of JP5414364B2 publication Critical patent/JP5414364B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1423Monolithic Microwave Integrated Circuit [MMIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Waveguides (AREA)

Description

本発明は、主としてマイクロ波帯およびミリ波帯で用いる高周波素子を実装するための高周波基板および高周波モジュールに関する。
近年、携帯電話や無線LANに代表される無線通信技術の研究開発が盛んに行われている。無線通信の研究開発においては、光通信で代表されるFTTH(Fiber to The Home
)の伝送速度、100Mbps以上を達成しているものもある。しかし、現在市販されている無線通信機器の伝送速度は光通信のそれには及ばない。多くの無線通信機器では、マイクロ波が搬送波として利用されているが、マイクロ波ではデータ伝送速度が遅く、例えば、ハイビジョン映像の画質劣化を抑えた、大容量非圧縮映像データの転送には向いていない。
そこで、マイクロ波よりも高い周波数の電磁波、例えば20GHz以上の準ミリ波およびミリ波を利用する無線通信が、大容量のデータを伝送するための手段として、以前から注目され、研究開発が進められている。特に60GHz帯では、世界共通で、広い帯域が通信向けに割り当てられており、このような60GHz帯の電磁波を利用する無線通信は、現在実用化され、光ファイバ通信に代えて、事業所間通信などに用いられ、普及しつつある。また、自動車の安全運転をサポートするものとして、ミリ波帯を用いたレーダーシステムが一般の乗用車に搭載されるようにもなっている。
これらの通信システムで使用される高周波基板には、より広帯域化、小型、多機能、耐不要ノイズ、かつ安価であることの要求が高く、これらの要求に応えるべく、基板の多層化で対応してきた。特に小型化が可能な高誘電率材料であるセラミックスを誘電体層とする多層配線基板は、配線金属との同時焼成技術を用いることで基板の多層化を実現してきた。
このような高周波基板には、複数の高周波デバイスが実装され、それらが高周波デバイスと伝送線路との変換部を介して、伝送線路と接続されることにより高周波回路として動作する。高周波デバイスは、外部から到来する干渉信号の混入を防ぎ、また外部からの水蒸気、侵食性ガス等から高周波デバイスを保護するため、金属キャップや、金属メッキまたは金属メタライズを施したセラミック壁およびカバーなどの保護部材で周囲を囲んで封止される。高周波デバイス自体がパッシベーション絶縁膜で保護される場合もある。
従来は、高周波デバイス間を接続する伝送線路にはマイクロストリップ線路、コプレナー線路およびストリップ線路等の金属配線による平面回路が用いられており、上記のように、外部から到来する干渉信号の混入を防ぐこと、外部への電磁波の放射を防ぐことを目的とした場合、高周波デバイスだけではなく、平面回路を構成する金属配線も保護部材の収容空間内に収める必要があり、その結果、平面回路によって接続された複数の高周波デバイスを平面回路ごとまとめて封止する構造が必要となる。
たとえば、特許文献1には、2つの高周波デバイスは、高周波デバイスの信号入出力パッドとボンディングワイヤおよびマイクロストリップ線路で接続され、2つの高周波デバイスおよびボンディングワイヤ、マイクロストリップ線路はシールリングおよびキャップにより一つの空間内で封止される構成が開示されている。
また、特許文献2には、高周波素子と外部電気回路とを接続する高周波伝送線路が、一対の主導体層と導体層間を接続するバイアホール群で形成される高周波素子収納用パッケージが開示されている。
特開平9−36616号公報 特開平10−189824号公報
特許文献1記載のように、複数の高周波デバイスを一つのキャップにより共通の収容空間内で封止すると、収容空間内で高周波デバイス間の信号の結合が起こることがある。送信信号と比較して受信信号の電力は小さいため、特に送信用の高周波デバイスから出力された信号が、受信用の高周波デバイスまたは受信用の高周波デバイスに接続された伝送線路に結合してしまうと受信信号にノイズが生じてしまうことになる。
さらに複数の高周波デバイス間をマイクロストリップ線路、コプレナー線路、ストリップ線路等の平面回路の信号線路で接続すると信号線路同士の結合により、信号にノイズが混入したり、外部からの不要電磁波が信号線路に結合して信号にノイズが混入したり、外部へ電磁波を放射することにより、他の機器に悪影響を及ぼすという問題もある。さらに小型化のためにモジュールを集積化する過程において、特に不要電磁波の抑制や遮蔽技術が課題であった。
特許文献2では、高周波伝送線路を、誘電体基板の内部に形成しているが、高周波素子と伝送線路との変換部は、接続プローブを介して行われており、接続プローブを中心導体とし、バイアホールを外部導体とする同軸構造となっている。
このような同軸構造の場合、伝送する信号が接続プローブの長さによって共振するため、反射特性において、この共振による共振周波数で極を持つことから狭帯域特性になる。また、同軸構造では、中心導体に電流密度が集中するため、伝送損失が大きくなる。
本発明の目的は、このような事情に鑑みてなされたものであり、外部からの不要電磁波の混入、外部への電磁波の放射を防止するとともに、高周波素子間の不要な結合を抑制したアイソレーション特性に優れ、かつ広帯域低損失接続体により高感度な高周波基板および高周波モジュールを提供することである。
本発明は、誘電体層および導電体層を積層して成り、複数の高周波素子を実装するための高周波基板において、
副線路部と主線路部と変換部とを有する積層型導波管であって、
前記副線路部は、前記誘電体層と、前記誘電体層を挟んで対向する副線路部上側主導体層及び副線路部下側主導体層と、この一対の副線路部上側及び下側主導体層を厚み方向に電気的に接続するように信号伝達方向に遮断波長以下の間隔で形成された二列のビアホール導体群と、を含み、
前記主線路部は、前記副線路部に接続され、前記副線路部の誘電体層よりも厚い誘電体層と、この誘電体層を挟んで対向する主線路部上側主導体層及び主線路部下側主導体層と、この一対の主線路部上側及び下側主導体層を厚み方向に電気的に接続するように信号伝達方向に遮断波長以下の間隔で形成された二列のビアホール導体群と、を含み、
前記変換部は、前記副線路部及び前記主線路部の前記上側主導体層が一体的に形成されて成る、
積層型導波管と、
前記積層型導波管に接続され、前記高周波素子同士を接続する接続用積層型導波管であって、
前記誘電体層を挟む一対の主導体層と、信号伝達方向に遮断波長以下の間隔で前記主導体層間を電気的に接続するように形成された二列のビアホール導体群とを備え、前記主導体層および前記ビアホール導体群に囲まれた領域によって高周波信号を伝達し、前記一対の主導体層のうち上側主導体層は、前記変換部より下側に位置し、前記一対の主導体層のうち下側主導体層は、前記副線路部下側主導体層よりも下側に位置する、前記高周波基板に内層される接続用積層型導波管と、
前記主線路部上側主導体層に接続されて形成される上側共有線路主導体層と、前記接続用導波管線路の下側主導体層に接続される下側共有線路主導体層と、この1対の共有線路主導体層に挟まれる前記誘電体層と、厚み方向に対向する上側共有線路主導体層及び下側共有線路主導体層と、前記上側共有線路主導体層及び下側共有線路主導体層を厚み方向に電気的に接続するように信号伝達方向に遮断波長以下の間隔で形成された二列のビアホール導体群とを含む共有線路部と、
前記高周波素子と、前記変換部とを接続する接続体と、
1つの高周波素子と、該高周波素子に接続される前記接続体と、該接続体に接続される前記変換部とを内部に収容する収容空間を有し、前記収容空間と外部空間との間で電磁波を遮蔽する保護部材とを備えることを特徴とする。
また本発明は、前記積層型導波管または接続用積層型導波管は、前記一対の主導体層間に該主導体層と平行に形成され、前記二列のビアホール導体群を列ごとにそれぞれ個別に電気的に接続する、少なくとも一対の副導体層をさらに備えることを特徴とする。
また本発明は、前記複数の高周波素子は、高周波信号受信用の高周波素子と、高周波信号送信用の高周波素子とを含むことを特徴とする。
また本発明は、前記複数の高周波素子を実装する面とは反対の面に高周波信号の入出力ポートを備え、
前記積層型導波管は、前記高周波素子同士を接続する接続用積層型導波管と、前記高周波素子と前記入出力ポートとを接続する入出力用積層型導波管とを含むことを特徴とする。
また本発明は、前記接続体は、ボンディングワイヤとマイクロストリップ線路とを含み、前記高周波素子と、前記変換部とはワイヤボンディングにより接続されることを特徴とする。
また本発明は、前記接続体は、金属バンプまたははんだボールを含み、前記高周波素子と、前記変換部とはフリップチップ接続されることを特徴とする。
また本発明は、前記高周波素子を実装する側の主面に設けられたバイアス供給用パッドと、
前記高周波素子を実装する側の主面に設けられた外部接続用パッドと、
内層に設けられ、前記バイアス供給用パッドと前記外部接続用パッドとを接続するバイアス供給用配線と、をさらに備え、
前記高周波素子は、前記バイアス供給用パッドとワイヤボンディング接続またはフリップチップ接続により接続された接続パッドを有し、該接続パッドに対し、前記外部接続用パッドを介して前記高周波素子の駆動用バイアス電圧を供給可能に構成されていることを特徴とする。
また本発明は、上記の高周波基板に、複数の高周波素子を実装して構成される高周波モジュールである。
本発明によれば、高周波素子同士は、積層型導波管によって接続され、高周波素子と、前記積層型導波管とは接続体によって接続し、前記接続体は、変換部を介して前記積層型導波管に接続する。
保護部材は、収容空間と外部空間との間で電磁波を遮蔽し、1つの高周波素子と、該高周波素子に接続される接続体、および該接続体に接続される変換部とを、収容空間内に収容する。
これにより、保護部材により外部からの不要電磁波によるノイズが混入を防ぐとともに、外部への電磁波放射による他の機器への悪影響を防ぐという効果に加えて、同じ基板上に実装されている半導体素子同士のアイソレーション特性を極めて高くすることができる。
また本発明によれば、上記のような高周波基板を用いることで、特に送信用半導体素子と受信用半導体素子とを実装した送受信用の高周波モジュールにおいて、半導体素子同士のアイソレーション特性を高めて、高品質な送受信特性を実現することができる。
本発明の実施の一形態である高周波基板1の構成を示す斜視図である。 図1の切断面線II−IIで切断したときの断面図である。 変換部10の構成を説明するための図である。 変換部13を含む接続構造を誘電体層ごとに展開した平面図である。
図1は、本発明の実施の一形態である高周波基板1の構成を示す斜視図である。なお、基板の内部およびキャップの内部の構造がわかるように、内層配線、MMIC、ボンディングワイヤなどを実線で示した。図2は、図1の切断面線II−IIで切断したときの断面図である。
高周波基板1の表面には、受信用MMIC2、送信用MMIC3が実装されて高周波モジュールを構成しており、受信用MMIC2、送信用MMIC3をそれぞれ保護するための保護部材4,5が、保護部材4,5と基板表面とで構成される収容空間内に受信用MMIC2、送信用MMIC3を収容するように設けられている。
高周波基板1の、受信用MMIC2、送信用MMIC3が実装されている面とは反対の面において、高周波基板1は、アンテナ基板100に積層される。
受信用MMIC2と送信用MMIC3とは、これらを接続する積層型導波管線路(以下、接続用導波管という)によって電気的に接続される。
積層型導波管線路は、誘電体層が2つの導体層とこれらを電気的に接続するビアホール導体群とで囲まれるように構成され、高周波信号を伝送させるための線路のうち、誘電体(導波管)に高周波信号を伝送させるものである。
接続用導波管6と受信用MMIC2とは、ボンディングワイヤ7および変換部9を介して接続される。受信用MMIC2の図示しない接続パッドにボンディングワイヤ7の一方端が接続され、ボンディングワイヤ7の他方端が変換部9に接続される。変換部9は、接続用導波管6に一方端部6aで接続される。
積層型導波管線路および表面配線から積層型導波管線路への変換部の詳細については、後述する。
ボンディングワイヤ7と変換部9とは、直接的に接続してもよいし、本実施形態のように、マイクロストリップ線路11を介して接続してもよい。また、マイクロストリップ線路11には、インピーダンス整合用のスタブ11aを設けることが好ましい。
接続用導波管6と送信用MMIC3との接続も同様に、ボンディングワイヤ8および変換部10を介して行われる。
送信用MMIC3の図示しない接続パッドにボンディングワイヤ8の一方端が接続され、ボンディングワイヤ8の他方端が変換部10に接続される。変換部10は、接続用導波管6に他方端部6bで接続される。
ボンディングワイヤ8と変換部10とは、直接的に接続してもよいし、マイクロストリップ線路12を介して接続してもよく、マイクロストリップ線路12には、インピーダンス整合用のスタブ12aを設けることが好ましい。
接続用導波管6は、その略中央部分において、基板の裏面に設けられた送信ポートに接続する積層型導波管13(以下では、送信用導波管という)とスロット14を介して接続している。送信用導波管13は、送信ポート13aを有し、アンテナ基板100の送信用導波管101の一方端と接続される。送信用導波管101は、アンテナ基板100を厚み方向に貫通する貫通孔による中空導波管で実現される。送信用導波管101の他方端は、アンテナ基板100の裏面に解放される開口部であり、この開口がスロットアンテナとして開口寸法に応じた周波数の高周波を放射する。
したがって、送信用MMIC3から出力されて接続用導波管6を伝送した高周波信号は、その一部がスロット14を介して送信用導波管13を伝送し送信ポート13aに至る。送信ポート13aから出力された高周波信号は、アンテナ基板100の送信用導波管101を伝送し、送信用導波管101のスロットアンテナから放射される。
また、送信用MMIC3から出力されて接続用導波管6を伝送した高周波信号の一部は、送信用導波管13を伝送し、一部は、一方端部6aを介して受信用MMIC2へと伝送される。
受信用MMIC2は、接続用導波管6と接続するとともに、受信した高周波信号を伝送する積層型導波管(以下では、受信用導波管という)15にも接続される。
受信用MMIC2と受信用導波管15との接続は、接続用導波管6との接続と同様に、ボンディングワイヤ16および変換部17を介して接続される。
受信用MMIC2の図示しない接続パッドにボンディングワイヤ16の一方端が接続され、ボンディングワイヤ16の他方端が変換部17に接続される。変換部17は、受信用導波管15に一方端部15aで接続される。
ボンディングワイヤ16と変換部17とは、直接的に接続してもよいし、マイクロストリップ線路18を介して接続してもよい。また、マイクロストリップ線路18には、インピーダンス整合用のスタブ18aを設けることが好ましい。
受信用導波管15は、受信ポート15cを有し、アンテナ基板100の受信用導波管102の一方端と接続される。受信用導波管102は、中空導波管で実現され、受信用導波管102の他方端は、アンテナ基板100の裏面に解放される開口部である。この開口がスロットアンテナとして開口寸法に応じた周波数の高周波信号を受信する。
したがって、受信用導波管102のスロットアンテナで受信した高周波信号は、アンテナ基板100の受信用導波管102を伝送し、受信ポート15cを介して受信用導波管15を伝送する。受信用導波管15を伝送した高周波信号は、変換部17およびボンディングワイヤ16を経て受信用MMIC2に入力される。
保護部材4,5を設ける目的は、外部からの不要電磁波が信号線路に結合して信号にノイズが混入することを防ぐとともに、外部へ電磁波を放射することにより、他の機器に悪影響を及ぼすことを防止するものである。保護部材4,5は、アルミニウムなどの金属からなる金属筐体によって形成するのが好ましい。保護部材4,5を金属筐体とすることによって、電磁波の遮蔽性が高く、放熱性がよくなる。また、金属筐体に限らず、樹脂筐体やセラミックス筐体の内面に金属めっきや金属メタライズを施したものでもよい。
本発明の高周波基板1は、MMICなどの高周波半導体デバイス同士の接続、および送受信用のアンテナ基板との接続において、積層型導波管線路および積層型導波管線路への変換部を用いている。これにより、基板表面に露出し、保護部材によって保護するべき箇所は、MMIC2,3、ボンディングワイヤ7,8,16、変換部9,10,17、マイクロストリップ線路11,12,18のみである。MMIC2,3同士の接続は、上記のように、基板に内層される積層型導波管線路である接続用導波管6によって成されるので、従来のような、MMIC2,3同士を接続する露出した平面線路が不要となっている。
また、本実施形態では、MMICと積層型導波管への変換部とは、ボンディングワイヤとマイクロストリップ線路を介して接続しているが、ボンディングワイヤやマイクロストリップ線路とは接続に必須の構成ではなく、たとえば、MMICの接続パッドから直接変換部にワイヤボンディングを施してもよい。また、MMICと変換部との接続をワイヤボンディングではなく、金属バンプやはんだボールなどによるフリップチップ接続であってもよい。
このように、保護部材4,5は、半導体デバイスと変換部、およびこれらを接続する接続体とをその収容空間内に収めるようにすれば十分に保護機能を実現することができる。そして、これらを収容するための収容空間は、面積が、高周波基板1表面のうち、1つの半導体デバイスと、この1つの半導体デバイスに接続する変換部と、これらを接続するための接続体がと設けられた領域であり、高さが、保護部材の高さとなるような空間である。
このような本実施形態によれば、従来のように、半導体デバイス同士を接続する平面線路が無いので、保護部材は、1つの収容空間内に2以上の半導体デバイスを収容する必要がなく、1つの収容空間につき、1つの半導体デバイスを収容することができる。
たとえば、本実施形態では、1つの保護部材4によって形成される収容空間内に、1つの受信用MMIC2と、変換部9,17とを収容している。また、1つの保護部材5によって形成される収容空間には、送信用MMIC3と、変換部10とを収容している。
保護部材の収容空間内に、1つの半導体デバイスのみを収容できることから、保護部材の収容空間内における半導体デバイス間の信号の結合を防止することができる。本実施形態のように、受信用MMIC2と送信用MMIC3とが実装される送受信用の高周波基板では、特に送信用MMIC3から出力された信号による受信用MMIC2への影響が大きいので、これらの高周波デバイスを個別の保護部材により、異なる収容空間に収容することで、アイソレーション性の極めて高い高周波基板を実現することができる。
さらに、保護部材の大きさ、すなわち保護部材の収容空間の体積を従来に比べて大幅に小さくすることができる。これにより、高周波デバイスから放射された電磁波の収容空間内における不要な共振の発生を防止することができる。
保護部材の収容空間内で生じる共振は、矩形共振器による共振と同様に考えることができる。不要な共振の発生を防止するためには、収容空間内部には1/4誘電体導波管共振器の共振モード(TE101モード)と類似したモードが発生するため、そのモードの最低次のモードの共振周波数を動作周波数範囲外に設定する。
TE101モードに類似したモードの最低次のモードの共振周波数は式(1)で与えられる。
ここで、fは共振周波数(GHz)を示し、aは矩形共振器の長手方向の寸法(mm)を示し、cは矩形共振器の高さ方向の寸法(mm)を示し、εrは、共振器内の誘電体の比誘電率を示す。
式(1)からわかるように、長手方向のサイズaおよび高さ方向のサイズcが小さければ小さいほど共振周波数は高くなる。
矩形共振器のサイズは、すなわち保護部材の収容空間の大きさと同じと考えられるので、保護部材の収容空間が小さくすることで、共振周波数を、使用動作周波数の最大周波数よりも高い周波数側に設定することもできる。
保護部材4,5を小さくするために、変換部9,10は、全てを収容空間内に収める必要はなく、変換部9,10上に接触するように保護部材4,5を設けることも可能である。
これにより、保護部材4,5の収容空間を小さくするとともに、変換部9,10と保護部材4,5との間での熱移動を容易にし、MMIC2,3の冷却効率を向上させることができる。MMIC2,3で発生した熱は、実装される基板の誘電体層への移動、ボンディングワイヤを介した伝送線路への移動、空気中への放散により冷却される。ボンディングワイヤを介した伝送線路への移動において、変換部9,10が保護部材4,5と接触することで、保護部材4,5への熱移動が生じ、保護部材4,5から空気中へ熱が放散される。
以上のように、本発明の高周波基板1は、保護部材4,5により外部からの不要電磁波によるノイズが混入を防ぐとともに、外部への電磁波放射による他の機器への悪影響を防ぐという従来の効果に加えて、同じ基板上に実装されている半導体デバイス同士のアイソレーション性を極めて高くすることができるという効果を発揮する。
また、上記のような高周波基板1を用いることで、特に送信用MMICと受信用MMICとを実装した送受信用の高周波モジュールにおいて、MMIC同士のアイソレーション特性を高めて、高品質な送受信特性を実現することができる。
ここで、積層型導波管線路およびその変換部について説明する。本発明では、積層型導波管路を用いてMMIC2,3同士を接続することにより、半導体デバイス同士の接続配線に対しても、外部からのノイズ混入を防ぐとともに、外部への電磁波放射による他の機器への悪影響を防ぎ、さらに半導体デバイス同士のアイソレーション性を極めて高くすることができる。
以下、高周波基板1に設けられる複数の変換部のうち、変換部10について説明するが、他の変換部9,17も同様に構成することができる。
図3は、変換部10の構成を説明するための図である。図3(a)は、変換部10の平面図であり、図3(b)は、マイクロストリップ線路12と接続用導波管6との接続部分の断面図である。
高周波基板1は、複数の誘電体層が積層され、これらの誘電体層間に導体層が設けられ内層配線が形成される。たとえば、本実施形態では、複数の誘電体層31,32,33,34が、高周波基板1のMMICが実装された表面側からこの順に積層され、誘電体層のうち、基板表面を含む誘電体層31上に形成されるマイクロストリップ線路12と、上側の複数の誘電体層(本実施形態では誘電体層31,32)を含んで形成され、マイクロストリップ線路12と変換部10を介して接続する第1の積層型導波管副線路部21と、上側の誘電体層の一部(本実施形態では誘電体層32,33)を含んで形成され、第1の積層型導波管副線路部21と接続する第2の積層型導波管副線路部22と、下側の複数の誘電体層(本実施形態では誘電体層32,33,34)を含んで形成され、第2の積層型導波管副線路部22と接続する積層型導波管主線路部23とが形成される。
マイクロストリップ線路12は、誘電体層31を厚み方向に挟んで対向するストリップ導体12bとグランド(接地)導体12cとで構成されている。
マイクロストリップ線路12と接続用導波管6との接続部分を構成し、高周波基板1の表面に設けられる変換部10は、第1の積層型導波管副線路部21、第2の積層型導波管副線路部22、積層型導波管主線路部23のそれぞれの主導体層のうち、高周波基板1の表面に設けられる上側主導体層211,221,231で構成され、これら上側主導体層211,221,231が一体的に形成されたものである。
変換部10の信号伝送方向に対する幅方向寸法Wは、主導体層の幅方向寸法と同一であり、伝送信号の周波数などによって適宜設定すればよく、また、幅寸法は伝送させる高周波信号の遮断周波数を考慮して設定される。たとえば、伝送信号の周波数が76.5GHzのときはW=1.15mmであり、遮断周波数は約43GHzで設定される。
また、下側主導体層212,222,232の信号伝送方向端部は、伝送信号の波長λの1/4ずつ信号伝送方向にずれて設けられる。変換部10の信号伝送方向に平行な長さ方向寸法Lは、平面視したときに下側主導体層212,222,232を覆うように3λ/4に設定される。たとえば、伝送信号の周波数が70〜85GHzのときはL=0.9mmである。
なお、変換部10の上記幅方向寸法Wおよび長さ方向寸法Lは、変換部として最小限必要な寸法であって、変換部10は、幅方向寸法が両側に大きくなるように形成されてもよく、長さ方向寸法がストリップ導体12aとの接続部分とは反対側に向かって延びるように形成されてもよい。
積層型導波管線路は、上記のような一対の導体層(上側主導体層および下側主導体層)とともにビアホール導体群41,42を含んで構成される。
ビアホール導体群41,42は、積層型導波管を伝送する伝送信号の遮断波長以下の間隔で信号伝送方向に沿って配列し、積層型導波管線路における電気的な側壁を形成し、この側壁と一対の導体層によって導波管が構成される。
側壁形成用のビアホール導体群41,42において、隣り合うビアホール導体の間隔が伝送する信号の遮断波長よりも大きいと、この積層型導波管線路に給電された電磁波はビアホール導体とビアホール導体との隙間から漏れてしまい、側壁と一対の主導体層によって形成される疑似的な導波管に沿って伝播しなくなってしまう。これに対し、側壁形成用ビアホール導体群41、42において、隣り合うビアホール導体の間隔が遮断波長以下であると、電磁波はビアホール導体とビアホール導体との隙間から漏れることなく反射しながら積層型導波管線路の信号伝送方向に伝播される。
なお、側壁形成用ビアホール導体群41,42を構成するビアホール導体は、隣り合うビアホール導体の間隔が、一定間隔に設けられることが好ましいが、少なくとも伝送する信号の遮断波長以下の間隔であれば良く、その範囲内で適宜設定することができる。
また、積層型導波管線路2を形成する2列の側壁形成用ビアホール導体群41,42の外側にさらに側壁形成用ビアホール導体群を設けて、側壁形成用ビアホール導体群による疑似的な側壁を、伝送方向に対する幅方向に2重、3重に形成することにより、電磁波の漏れをより効果的に防止することができる。
図4を参照して誘電体層毎に具体的に説明する。図4(a)〜図4(d)は、誘電体層31,32,33,34を層ごとに展開し、高周波基板1の一表面側から見た平面図である。図4(e)は、誘電体層34を他表面側から見た平面図である。
図4(a)に示すように、誘電体層31の表面には、ストリップ導体12と、これに接続される上側主導体層211,221,231(変換部13)が形成される。変換部13を主導体層とする積層型導波管から接続用導波管6へと接続する構造においては、両者の積層型導波管に共有される共有線路部を介して接続される。共有線路部の上側主導体層51は、一端が上側主導体層231の端部に接続して形成される。また、誘電体層31の内部には、2列の側壁形成用ビアホール導体群41、42が形成される。
さらに、共有線路部の他端に近接する部位と接続用導波管6の端部とは上から見て重なっていて、図4(a)には、この共有線路部の上側主導体層51の他端に近接する部位と接続用導波管6の上側主導体層61の端部とを電気的に接続する5本のビアホール導体からなる境界壁形成用ビアホール導体群43が、信号伝送方向とは垂直な方向に伝送信号の遮断波長以下の間隔で誘電体層31内部に配列され、この境界からの高周波信号の漏れを防止する。なお、境界壁形成用ビアホール導体群43における両端の2本のビアホール導体は、側壁形成用ビアホール導体群41,42と共有される。
図4(b)に示すように、誘電体層32の表面には、マイクロストリップ線路12を構成するグランド導体12c、副導体層53、接続用導波管6を構成する上側主導体層61が一体的に形成される。また、誘電体層32の内部には、2列の側壁形成用ビアホール導体群41,42が形成される。この側壁形成用ビアホール導体群41,42は、それぞれ8本のビアホール導体で構成されている。
図4(c)に示すように、誘電体層33の表面には、下側主導体層222、副導体層54、接続用導波管6を構成する副導体層55が電気的に接続されて一体的に形成されている。また、誘電体層33の内部には、2列の側壁形成用ビアホール導体群41,42が形成される。この側壁形成用ビアホール導体群41、42は、それぞれ8本ずつのビアホール導体で構成されている。
図4(d)に示すように、誘電体層34の表面には、下側主導体層232、接続用導波管6を構成する副導体層56が形成される。また、誘電体層34の内部には、2列の側壁形成用ビアホール導体群41,42が形成される。誘電体層34の内部に形成された側壁形成用ビアホール導体群41、42は、それぞれ5本のビアホール導体で構成されている。
さらに、変換部13を備える積層型導波管の端部と共有線路部の一端に近接する部位とは上から見て重なっていて、下側主導体層232端部と共有線路部の下側主導体層52とを電気的に接続するビアホール導体からなる境界壁形成用ビアホール導体群が、信号伝送方向とは垂直な方向に信号の遮断波長以下の間隔で配列され、この境界からの高周波信号の漏れを防止するように境界壁を形成している。なお、このビアホール導体群の配列における両端の2本のビアホール導体は、側壁形成用ビアホール導体群41,42と共有している。
図4(e)に示すように、誘電体層34の裏面には、接続用導波管6を構成する下側主導体層62が形成される。なお、図4(e)には示していないが、共有線路部を構成する下側主導体層52の一端に近接する部位には、図4(d)に示す境界壁形成用ビアホール導体群43が接続されている。また、接続用導波管6を構成する下側主導体層62には、図4(d)に示す側壁形成用ビアホール導体群41、42が接続されている。
積層型導波管を構成する誘電体層が複数層からなる場合は、誘電体層間に主導体層と平行に副導体層を設けることが好ましい。副導体層は、同じ列に属し、同じ誘電体層を貫通する各ビアホール導体群を、列ごとにそれぞれ個別に電気的に接続し、ビアホール導体群の配列方向に延びる帯状の導体層である。
このような副導体層は、図4における導体層53,54,55が、これに相当し、ビアホール導体群と副導体層とによって、格子状に形成された側壁が得られ、様々な方向の電磁波漏れを遮蔽することができる。また、副導体層は、ビアホール導体の大きなランドとしても機能し、積層ずれによって生じるビアホール導体の厚み方向の接続不良を抑制することができる。ビアホール導体の厚み方向の接続不良が生じると、接続不良部分で電磁波の漏れが発生しやすくなり、伝送損失が大きくなってしまうが、副導体層を設けることでこれを防止することができる。
さらに、複数のMMICを互いに接続するような場合、接続用導波管6の構造が直線構造だけではなく、本実施形態のように、湾曲構造の線路部分を設ける場合がある。高周波信号の伝搬においては湾曲構造で放射が起こるが、副導体層を設けることで、電磁遮蔽の役目を担うため、湾曲構造での放射を抑え低損失な伝送線路を実現することができる。
本発明では、このような高周波基板1に内層される積層型導波管を用いて、接続用導波管6による半導体デバイス同士の接続、送信用導波管13による送信用アンテナとの接続、受信用導波管15による受信用アンテナとの接続を実現している。
したがって、これらの接続に必要な伝送線路は、全て基板内に設けられ、外部からのノイズ混入を防ぐとともに、外部への電磁波放射による他の機器への悪影響を防ぐことができる。さらに、基板の内部においては、積層型導波管同士での結合が生じることはないので、伝送線路同士の結合によるクロストークノイズの混入なども発生しない。特に送信用MMIC3から出力された信号による受信用MMIC2への影響が大きいので、積層型導波管を用いることで、アイソレーション性の極めて高い高周波基板を実現することができる。
さらに、同じ積層型導波管を用いる構成のうち、従来のような変換部に同軸構造を用いる場合は、課題の欄でも述べたように、伝送信号が接続プローブの長さによって共振するため、反射特性において、この共振による共振周波数で極を持つ特性になる。また、同軸構造では、中心導体に電流密度が集中するため、伝送損失が大きくなり、多層基板内での積層型導波管の伝送モードであるTE10モードへの変換構造が必要となり、この変換構造を設ける分の厚みが基板に必要になる。
これに対して、本発明の変換部は、共振が生じるような構造を持たないため、信号伝送特性における周波数応答がよく、たとえば、周波数が10GHz以上において、−15dB以上の反射特性を実現できる。また、電流密度の集中も生じないので、伝送損失を小さく抑えることができ、同軸構造を用いた構成に対して基板の厚みを薄くでき、小型、安価を実現することができ、さらに低損失、広帯域な構造であるため高感度な高周波モジュールが実現できる。
MMIC2,3への駆動用のバイアス電圧は、以下のようにして供給する。
MMICの接続パッドと、基板表面に設けられたバイアス供給用パッドとをワイヤボンディング接続またはフリップチップ接続により接続し、バイアス供給用パッドと、基板表面に設けられた外部接続用パッドとを、基板に内層されるバイアス供給用配線で接続する。外部接続用パッドにバイアス電圧供給源を接続することで、MMICに対して駆動用のバイアス電圧を供給することができる。
本実施形態では、受信用MMIC2の接続パッドと、基板表面に設けられたバイアス供給用パッド50とをボンディングワイヤ51により接続し、バイアス供給用パッド50と、基板表面に設けられた外部接続用パッド52とを、基板に内層されるバイアス供給用配線53で接続する。また、送信用MMIC3の接続パッドと、基板表面に設けられたバイアス供給用パッド60とをボンディングワイヤ61により接続し、バイアス供給用パッド60と、基板表面に設けられた外部接続用パッド62とを、基板に内層されるバイアス供給用配線63で接続する。
上記のような構成を有する高周波基板の誘電体層としては、高周波信号の伝送を妨げることがない特性を有するものであればとりわけ限定するものではないが、伝送線路を形成する際の精度および製造の容易性の点からセラミックスからなることが望ましい。
たとえば、ガラスセラミックス、アルミナ質セラミックスや窒化アルミニウム質セラミックス等のセラミック原料粉末に適当な有機溶剤・溶媒を添加混合して泥漿状になすとともにこれを従来周知のドクターブレード法やカレンダーロール法等を採用してシート状となすことによって複数枚のセラミックグリーンシートを得、しかる後、これらセラミックグリーンシートの各々に適当な打ち抜き加工を施すとともに、導体ペーストをビアホールへ充填し、配線パターン、ベタパターンを印刷したものを積層し、ガラスセラミックスの場合は850〜1000℃、アルミナ質セラミックスの場合は1500〜1700℃、窒化アルミニウム質セラミックスの場合は1600〜1900℃の温度で焼成することによって製作される。
また、ストリップ導体、グランド導体および一対の導体層などの金属導体層としては、たとえば誘電体層がアルミナ質セラミックスからなる場合には、タングステン・モリブデンなどの金属粉末に適当なアルミナ・シリカ・マグネシア等の酸化物や有機溶剤・溶媒等を添加混合した導体ペーストを厚膜印刷法によりセラミックグリーンシート上に印刷し、しかる後、約1600℃の高温で同時焼成し、厚み10〜15μm以上となるようにして形成する。なお、金属粉末としては、ガラスセラミックスの場合は銅・金・銀が、アルミナ質セラミックス、窒化アルミニウム質セラミックスの場合はタングステン・モリブデンが好適である。また、主導体層の厚みは一般的に5〜50μm程度とされる。
配線基板の誘電体層としては、上記のようなセラミックスからなることが好ましいが、伝送信号の周波数や製造コストなどの観点から、樹脂材料を用いることもできる。誘電体層として使用可能な樹脂材料としては、たとえば、PTET、液晶ポリマー、FR4、フッ素樹脂、フッ素ガラス樹脂などが挙げられる。この場合の金属導体としては、たとえば銅箔の貼り付け、銅めっき膜をエッチングなどによりパターン形成したものを使用することができる。
1 高周波基板
2 受信用MMIC
3 送信用MMIC
4,5 保護部材
6 接続用導波管
7,8 ボンディングワイヤ
9,10 変換部
13 送信用導波管
15 受信用導波管

Claims (8)

  1. 誘電体層および導電体層を積層して成り、複数の高周波素子を実装するための高周波基板において、
    副線路部と主線路部と変換部とを有する積層型導波管であって、
    前記副線路部は、前記誘電体層と、前記誘電体層を挟んで対向する副線路部上側主導体層及び副線路部下側主導体層と、この一対の副線路部上側及び下側主導体層を厚み方向に電気的に接続するように信号伝達方向に遮断波長以下の間隔で形成された二列のビアホール導体群と、を含み、
    前記主線路部は、前記副線路部に接続され、前記副線路部の誘電体層よりも厚い誘電体層と、この誘電体層を挟んで対向する主線路部上側主導体層及び主線路部下側主導体層と、この一対の主線路部上側及び下側主導体層を厚み方向に電気的に接続するように信号伝達方向に遮断波長以下の間隔で形成された二列のビアホール導体群と、を含み、
    前記変換部は、前記副線路部及び前記主線路部の前記上側主導体層が一体的に形成されて成る、
    積層型導波管と、
    前記積層型導波管に接続され、前記高周波素子同士を接続する接続用積層型導波管であって、
    前記誘電体層を挟む一対の主導体層と、信号伝達方向に遮断波長以下の間隔で前記主導体層間を電気的に接続するように形成された二列のビアホール導体群とを備え、前記主導体層および前記ビアホール導体群に囲まれた領域によって高周波信号を伝達し、前記一対の主導体層のうち上側主導体層は、前記変換部より下側に位置し、前記一対の主導体層のうち下側主導体層は、前記副線路部下側主導体層よりも下側に位置する、前記高周波基板に内層される接続用積層型導波管と、
    前記主線路部上側主導体層に接続されて形成される上側共有線路主導体層と、前記接続用積層型導波管線路の下側主導体層に接続される下側共有線路主導体層と、この1対の共有線路主導体層に挟まれる前記誘電体層と、厚み方向に対向する上側共有線路主導体層及び下側共有線路主導体層と、前記上側共有線路主導体層及び下側共有線路主導体層を厚み方向に電気的に接続するように信号伝達方向に遮断波長以下の間隔で形成された二列のビアホール導体群とを含む共有線路部と、
    前記高周波素子と、前記変換部とを接続する接続体と、
    1つの高周波素子と、該高周波素子に接続される前記接続体と、該接続体に接続される前記変換部とを内部に収容する収容空間を有し、前記収容空間と外部空間との間で電磁波を遮蔽する保護部材とを備える高周波基板。
  2. 前記積層型導波管または前記接続用積層型導波管は、前記一対の主導体層間に該主導体層と平行に形成され、前記二列のビアホール導体群を列ごとにそれぞれ個別に電気的に接続する、少なくとも一対の副導体層をさらに備える請求項1記載の高周波基板。
  3. 前記保護部材の前記収容空間の大きさは、前記収容空間内における共振周波数が使用動作周波数の最大周波数よりも高い周波数側となるように設定されている、請求項1または2記載の高周波基板。
  4. 前記複数の高周波素子を実装する面とは反対の面に高周波信号の入出力ポートを備え、
    前記高周波素子と前記入出力ポートとを接続する入出力用積層型導波管をさらに含む請求項1〜3のいずれか1つに記載の高周波基板。
  5. 前記接続体は、ボンディングワイヤとマイクロストリップ線路とを含み、前記高周波素子と、前記変換部とはワイヤボンディングにより接続される請求項1〜4のいずれか1つに記載の高周波基板。
  6. 前記接続体は、金属バンプまたははんだボールを含み、前記高周波素子と、前記変換部とはフリップチップ接続される請求項1〜5のいずれか1つに記載の高周波基板。
  7. 前記高周波素子を実装する側の主面に設けられたバイアス供給用パッドと、
    前記高周波素子を実装する側の主面に設けられた外部接続用パッドと、
    内層に設けられ、前記バイアス供給用パッドと前記外部接続用パッドとを接続するバイアス供給用配線と、をさらに備え、
    前記高周波素子は、前記バイアス供給用パッドとワイヤボンディング接続またはフリップチップ接続により接続された接続パッドを有し、該接続パッドに対し、前記外部接続用パッドを介して前記高周波素子の駆動用バイアス電圧を供給可能に構成されている請求項1〜6のいずれか1つに記載の高周波基板。
  8. 請求項1〜7のいずれか1つに記載の高周波基板に、複数の高周波素子を実装して構成される高周波モジュール。
JP2009129338A 2009-05-28 2009-05-28 高周波基板および高周波モジュール Expired - Fee Related JP5414364B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009129338A JP5414364B2 (ja) 2009-05-28 2009-05-28 高周波基板および高周波モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009129338A JP5414364B2 (ja) 2009-05-28 2009-05-28 高周波基板および高周波モジュール

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008199058 Division 2008-07-31 2008-07-31

Publications (2)

Publication Number Publication Date
JP2010041714A JP2010041714A (ja) 2010-02-18
JP5414364B2 true JP5414364B2 (ja) 2014-02-12

Family

ID=42013703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009129338A Expired - Fee Related JP5414364B2 (ja) 2009-05-28 2009-05-28 高周波基板および高周波モジュール

Country Status (1)

Country Link
JP (1) JP5414364B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5750410B2 (ja) * 2012-07-20 2015-07-22 株式会社フジクラ 導波路、導波路製造方法、導波路実装構造、導波路実装方法及び高周波通信モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123601U (ja) * 1991-04-20 1992-11-10 日本電気株式会社 積層高周波回路基板
JP3242817B2 (ja) * 1995-07-13 2001-12-25 三菱電機株式会社 マイクロ波回路装置
JP2928154B2 (ja) * 1996-03-14 1999-08-03 日本電気株式会社 導波管−マイクロストリップ線路変換器
JP3309056B2 (ja) * 1996-12-27 2002-07-29 京セラ株式会社 高周波素子収納用パッケージ
JP3672241B2 (ja) * 2001-01-11 2005-07-20 三菱電機株式会社 導波管/マイクロストリップ線路変換器およびこれを用いた高周波パッケージ
JP3969321B2 (ja) * 2003-02-20 2007-09-05 三菱電機株式会社 高周波送受信モジュール
KR100703090B1 (ko) * 2005-08-30 2007-04-06 삼성전기주식회사 후면 접지형 플립칩 반도체 패키지
JP4989992B2 (ja) * 2006-11-30 2012-08-01 京セラ株式会社 整合回路、送信器、受信器、送受信器およびレーダ装置

Also Published As

Publication number Publication date
JP2010041714A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
US6794961B2 (en) High frequency circuit module
JP5309209B2 (ja) 導波構造体、ならびに、導波構造体を含む高周波モジュールおよびレーダ装置
JP4684730B2 (ja) 高周波半導体装置、送信装置および受信装置
JP5216848B2 (ja) 高周波モジュールおよびその製造方法ならびに該高周波モジュールを備えた送信器、受信器、送受信器およびレーダ装置
JP5269902B2 (ja) 高周波基板および高周波モジュール
US8552304B2 (en) High-frequency circuit package and high-frequency circuit device
US8362608B2 (en) Ultra wideband hermetically sealed surface mount technology for microwave monolithic integrated circuit package
JP2012175624A (ja) ポスト壁導波路アンテナ及びアンテナモジュール
JP5342995B2 (ja) 高周波モジュール
JP5198327B2 (ja) 高周波基板、高周波基板を備える送信器、受信器、送受信器およびレーダ装置
JP5179570B2 (ja) 高周波モジュールおよびその製造方法ならびに該高周波モジュールを備えた送信器、受信器、送受信器およびレーダ装置
JP2011010242A (ja) 高周波基板および高周波モジュール
JP5414364B2 (ja) 高周波基板および高周波モジュール
JP5289214B2 (ja) 高周波モジュール
CN112838366B (zh) 一种多通道表贴式t/r组件
CN115707171A (zh) 电路板、天线结构及电子设备
JP4731520B2 (ja) 積層型導波管線路と積層型導波管線路との接続構造体およびこれを有する配線基板
JP3704440B2 (ja) 高周波用配線基板の接続構造
JP3556470B2 (ja) 高周波用モジュール
JP2008131166A (ja) アンテナモジュール
JP3439967B2 (ja) 高周波半導体素子用パッケージ
JP2004297465A (ja) 高周波用パッケージ
JP2006086808A (ja) アンテナモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131112

LAPS Cancellation because of no payment of annual fees