JP2003142633A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JP2003142633A
JP2003142633A JP2001333589A JP2001333589A JP2003142633A JP 2003142633 A JP2003142633 A JP 2003142633A JP 2001333589 A JP2001333589 A JP 2001333589A JP 2001333589 A JP2001333589 A JP 2001333589A JP 2003142633 A JP2003142633 A JP 2003142633A
Authority
JP
Japan
Prior art keywords
metallized
metallized via
via conductor
insulating substrate
punching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001333589A
Other languages
English (en)
Other versions
JP3762282B2 (ja
Inventor
Tatsuji Takato
竜次 高戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001333589A priority Critical patent/JP3762282B2/ja
Publication of JP2003142633A publication Critical patent/JP2003142633A/ja
Application granted granted Critical
Publication of JP3762282B2 publication Critical patent/JP3762282B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 絶縁基体の上面に露出するメタライズビア導
体の端面の径にばらつきがなく、メタライズビア導体の
端面に均一な高さの半田バンプを形成可能な配線基板の
製造方法を提供すること。 【解決手段】 絶縁基体用1のセラミックグリーンシー
ト11a・11bを準備するとともに、セラミックグリーン
シート11aにメタライズビア導体2を設けるための複数
の貫通孔Hを打抜き加工により穿孔する工程と、貫通孔
H内に金属ペースト12を貫通孔Hの打ち抜き終了面側か
ら充填する工程と、これを焼成して、貫通孔H内にメタ
ライズビア導体2が配設された絶縁基体1を得る工程
と、絶縁基体1の貫通孔Hの打抜き開始面側の表面に露
出したメタライズビア導体2の端面に半田バンプ6を取
着する工程とを具備する。メタライズビア導体2の露出
する端面の径が略均一であるので、この端面上に略均一
な高さの半田バンプ6を形成可能である。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体素子等の電
子部品がフリップチップ接続により搭載される配線基板
の製造方法に関するものである。 【0002】 【従来の技術】従来、半導体素子等の電子部品をフリッ
プチップ接続により搭載するための配線基板は、例え
ば、酸化アルミニウム質焼結体等の電気絶縁材料から成
る複数の絶縁層を積層して成り、上面中央部に電子部品
が搭載される搭載部を有する絶縁基体と、絶縁基体上面
の搭載部に被着形成され、電子部品の電極が半田バンプ
を介して接続される電子部品接続用メタライズパッド
と、この電子部品接続用メタライズパッドが被着形成さ
れた絶縁層を貫通し、電子部品接続用メタライズパッド
に接続するように設けられたメタライズビア導体と、こ
のメタライズビア導体に接続され、絶縁基体の内部に配
設された内部メタライズ配線導体と、絶縁基体の側面や
下面に被着され、内部メタライズ配線導体に接続された
外部接続用メタライズパッドとから構成されており、絶
縁基体の上面の搭載部に被着形成された電子部品接続用
メタライズパッドに電子部品の各電極を半田バンプを介
して接続し、しかる後、絶縁基体と電子部品との間にア
ンダーフィルと呼ばれる樹脂充填材を充填し、最後に絶
縁基体上面に電子部品を覆うようにして樹脂封止材や金
属キャップを取着させることによって製品としての電子
装置となる。 【0003】この配線基板は、絶縁基体用の複数のセラ
ミックグリーンシートを準備するとともにこれらのセラ
ミックグリーンシートにメタライズビア導体を配設する
ための貫通孔を打抜き加工により穿孔し、しかる後、こ
れらのセラミックグリーンシートに設けた貫通孔内にメ
タライズビア導体用の金属ペーストを充填するととも
に、各セラミックグリーンシートに電子部品接続用メタ
ライズパッドとなる金属ペーストや内部メタライズ配線
導体となる金属ペーストや外部接続用メタライズパッド
となる金属ペーストを従来周知のスクリーン印刷法を採
用して所定パターンに印刷塗布し、最後にこれらのセラ
ミックグリーンシートを上下に積層するとともに高温で
焼成することによって製作される。 【0004】なお、セラミックグリーンシートに打抜き
加工により貫通孔を設ける場合、貫通孔の内壁の打抜き
開始面側は剪断面となり略均一な径となるが、貫通孔の
打抜き終了面側では破断面となるため開口部に欠け等が
発生しやすく、不均一な径となる。 【0005】しかしながら、近時の電子部品の小型化に
伴い、電子部品の各電極は、その直径が100μm以下の
小さなものとなってきているとともにそのピッチ(配設
間隔)が200μm以下の狭いものとなってきており、こ
れに対応して配線基板の電子部品接続用メタライズパッ
ドもその直径が100μm以下と小さく、かつそのピッチ
が200μm以下と狭いものが要求されるようになってき
た。 【0006】ところが、絶縁基体の上面に直径が100μ
m以下と小さく、かつピッチが200μm以下と狭い電子
部品接続用メタライズパッドをスクリーン印刷法により
正確に設けることは、スクリーン印刷の精度の限界によ
り極めて困難である。 【0007】そこで、絶縁基体の上面の搭載部から電子
部品接続用メタライズパッドを除去し、メタライズビア
導体を絶縁基体の上面の搭載部に露出させ、この露出し
たメタライズビア導体に電子部品の電極を半田バンプを
介して接続する方法が採られるようになってきている。 【0008】 【発明が解決しようとする課題】ところで、絶縁基体の
上面の搭載部に露出したメタライズビア導体に電子部品
の各電極を半田バンプを介して接続するには、まず、例
えば鉛−錫から成る半田バンプをメタライズビア導体の
露出端面に予め接合させておき、次に半導体素子の電極
をこの半田バンプ上に当接させるとともに半田バンプを
過熱して溶融させることにより、メタライズビア導体に
半導体素子の各電極を半田バンプを介して接続する方法
が採用されている。 【0009】しかしながら、従来の配線基板において
は、メタライズビア導体が充填された貫通孔の打抜き終
了面側が搭載部側となるようにメタライズビア導体が配
設されており、そのためメタライズビア導体の露出する
端面の径がばらついたものとなっており、この径がばら
ついたメタライズビア導体の端面に半田バンプを接合す
ると、半田バンプの高さに大きなばらつきが発生しやす
く、そのため、半田バンプ上に電子部品の電極を当接さ
せる際に半田バンプと電子部品の電極とが良好に当接せ
ずに、その結果、電子部品の電極とメタライズビア導体
とを半田バンプを介して正常に接続することが困難であ
るという問題点を有していた。 【0010】本発明は、かかる従来の問題点に鑑み案出
されたものであり、その目的は、絶縁基体の搭載部に露
出するメタライズビア導体の端面の径にばらつきがな
く、メタライズビア導体の端面に均一な高さの半田バン
プを形成可能な配線基板の製造方法を提供することにあ
る。 【0011】 【課題を解決するための手段】本発明の配線基板の製造
方法は、絶縁基体用のセラミックグリーンシートを準備
するとともに、このセラミックグリーンシートにメタラ
イズビア導体を設けるための複数の貫通孔を打抜き加工
により穿孔する工程と、前記貫通孔内にメタライズビア
導体用の金属ペーストを前記貫通孔の打ち抜き終了面側
から充填する工程と、前記貫通孔内に前記金属ペースト
が充填された前記セラミックグリーンシートを焼成し
て、前記貫通孔内にメタライズビア導体が配設された絶
縁基体を得る工程と、前記絶縁基体の前記貫通孔の打抜
き開始面側の表面に露出した前記メタライズビア導体の
端面に半田バンプを取着する工程とを具備することを特
徴とするものである。 【0012】本発明の配線基板の製造方法によれば、絶
縁基体用のセラミックグリーンシートに穿孔された貫通
孔内にメタライズビア導体用の金属ペーストを前記貫通
孔の打ち抜き終了面側から充填するとともに、この金属
ペーストが充填された絶縁基体用のセラミックグリーン
シートを焼成して、貫通孔内にメタライズビア導体が配
設された絶縁基体を得、しかる後、前記絶縁基体の前記
貫通孔の打抜き開始面側の表面に露出した前記メタライ
ズビア導体の端面に半田バンプを取着することから、絶
縁基体の表面に露出したメタライズビア導体の端面の径
にばらつきが発生することはなく、このメタライズビア
導体の端面に略均一な高さの半田バンプを形成すること
ができる。 【0013】 【発明の実施の形態】次に、本発明を添付の図面を基に
詳細に説明する。 【0014】図1は、本発明の製造方法が適用される配
線基板の実施の形態の一例を示す断面図であり、1は絶
縁基体、2はメタライズビア導体、3は内部メタライズ
配線導体、4は外部接続用メタライズパッドである。 【0015】絶縁基体1は、酸化アルミニウム質焼結体
・窒化アルミニウム質焼結体・ムライト質焼結体・窒化
珪素質焼結体・炭化珪素質焼結体・ガラスセラミックス
等の電気絶縁材料から成る2つの絶縁層1a・1bが焼
結一体化されて成り、その上面中央部には、半導体素子
5が搭載される搭載部Aを有しており、搭載部Aには電
子部品としての半導体素子5が搭載される。 【0016】また絶縁基体1には、絶縁層1aを貫通し
て搭載部Aに露出する複数のメタライズビア導体2、絶
縁層1aと1bとの間でメタライズビア導体2に接続さ
れるとともに絶縁基体1側面に導出する内部メタライズ
配線導体3、および内部メタライズ配線導体2に接続さ
れ絶縁基体1の側面から下面にかけて導出する外部接続
用メタライズパッド4が配設されている。 【0017】メタライズビア導体2は、タングステン・
モリブデン・銅・銀・銀−パラジウム等の金属粉末の焼
結体から成り、半導体素子5の電極を内部メタライズ配
線導体3に電気的に接続する機能を有し、その露出した
端面にはメタライズビア導体2と半導体素子5の各電極
とを接続するための半田バンプ6が接合されている。 【0018】なお、メタライズビア導体2の露出した端
面にはメタライズビア導体2と半田バンプ6との接合を
容易かつ強固なものとするために、通常であれば、1〜
10μmの厚みのニッケルめっき層と0.01〜3μm程度の
厚みの金めっき層とが順次被着されている。 【0019】絶縁基体1の内部に配設されたメタライズ
内部配線導体3は、タングステン・モリブデン・銅・銀
・銀−パラジウム等の金属粉末の焼結体から成り、メタ
ライズビア導体2を外部接続用メタライズパッド4に電
気的に接続する機能を有し、その一端がメタライズビア
導体2に、他端が外部接続用メタライズパッド4に接続
されている。 【0020】また、絶縁基体1の側面から下面にかけて
配設された外部接続用メタライズパッド4は、タングス
テン・モリブデン・銅・銀・銀−パラジウム等の金属粉
末の焼結体から成り、内部メタライズ配線導体3を外部
電気回路に接続する機能を有し、その一端が内部メタラ
イズ配線導体3に接続されており、他端側は図示しない
外部電気回路基板の配線導体に図示しない半田バンプや
外部リード端子を介して接続される。 【0021】そして、この配線基板によれば、絶縁基体
1の上面の搭載部Aに導出したメタライズビア導体2に
半導体素子5の各電極を半田バンプ6を介して接続し、
しかる後、絶縁基体1と半導体素子5との間に図示しな
いアンダーフィルを充填するとともに絶縁基体1の上面
に半導体素子5を覆うようにして図示しない樹脂性封止
材あるいは金属製蓋体を取着することによって、製品と
しての半導体装置となる。 【0022】次に、上述の配線基板の製造方法について
説明する。 【0023】先ず、図2(a)に断面図で示すように、
焼成することによってそれぞれ絶縁基体1の絶縁層1a
・1bとなる2枚のセラミックグリーンシート11a・11
bを準備するとともに、セラミックグリーンシート11a
にメタライズビア導体2を配設するための貫通孔Hを設
ける。 【0024】セラミックグリーンシート11a・11bは、
例えば絶縁層1a・1bが酸化アルミニウム質焼結体か
ら成る場合であれば、酸化アルミニウム・酸化珪素・酸
化マグネシウム・酸化カルシウム等の原料粉末に適当な
有機バインダ・溶剤を添加混合して泥漿状となすととも
に、これを従来周知のドクターブレード法を採用してシ
ート状となすことにより製作される。 【0025】また、セラミックグリーンシート11aに貫
通孔Hを設けるには、従来周知の打ち抜き法が採用され
る。このとき、貫通孔Hの打抜き開始面側は打抜き金型
の打抜きピンの径に応じた略均一な開口径となるととも
に、貫通孔Hの打抜き終了面側はバリや欠け等が発生し
て径大となり、かつその開口径がばらついたものとな
る。 【0026】次に、図2(b)に断面図で示すように、
セラミックグリーンシート11aに設けた貫通孔Hの内部
にメタライズビア導体2用の金属ペースト12を従来周知
の充填法を採用して貫通孔Hの打抜き終了面側から充填
するとともに、セラミックグリーンシート11bの上下面
および側面に内部メタライズ配線導体3および外部接続
用メタライズパッド4となる金属ペースト13・14を従来
周知のスクリーン印刷法を採用して所定パターンに印刷
塗布する。 【0027】このとき、径大となった貫通孔Hの打抜き
終了面側から金属ペースト12を埋め込むことにより、貫
通孔H内に金属ペースト12を良好に充填するとこができ
るとともに、貫通孔Hの打抜き開始面側の開口周辺に不
要な金属ペーストが付着するのを有効に防止することが
できる。 【0028】なお、メタライズビア導体2・メタライズ
内部配線導体3・外部接続用メタライズパッド4となる
金属ペーストは、絶縁基体1が酸化アルミニウム質焼結
体から成る場合であれば、タングステンやモリブデン等
の高融点金属粉末に適当な有機バインダ・溶剤を添加混
合してペースト状としたものが用いられる。 【0029】次に、図2(c)に断面図で示すように、
金属ペースト12が充填されたセラミックグリーンシート
11aと金属ペースト13・14が印刷塗布されたセラミック
グリーンシート11bとを上下に積層して積層体となすと
ともに、これらを還元雰囲気中約1600℃の温度で焼成し
てセラミックグリーンシート11a・11bをそれぞれ絶縁
基体1の絶縁層1a・1bとなし、金属ペースト12・13
・14をそれぞれメタライズビア導体2・内部メタライズ
配線導体3・外部接続用メタライズパッド4となすこと
により、メタライズビア導体2が貫通孔Hの打抜き開始
面側の端面を絶縁基体1の表面、この例では上面に露出
させるように配設された配線基板を得る。このとき、メ
タライズビア導体2は、貫通孔Hの打抜き開始面側の端
面を絶縁基体1の上面に露出させるようにして配設され
ているので、絶縁基体1の上面に露出する端面の径が略
均一なものとなる。 【0030】最後に、図2(d)に断面図で示すよう
に、絶縁基体1の上面に露出したメタライズビア導体2
の端面にニッケルめっきおよび金めっきを順次施すとと
もに、このメタライズビア導体2の端面に半田バンプ6
を溶融させて接合することにより、半田バンプ6付きの
配線基板が完成する。このとき、絶縁基体1の上面に露
出したメタライズビア導体2の端面の径が略均一である
ことから、半田バンプ6の高さを略均一なものとするこ
とができ、その結果、得られる配線基板のメタライズビ
ア導体2の端面に接合させた半田バンプ6を介して、半
導体素子5の各電極をメタライズビア導体2に正常に接
続させることができる。 【0031】なお、本発明は上述の実施の形態の一例に
限定されるものではなく、本発明の要旨を逸脱しない範
囲であれば種々の変更は可能である。例えば、上述の実
施の形態の例では、絶縁基体1をセラミックグリーンシ
ート11a・11bを積層して2層の絶縁層1a・1bから
成るものとしたが、絶縁基体1を単層のセラミックグリ
ーンシートにより単層の絶縁層から成るものとしてもよ
く、その場合にも、絶縁基体(絶縁層)の貫通孔の打ち
抜き開始面側の表面に露出したメタライズビア導体の端
面に半田バンプを取着することにより、半田バンプの高
さを略均一なものとすることができる。 【0032】 【発明の効果】本発明の配線基板の製造方法によれば、
絶縁基体用のセラミックグリーンシートに穿孔された貫
通孔内にメタライズビア導体用の金属ペーストを前記貫
通孔の打ち抜き終了面側から充填するとともに、この金
属ペーストが充填された絶縁基体用のセラミックグリー
ンシートを焼成して、貫通孔内にメタライズビア導体が
配設された絶縁基体を得、しかる後、前記絶縁基体の前
記貫通孔の打抜き開始面側の表面に露出した前記メタラ
イズビア導体の端面に半田バンプを取着することから、
絶縁基体の上面に露出したメタライズビア導体の端面の
径にばらつきが発生することはなく、このメタライズビ
ア導体の端面に略均一な高さの半田バンプを形成するこ
とができる。したがって、メタライズビア導体の端面に
取着された半田バンプを介して電子部品の各電極とメタ
ライズビア導体とを正常に接続することが可能な配線基
板を提供することができる。
【図面の簡単な説明】 【図1】本発明の製造方法によって製作される配線基板
の実施の形態の一例を示す断面図である。 【図2】(a)〜(d)は、それぞれ図1に示す配線基
板の製造方法を説明するための工程毎の断面図である。 【符号の説明】 1・・・・・・・・絶縁基体 1a、1b・・・・絶縁層 2・・・・・・・・メタライズビア導体 3・・・・・・・・内部メタライズ配線導体 4・・・・・・・・外部接続用メタライズパッド 5・・・・・・・・半導体素子 6・・・・・・・・半田バンプ 11a、11b・・・・絶縁基体1用のセラミックグリーン
シート 12・・・・・・・・メタライズビア導体2用の金属ペー
スト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H01L 23/12 C Fターム(参考) 5E319 AA03 AB05 AC04 AC15 AC17 BB02 CC12 CD25 GG01 5E336 AA04 BB03 BB18 BC34 CC32 CC36 CC44 CC55 EE05 GG14 5E346 AA12 AA15 AA35 AA43 BB01 BB16 CC17 CC31 CC40 DD02 DD34 EE24 FF18 FF24 FF45 GG06 GG10 HH07 HH11

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 絶縁基体用のセラミックグリーンシート
    を準備するとともに、該セラミックグリーンシートにメ
    タライズビア導体を設けるための複数の貫通孔を打抜き
    加工により穿孔する工程と、前記貫通孔内にメタライズ
    ビア導体用の金属ペーストを前記貫通孔の打ち抜き終了
    面側から充填する工程と、前記貫通孔内に前記金属ペー
    ストが充填された前記セラミックグリーンシートを焼成
    して、前記貫通孔内にメタライズビア導体が配設された
    絶縁基体を得る工程と、前記絶縁基体の前記貫通孔の打
    抜き開始面側の表面に露出した前記メタライズビア導体
    の端面に半田バンプを取着する工程とを具備することを
    特徴とする配線基板の製造方法。
JP2001333589A 2001-10-31 2001-10-31 配線基板の製造方法 Expired - Fee Related JP3762282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001333589A JP3762282B2 (ja) 2001-10-31 2001-10-31 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001333589A JP3762282B2 (ja) 2001-10-31 2001-10-31 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2003142633A true JP2003142633A (ja) 2003-05-16
JP3762282B2 JP3762282B2 (ja) 2006-04-05

Family

ID=19148827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001333589A Expired - Fee Related JP3762282B2 (ja) 2001-10-31 2001-10-31 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP3762282B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103978348A (zh) * 2014-05-28 2014-08-13 福清泳贸塑胶有限公司 一种电脑显示器背板左侧基板的加工方法及其结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103978348A (zh) * 2014-05-28 2014-08-13 福清泳贸塑胶有限公司 一种电脑显示器背板左侧基板的加工方法及其结构

Also Published As

Publication number Publication date
JP3762282B2 (ja) 2006-04-05

Similar Documents

Publication Publication Date Title
CN110622300A (zh) 电子部件搭载用基板、电子装置以及电子模块
US10174914B2 (en) Light-emitting-element mounting substrate, light emitting device, and light emitting module
JP2680443B2 (ja) セラミック配線基板およびその製造方法
CN109075133A (zh) 电子部件搭载用基板、电子装置以及电子模块
JP3500287B2 (ja) 配線基板
JP2000307200A (ja) 多数個取りセラミック配線基板
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP4651152B2 (ja) 多数個取りセラミック配線基板
JP3762282B2 (ja) 配線基板の製造方法
JP2003318314A (ja) 多数個取り配線基板
CN113228258A (zh) 布线基板、电子装置以及电子模块
US20200075472A1 (en) Wiring board, electronic device, and electronic module
JPH10242324A (ja) 電極を内包したセラミック基板およびその製造方法
JP2004055985A (ja) セラミックパッケージ及び電子装置
CN111033771A (zh) 电子部件搭载用基板、电子装置及电子模块
JP2003249750A (ja) 配線基板およびその製造方法
JP4623852B2 (ja) 電子部品搭載用基板
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP3894841B2 (ja) 多数個取り配線基板
JP3377986B2 (ja) セラミック配線基板
JPH11111766A (ja) 配線基板およびその製造方法
JP3801935B2 (ja) 電子部品搭載用基板
JP2005019749A (ja) 配線基板および多数個取り配線基板
JP2020123618A (ja) 回路基板、電子部品および電子モジュール
JP3015504B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3762282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100120

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110120

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120120

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130120

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140120

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees