CN104112588A - 多层陶瓷电子元件及其制造方法以及用于安装的板 - Google Patents
多层陶瓷电子元件及其制造方法以及用于安装的板 Download PDFInfo
- Publication number
- CN104112588A CN104112588A CN201310282685.9A CN201310282685A CN104112588A CN 104112588 A CN104112588 A CN 104112588A CN 201310282685 A CN201310282685 A CN 201310282685A CN 104112588 A CN104112588 A CN 104112588A
- Authority
- CN
- China
- Prior art keywords
- electrode
- mesozone
- ceramic body
- district
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 153
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000005245 sintering Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 3
- 239000000428 dust Substances 0.000 claims description 3
- 239000003985 ceramic capacitor Substances 0.000 description 47
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000009434 installation Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000004626 scanning electron microscopy Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000002815 nickel Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
一种多层陶瓷电子元件，包括陶瓷本体，该陶瓷本体包括沿厚度方向堆叠的多个电介质层，并且当所述陶瓷本体的宽度定义为W以及所述陶瓷本体的厚度定义为T时，满足T/W>1.0；第一内电极和第二内电极；以及第一外电极和第二外电极，其中，当所述陶瓷本体沿宽度方向分为五个区，并且所述五个区中，中间区定义为CW1，邻近所述中间区CW1的区定义为CW2和CW3时，所述中间区CW1的电极连通性和所述区CW2或CW3的电极连通性的差别满足0.02≤(CW2或CW3)-CW1≤0.10。
Description
相关申请的交叉引用
本申请要求在韩国知识产权局申请的申请号为No.10-2013-0042860，申请日为2013年4月18日的韩国专利申请的优先权，在此引入其公开的全部内容作为参考。
技术领域
本发明涉及一种多层陶瓷电子元件、制造该多层陶瓷电子元件的方法、以及用于安装该多层陶瓷电子元件的板。
背景技术
根据最近使电子产品微型化的趋势，在电子产品中使用的多层陶瓷电子元件已被要求减小尺寸，并具有在其中实现的高度电容。
因此，利用各种方法已经努力尝试使较大数量堆叠的电介质层和内电极变薄，最近，已经制造出一种多层陶瓷电子元件，该多层陶瓷电子元件中，所述电介质层的厚度减小，并且堆叠的电介质层的数量增加。
由于电介质层和内电极变薄，相应地，多层陶瓷电子元件能够微型化，以允许堆叠层数数量增加，从而实现高度电容。
然而，在以上描述的堆叠层数数量增加，同时电介质层和内电极的厚度减小的情况下，多层陶瓷电子元件能够达到高电容，但是，由于堆叠层数数量的增加，最终的多层陶瓷电子元件的厚度大于其宽度。
在以上描述的多层陶瓷电子元件的厚度大于其宽度的情况下，由于形成在多层陶瓷电子元件的两端面上的外电极通常具有圆形周面（roundedcircumferential surface），当多层陶瓷电子元件安装在印刷电路板等上时，多层陶瓷电子元件不能够保持在安装状态，而是经常倾倒，因此，多层陶瓷电子元件的安装故障率增加。
此外，在根据现有技术制造的高度堆叠的多层陶瓷电子元件的情况下，该多层陶瓷电子元件的陶瓷本体具有垂直的凸面形状。在这种情况下，陶瓷本体具有凸面形状，使得内电极的中部，也就是内电极的最高部的高度大于陶瓷本体的两侧的高度，因此，当多层陶瓷电子元件安装在印刷电路板等上时，多层陶瓷电子元件倾倒的问题将加剧。
以下相关的技术文件1公开了一种多层陶瓷电容器，该多层陶瓷电容器具有小尺寸和高电容，但并未描述解决多层陶瓷电容器安装在印刷电路板上时倾倒的问题的方法。
[相关技术文件]
（专利文件1）公开出版号为No.JP2005-129802的日本专利
发明内容
本发明的一个方面提供一种多层陶瓷电子元件，能够解决厚度大于宽度的多层陶瓷电子元件安装在印刷电路板上时倾倒的问题等等，并同时在其中能够实现高电容。
根据本发明的第一个方面，提供一种多层陶瓷电子元件，包括：陶瓷本体，该陶瓷本体包括沿厚度方向堆叠的多个电介质层，并且当所述陶瓷本体的宽度定义为W以及所述陶瓷本体的厚度定义为T时，满足T/W>1.0；多个第一内电极和第二内电极，该多个第一内电极和第二内电极布置在所述陶瓷本体中以相互朝向，所述第一内电极和第二内电极之间插入有所述电介质层，并交替地通过所述陶瓷本体的两个端面暴露；以及第一外电极和第二外电极，该第一外电极和第二外电极分别形成在所述陶瓷本体的两端面上，并且电连接至所述第一内电极和第二内电极，其中，当所述陶瓷本体沿宽度方向分为五个区，并且在所述五个区中，中间区被定义为CW1，邻近所述中间区CW1的区被定义为CW2和CW3时，所述中间区CW1的电极连通性与邻近所述中间区CW1的所述区CW2或CW3的电极连通性的差别满足0.02≤(CW2或CW3)-CW1≤0.10。
所述陶瓷本体可满足1.2≤T/W≤3.0。
当所述第一内电极和第二内电极沿宽度方向分为三个区，并且在所述三个区中，中间区定义为EW1，邻近所述中间区EW1的区定义为EW2和EW3时，邻近所述中间区EW1的所述区EW2或EW3的厚度与所述中间区EW1的厚度的比率(EW2或EW3)/EW1可以满足1.10≤(EW2或EW3)/EW1≤2.00。
在所述陶瓷本体的所述五个区中，所述陶瓷本体的所述中间区CW1可以具有85%或者大于85%的电极连通性，邻近所述中间区CW1的所述区CW2和CW3可以具有80%或者大于80%的电极连通性。
所述第一内电极和第二内电极的平均厚度可以为0.2μm-0.85μm。
当所述陶瓷本体的厚度定义为Hc，并且从所述陶瓷本体的底部到最上方的内电极的距离定义为He时，可以满足He<Hc。
根据本发明的另一个方面，提供一种制造多层陶瓷电子元件的方法，所述方法包括：制备陶瓷基片；使用包含金属粉末的导电胶在所述陶瓷基片上形成内电极图案；堆叠形成有所述内电极图案的所述陶瓷基片以使得所述内电极图案相互朝向，使得所述陶瓷基片插入到形成有所述内电极图案的所述陶瓷基片之间，并对所述陶瓷基片施加压力以制备多层体，当所述多层体的宽度被定义为W，并且所述多层体的厚度被定义为T时，所述多层体满足T/W>1.0；沿着限定单个电容器的尺寸的线切割所述多层体，并对切割的多层体进行烧结，以制备陶瓷本体，使得第一内电极和第二内电极通过所述陶瓷本体的两个端面交替地暴露；以及在所述陶瓷本体上形成第一外电极和第二外电极，以使得该第一外电极和第二外电极分别电连接至所述第一内电极和第二内电极，其中，当所述陶瓷本体沿宽度方向分为五个区，并且在所述五个区中，中间区定义为CW1，邻近所述中间区CW1的区定义为CW2和CW3时，所述中间区CW1的电极连通性与邻近所述中间区CW1的所述区CW2或CW3的电极连通性之间的差别满足0.02≤(CW2或CW3)-CW1≤0.10。
根据本发明的另一个方面，提供一种用于安装多层陶瓷电子元件的板，所述板包括：印刷电路板，该印刷电路板具有设置在其上的第一电极垫和第二电极垫；以及以上所述的多层陶瓷电子元件，该多层陶瓷电子元件安装在所述第一电极垫和第二电极垫上。
附图说明
本发明的上述和其他方面、特征以及其他优点从以下结合附图的详细描述中能够更清楚地理解，其中：
图1表示根据本发明的一种实施方式的多层陶瓷电容器的示意性立体图；
图2表示外电极从图1的多层陶瓷电容器分离的状态的立体图；
图3表示图1的侧视剖视图；
图4表示图2的A部分的放大立体图；
图5表示根据本发明的实施方式的多层陶瓷电容器的第一内电极和第二内电极的结构的平面图；
图6表示外电极与根据本发明的另一种实施方式的多层陶瓷电容器分离的状态的立体图；以及
图7表示根据本发明的实施方式的安装在印刷电路板上的多层陶瓷电容器的局部剖视立体图。
具体实施方式
以下，结合附图详细地说明本发明的实施方式。
然而，本发明可以多种不同的方式具体地表达，并不被解释为限制于在此说明的实施方式。相反地，提供这些实施方式，以使得公开内容全面完整的，并向本领域技术人员充分地表达本发明的保护范围。
附图中，为了清楚的目的，部件的形状和尺寸可被夸大，并且在全部附图中，相同的附图标记将用于标记相同或相似的部件。
以下，将说明根据本发明实施方式的多层陶瓷电子元件。特别是，将描述多层陶瓷电容器。然而，本发明并不限于此。
多层陶瓷电容器
图1表示根据本发明实施方式的多层陶瓷电容器的示意性立体图，以及图2表示外电极从图1的多层陶瓷电容器分离状态的立体图。
参考图1和图2，根据本发明实施方式的多层陶瓷电容器100可包括陶瓷本体110，多个第一和第二内电极121和122，以及第一和第二外电极131和132。
陶瓷本体110可通过沿厚度方向堆叠多个电介质层111，并烧结堆叠的电介质层的方式来制造。在此，相邻的电介质层111可成整体，使得相邻的电介质层111之间的界线在不使用扫描电子显微镜（SEM）时难以轻易看见。
陶瓷本体110的形状并不特定地限制，例如，陶瓷本体110可具有六面体形状。
为了清楚地描述本发明的实施方式，当定义形成陶瓷本体110的六面体的各个方向时，图2中的L、W和T分别表示长度方向、宽度方向以及厚度方向。
另外，为了方便说明，陶瓷本体110在厚度方向上相对的最上和最下表面表示为第一和第二主表面，将第一和第二主表面相互连接并在长度方向上相对设置的端面表示为第一和第二端面，在宽度方向上相互相对设置的侧面表示为第一和第二侧面。
进一步，陶瓷本体110具有一种形式，这种形式中，为了实现高度电容，电介质层111的数量将增加，这种形式的陶瓷本体110当其宽度被定义为W，并且其厚度被定义为T时，可以满足T/W>1.0，使得陶瓷本体110的厚度大于其宽度。在此，陶瓷本体110可满足1.2≤T/W≤3.0，T/W为陶瓷本体的厚度与陶瓷本体的宽度的比率。
另外，当陶瓷本体110的厚度被定义为Hc，并且从陶瓷本体110的底部到最上方的内电极121的距离被定义为He时，能够满足He<Hc，从而防止多层陶瓷电容器100安装到印刷电路板等上时倾倒，以防止多层陶瓷电容器100的安装故障。
也就是，陶瓷本体110可具有形状，该形状中，最上方的内电极121的沿宽度方向的中部（也就是最上方的内电极121的最高部）的高度小于陶瓷本体110的两侧的高度。
电介质层111可包括具有高度电容率的陶瓷材料，例如，钛酸钡基陶瓷粉末等等。然而，本发明并不限于此，只要能够获得足够的电容即可。
进一步，除了陶瓷粉末，如果需要，过渡金属氧化物（transition metaloxide）或碳化物、稀土元素、各种陶瓷添加剂（例如锰（Mg）、铝（Al）等等）、有机溶剂、塑化剂、粘合剂、分散剂等可以添加到电介质层111中。
图3表示根据本发明实施方式的多层陶瓷电容器的剖视图。
参考图3，具有不同极性的第一内电极121和第二内电极122可相互朝向地设置，第一内电极121和第二内电极122之间插入有形成电介质层111的陶瓷基片，并且第一内电极121和第二内电极122可分别通过陶瓷本体110的第一和第二端面暴露。
在此，第一内电极121和第二内电极122可通过设置在其之间的电介质层111而电绝缘。
另外，第一内电极121和第二内电极122可由导电金属形成。例如，银（Ag）、钯（Pd）、铂（Pt）、镍（Ni）、以及铜（Cu）中的任何一种或其合金等可用作导电金属。然而，本发明并不限于此。
第一外电极131和第二外电极132可从陶瓷本体110的两端面延伸到陶瓷本体110的第一和第二主表面，并可通过覆盖多个第一内电极121和第二内电极122穿过陶瓷本体110端面暴露的部分而分别电连接于多个第一内电极121和第二内电极122。
另外，第一外电极131和第二外电极132可由导电金属形成，例如，银（Ag）、镍（Ni）、铜（Cu）等等。第一外电极131和第二外电极132可通过在陶瓷本体110的两个端面上涂覆导电胶（conductive paste）而制得，导电胶可通过将玻璃粉添加到导电金属粉末中，并进行烧结工序来制备，然而本发明并不限于此。
同时，如果需要，第一和第二镀层（未显示）可形成在第一外电极131和第二外电极132上。
当多层陶瓷电容器100通过焊料安装在印刷电路板上时，第一和第二镀层可提高多层陶瓷电容器100和印刷电路板之间的粘合强度。
例如，第一和第二镀层可包括形成在第一外电极131和第二外电极132上的镍（Ni）镀层、形成在该镍镀层上的锡（Sn）镀层，然而，本发明并不限于此。
图4表示图2的A部分的放大立体图。
参考图4，陶瓷本体110在宽度方向上被分为CW1到CW5五个区的情况下，当五个区的中间区被定义为CW1，并且邻近中间区CW1的区被定义为CW2和CW3时，中间区CW1的电极连通性（electrode connectivity）和邻近中间区CW1的区CW2或CW3的电极连通性之间的差别（CW2或CW3）-CW1可满足0.02≤(CW2或CW3)-CW1≤0.10。
在此，五个区中，中间区CW1可具有85%或者大于85%的电极连通性，邻近中间区CW1的区CW2和CW3可具有80%或者大于80%的电极连通性。
在(CW2或CW3)-CW1的数值小于0.02的情况下，多层陶瓷电容器100形状改进的效果是不足够的，使得多层陶瓷电容器100可倾倒。另外在(CW2或CW3)-CW1的数值大于0.10的情况下，很难获得中间区CW1的电极连通性以及在其中实现高电容。
进一步，在中间区CW1的电极连通性小于85%，或者邻近中间区CW1的区CW2或CW3的电极连通性小于80%的情况下，电极连通性可能退化，因此，电容将降低。
图5表示根据本发明实施方式的多层陶瓷电容器的第一和第二内电极结构的平面图。
参考图5，在第一和第二内电极在宽度方向上被分为三个区EW1-EW3的情况下，当三个区中，中间区被定义为EW1，并且邻近中间区EW1的区被定义为EW2和EW3时，邻近中间区EW1的区EW2或EW3的厚度与中间区EW1的厚度的比率(EW2或EW3)/EW1可满足1.10≤(EW2或EW3)/EW1≤2.00。
在此，第一内电极121和第二内电极122的平均厚度可利用扫描电子显微镜（SEM）在长度方向上捕捉陶瓷本体110的横截面图像来测量。
例如，平均厚度可以在从图像提取的内电极的任何一个电极长度方向上测量三十个等距点的厚度而估算出，所述图像通过使用扫描电子显微镜（SEM）扫描从陶瓷本体110的沿宽度方向的中部截取的陶瓷本体110的沿长度方向和厚度方向L-T的横截面来获得。
可在工作区（active region）测量三十个等距点处的厚度，在该工作区中，第一内电极121和第二内电极122相互重叠。
另外，本发明的实施方式中，第一内电极121和第二内电极122的平均厚度为0.2μm-0.85μm。
当第一内电极121和第二内电极122的平均厚度小于0.2μm时，电极连通性将退化，因此，很难实现高电容。
另外，当第一内电极121和第二内电极122的平均厚度大于0.85μm时，由于多层陶瓷电容器自身尺寸在厚度方向上的限制，以及内电极的厚度增加，多层陶瓷电容器将具有堆叠层数量的限制，从而减少电容，并且根据电介质层111和内电极之间的比率，陶瓷本体110的边缘部将产生分层。
在调整各个位置的内电极厚度的情况下，导致陶瓷本体110的中部的收缩，以显著地减少陶瓷本体110的第一和第二主表面具有凸面形状的现象，从而能够防止多层陶瓷电容器安装在印刷电路板上时倾倒等问题，以显著地减少多层陶瓷电容器的安装故障率。
下表1显示了关于在陶瓷本体110的内电极的各个区测量的电极连通性，多层陶瓷电容器中的目标电容是否实现，以及多层陶瓷电容器安装在印刷电路板上时是否倾倒。
表1
参考表1，能够理解到的是，在样品1-4的情况下，(CW2或CW3)-CW1的数值小于0.02，并且(EW2或EW3)/EW1的数值小于1.10，陶瓷本体的安装面（也就是第二主表面）具有向下的凸面形状，并且当每个样品的多层陶瓷电容器安装在印刷电路板等上时，安装二十次，多层陶瓷电容器将倾倒多次。也就是，多层陶瓷电容器的安装故障率将显著地增加。
另外，能够理解到的是，在样品5-11的情况下，（CW2或CW3)-CW1的数值为0.02-0.10，并且(EW2或EW3)/EW1的数值为1.10-2.00，陶瓷本体的安装面，也就是，第二主表面不具有凸面形状，并且当每个样品的多层陶瓷电容器安装在印刷电路板等上时，安装二十次，多层陶瓷电容器不会倾倒。也就是，存在多层陶瓷电容器的安装安全性。
进一步，能够理解到的是，在样品12的情况下，（CW2或CW3)-CW1的数值大于0.10，并且(EW2或EW3)/EW1的数值小于1.10，陶瓷本体的安装面（也就是第二主表面）不具有凸面形状，并且当多层陶瓷电容器安装在印刷电路板等等上时，安装二十次，多层陶瓷电容器不会倾倒。也就是，存在多层陶瓷电容器的安装安全性。然而，在样品12的情况下，由于设置在陶瓷本体的中部的内电极的厚度极薄，内电极之间的重叠面积将减小以降低产品的电容，从而很难实现高电容的多层陶瓷电容器。
修改的实施例
图6表示根据本发明另一实施方式，外电极与多层陶瓷电容器分离状态的立体图。
在此，由于第一外电极131和第二外电极132成型的结构与先前描述的本发明实施方式的结构相同，为了避免重复的描述，对其的详细说明将省略，第一内电极121’和第二内电极（未显示）与先前描述的本发明实施方式的结构不同，将对其进行详细说明。
参考图6，根据本发明另一实施方式的多层陶瓷电容器可包括陶瓷本体110，陶瓷本体110具有多个在其宽度方向上堆叠的电介质层。
因此，第一内电极121’和第二内电极可设置在宽度方向上以相互朝向，第一内电极121’和第二内电极之间插入有形成电介质层的陶瓷基片，并可分别通过陶瓷本体110的第一和第二端面暴露。在此，第一内电极121’和第二内电极可通过设置在其之间的电介质层而相互电绝缘。
制造多层陶瓷电容器的方法
以下，将说明制造根据本发明的实施方式的多层陶瓷电容器的方法。
第一，制备多个陶瓷薄片。用于形成陶瓷本体110的电介质层111的陶瓷基片通过以下方式生产，即，将陶瓷粉末、聚合物、溶剂等混合，以制备陶瓷浆料（ceramic slurry），然后利用刮刀法（doctor blade）等将陶瓷浆料施加到承载膜上，并对承载膜上的陶瓷浆料进行干燥，以制造具有几微米厚度的基片。
然后，在陶瓷基片的至少一个面上印刷导电胶至0.2μm-0.85 m的厚度，从而形成多个内电极图案（internal electrode pattern），在长度方向上，内电极图案之间具有预定间距。
在陶瓷薄片在宽度方向上被分为五个区的情况下，当五个区中的中间区被定义为CW1，并且邻近中间区CW1的区被定义为CW2和CW3时，中间区CW1的电极连通性和邻近中间区CW1的区CW2或CW3的电极连通性之间的差别（CW2或CW3）-CW1可满足0.02≤(CW2或CW3)-CW1≤0.10。
在此，中间区CW1可具有85%或者大于85%的电极连通性，邻近中间区CW1的区CW2和CW3可具有80%或者大于80%的电极连通性
另外，在内电极在宽度方向上被分为三个区的情况下，当三个区中的中间区被定义为EW1，并且邻近中间区EW1的区被定义为EW2和EW3时，邻近中间区EW1的区EW2或EW3的厚度与中间区EW1的厚度的比率(EW2或EW3)/EW1可满足1.10≤(EW2或EW3)/EW1≤2.00。
印刷导电胶以形成内电极图案的方法可包括丝网印刷方法、凹版印刷方法，等等，然而本发明并不限于此。
随后，在厚度方向上，交替地堆叠在其上形成有内电极图案的多个陶瓷薄片，并在堆叠方向上对其施加压力，以制备多层体（multilayer body）。
接下来，在多层体被切割为0603标准尺寸（长度×宽度）的芯片后，每个芯片对应于单个电容器的尺寸，其中，芯片的厚度/长度大于1.0。芯片在高温下烧结并被抛光，从而实现具有第一内电极121和第二内电极122的陶瓷本体110。在此，陶瓷本体110可制造为使得T/W满足1.2≤T/W≤3.0。
另外，当陶瓷本体110的厚度被定义为Hc，并且从陶瓷本体110的底部到最上方的内电极121的距离被定义为He时，陶瓷本体110能够满足He<Hc。
然后，在陶瓷本体110的沿长度方向的两个端面上形成第一外电极131和第二外电极132，以电连接至第一内电极121和第二内电极122的暴露的部分。
在此，如果需要，在形成第一外电极131和第二外电极132后，可在第一外电极131和第二外电极132的表面上实施镀层工艺（例如电镀工艺），以形成第一和第二镀层（未显示）。
用于安装多层陶瓷电容器的板
图7表示根据本发明的实施方式的安装在印刷电路板上的多层陶瓷电容器的局部剖视立体图。
参考图7，根据本发明的实施方式的用于安装多层陶瓷电容器100的板200可包括印刷电路板210、以及第一电极垫221和第二电极垫222，多层陶瓷电容器100垂直地或水平地安装在印刷电路板210上，第一电极垫221和第二电极垫222相互间隔地形成在印刷电路板210上。
在此，多层陶瓷电容器100可通过焊料230以一种状态电连接于印刷电路板210，在该状态中，陶瓷本体110的第二主表面设置在沿厚度方向的最下面以用作安装面，设置在第二主表面上的第一外电极131和第二外电极132设置为分别与第一电极垫221和第二电极垫222接触。
如上所述，根据本发明的实施方式，在厚度大于宽度的陶瓷本体的区域中调整内电极的厚度，使得能够引起电极连通性的差别，并且引起内电极的中部收缩，从而缓解了外电极的周面为圆形的现象，从而能够防止陶瓷本体安装在印刷电路板上时倾倒的问题等，以减少多层陶瓷电容器的安装故障率。
虽然结合实施方式显示和描述了本发明，但对本领域技术人员明显的是，在不脱离随附权利要求限定的本发明的宗旨和范围的情况下，能够对其进行修改和改变。
Claims (13)
1.一种多层陶瓷电子元件，包括：
陶瓷本体，该陶瓷本体包括沿厚度方向堆叠的多个电介质层，并且当所述陶瓷本体的宽度定义为W以及所述陶瓷本体的厚度定义为T时，满足T/W>1.0；
多个第一内电极和第二内电极，该多个第一内电极和第二内电极布置在所述陶瓷本体中以相互朝向，所述第一内电极和第二内电极之间插入有所述电介质层，并交替地通过所述陶瓷本体的两个端面暴露；以及
第一外电极和第二外电极，该第一外电极和第二外电极分别形成在所述陶瓷本体的两个端面上并且电连接至所述第一内电极和第二内电极，
其中，当所述陶瓷本体沿宽度方向分为五个区，并且在所述五个区中，中间区定义为CW1，邻近所述中间区CW1的区定义为CW2和CW3时，所述中间区CW1的电极连通性与邻近所述中间区CW1的所述区CW2或CW3的电极连通性的差满足0.02≤(CW2或CW3)-CW1≤0.10。
2.根据权利要求1所述的多层陶瓷电子元件，其中，所述陶瓷本体满足1.2≤T/W≤3.0。
3.根据权利要求1所述的多层陶瓷电子元件，其中，当所述第一内电极和第二内电极沿所述宽度方向分为三个区，并且在所述三个区中，中间区定义为EW1，邻近所述中间区EW1的区定义为EW2和EW3时，邻近所述中间区EW1的所述区EW2或EW3的厚度与所述中间区EW1的厚度的比率(EW2或EW3)/EW1满足1.10≤(EW2或EW3)/EW1≤2.00。
4.根据权利要求1所述的多层陶瓷电子元件，其中，在所述陶瓷本体的所述五个区中，所述中间区CW1具有85%或者大于85%的电极连通性，邻近所述中间区CW1的所述区CW2和CW3具有80%或者大于80%的电极连通性。
5.根据权利要求1所述的多层陶瓷电子元件，其中，所述第一内电极和第二内电极的平均厚度为0.2μm-0.85μm。
6.根据权利要求1所述的多层陶瓷电子元件，其中，当所述陶瓷本体的厚度定义为Hc，并且从所述陶瓷本体的底部到最上方的内电极的距离定义为He时，满足He<Hc。
7.一种制造多层陶瓷电子元件的方法，该方法包括：
制备陶瓷基片；
使用包含金属粉末的导电胶在所述陶瓷基片上形成内电极图案；
堆叠形成有所述内电极图案的所述陶瓷基片以使得所述内电极图案相互朝向，使得所述陶瓷基片插入到所述内电极图案之间，并对所述陶瓷基片施加压力以制备多层体，当所述多层体的宽度定义为W，并且所述多层体的厚度定义为T时，所述多层体满足T/W>1.0；
沿着限定单个电容器的尺寸的线切割所述多层体，并对切割的多层体进行烧结以制备陶瓷本体，以使得第一内电极和第二内电极通过所述陶瓷本体的两个端面交替地暴露；以及
在所述陶瓷本体上形成第一外电极和第二外电极，以使得该第一外电极和第二外电极分别电连接至所述第一内电极和第二内电极，
其中，当所述陶瓷本体沿宽度方向分为五个区，并且在所述五个区中，中间区定义为CW1，邻近所述中间区CW1的区定义为CW2和CW3时，所述中间区CW1的电极连通性与邻近所述中间区CW1的所述区CW2或CW3的电极连通性的差满足0.02≤(CW2或CW3)-CW1≤0.10。
8.根据权利要求7所述的方法，其中，所述陶瓷本体满足1.2≤T/W≤3.0。
9.根据权利要求7所述的方法，其中，当所述第一内电极和第二内电极沿所述宽度方向分为三个区，并且在所述三个区中，中间区定义为EW1，邻近所述中间区EW1的区定义为EW2和EW3时，邻近所述中间区EW1的所述区EW2或EW3的厚度与所述中间区EW1的厚度的比率(EW2或EW3)/EW1满足1.10≤(EW2或EW3)/EW1≤2.00。
10.根据权利要求7所述的方法，其中，在所述陶瓷本体的所述五个区中，所述中间区CW1具有85%或者大于85%的电极连通性，邻近所述中间区CW1的所述区CW2和CW3具有80%或者大于80%的电极连通性。
11.根据权利要求7所述的方法，其中，所述第一内电极和第二内电极的平均厚度为0.2μm-0.85μm。
12.根据权利要求7所述的方法，其中，当所述陶瓷本体的厚度定义为Hc，并且从所述陶瓷本体的底部到最上方的内电极的距离定义为He时，满足He<Hc。
13.一种用于安装多层陶瓷电子元件的板，该板包括：
印刷电路板，该印刷电路板具有设置在其上的第一电极垫和第二电极垫；以及
权利要求1-6中任一项所述的多层陶瓷电子元件，该多层陶瓷电子元件安装在所述第一电极垫和第二电极垫上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130042860A KR20140125111A (ko) | 2013-04-18 | 2013-04-18 | 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판 |
| KR10-2013-0042860 | 2013-04-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104112588A true CN104112588A (zh) | 2014-10-22 |
| CN104112588B CN104112588B (zh) | 2017-05-31 |
Family
ID=51709336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310282685.9A Active CN104112588B (zh) | 2013-04-18 | 2013-07-05 | 多层陶瓷电子元件及其制造方法以及用于安装的板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9030802B2 (zh) |
| JP (1) | JP2014212291A (zh) |
| KR (1) | KR20140125111A (zh) |
| CN (1) | CN104112588B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102061507B1 (ko) * | 2013-05-31 | 2020-01-02 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판 |
| KR101883016B1 (ko) * | 2013-07-22 | 2018-07-27 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조방법 |
| JP7356207B2 (ja) * | 2017-12-22 | 2023-10-04 | 太陽誘電株式会社 | 積層セラミック電子部品、積層セラミック電子部品実装基板及び積層セラミック電子部品包装体 |
| US11069479B2 (en) * | 2018-07-19 | 2021-07-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
| JP2022057916A (ja) * | 2020-09-30 | 2022-04-11 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1250543A (zh) * | 1997-03-17 | 2000-04-12 | 松下电器产业株式会社 | 电子元件 |
| JP2003115416A (ja) * | 2001-10-05 | 2003-04-18 | Murata Mfg Co Ltd | 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品 |
| JP2004311985A (ja) * | 2003-03-27 | 2004-11-04 | Tdk Corp | 積層型チップコンデンサおよびその製造方法 |
| JP2010153485A (ja) * | 2008-12-24 | 2010-07-08 | Tdk Corp | 電子部品 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574644A (ja) | 1991-09-12 | 1993-03-26 | Sony Corp | チツプ形積層セラミツクコンデンサの実装方法 |
| JP2002050536A (ja) * | 2000-07-31 | 2002-02-15 | Murata Mfg Co Ltd | 耐還元性誘電体セラミックおよび積層セラミックコンデンサ |
| JP3908715B2 (ja) | 2003-10-24 | 2007-04-25 | Ｔｄｋ株式会社 | 積層セラミックコンデンサ |
| JP3901196B2 (ja) * | 2005-05-26 | 2007-04-04 | 株式会社村田製作所 | 積層セラミック電子部品 |
| KR101070068B1 (ko) | 2009-12-24 | 2011-10-04 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| JP5375877B2 (ja) * | 2011-05-25 | 2013-12-25 | Ｔｄｋ株式会社 | 積層コンデンサ及び積層コンデンサの製造方法 |
| KR101197921B1 (ko) * | 2011-10-18 | 2012-11-05 | 삼성전기주식회사 | 적층 세라믹 전자 부품 |
| KR101452079B1 (ko) * | 2012-12-28 | 2014-10-16 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
-
2013
- 2013-04-18 KR KR1020130042860A patent/KR20140125111A/ko not_active Application Discontinuation
- 2013-06-19 JP JP2013128181A patent/JP2014212291A/ja active Pending
- 2013-06-21 US US13/924,434 patent/US9030802B2/en active Active
- 2013-07-05 CN CN201310282685.9A patent/CN104112588B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1250543A (zh) * | 1997-03-17 | 2000-04-12 | 松下电器产业株式会社 | 电子元件 |
| JP2003115416A (ja) * | 2001-10-05 | 2003-04-18 | Murata Mfg Co Ltd | 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品 |
| JP2004311985A (ja) * | 2003-03-27 | 2004-11-04 | Tdk Corp | 積層型チップコンデンサおよびその製造方法 |
| JP2010153485A (ja) * | 2008-12-24 | 2010-07-08 | Tdk Corp | 電子部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140311782A1 (en) | 2014-10-23 |
| JP2014212291A (ja) | 2014-11-13 |
| US9030802B2 (en) | 2015-05-12 |
| KR20140125111A (ko) | 2014-10-28 |
| CN104112588B (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110164689B (zh) | 多层陶瓷电子组件 | |
| KR102018307B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR101525676B1 (ko) | 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
| KR102004776B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
| KR102319596B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
| JP2020057753A (ja) | 積層セラミック電子部品 | |
| JP5730732B2 (ja) | 積層セラミックコンデンサー及びその製造方法 | |
| CN104112596A (zh) | 多层陶瓷电子组件和用于安装该多层陶瓷电子组件的板 | |
| KR101462757B1 (ko) | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판 | |
| KR20170087665A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR20140142848A (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
| CN104112588A (zh) | 多层陶瓷电子元件及其制造方法以及用于安装的板 | |
| US20130002388A1 (en) | Multilayered ceramic electronic component and manufacturing method thereof | |
| KR20130104338A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| CN104134538B (zh) | 多层陶瓷电子元件及用于该多层陶瓷电子元件的安装板 | |
| KR102076152B1 (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판 | |
| CN104282436B (zh) | 多层陶瓷电容器及其制造方法以及安装电路板 | |
| KR20180110450A (ko) | 적층형 커패시터 및 그 제조방법 | |
| KR20140096818A (ko) | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판 | |
| JP7248363B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| CN114724850A (zh) | 多层电子组件和制造多层电子组件的方法 | |
| JP2004235377A (ja) | セラミック電子部品 | |
| KR101973442B1 (ko) | 적층 세라믹 커패시터 및 그의 제조 방법 | |
| KR20150096909A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| US11610732B2 (en) | Multilayer capacitor and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |