TWI552180B - 多層式陶瓷電容器及製造該多層式陶瓷電容器的方法 - Google Patents
多層式陶瓷電容器及製造該多層式陶瓷電容器的方法 Download PDFInfo
- Publication number
- TWI552180B TWI552180B TW102125178A TW102125178A TWI552180B TW I552180 B TWI552180 B TW I552180B TW 102125178 A TW102125178 A TW 102125178A TW 102125178 A TW102125178 A TW 102125178A TW I552180 B TWI552180 B TW I552180B
- Authority
- TW
- Taiwan
- Prior art keywords
- thickness
- ceramic body
- electrodes
- ceramic
- external electrode
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000919 ceramic Substances 0.000 claims description 114
- 238000007747 plating Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 26
- 238000012546 transfer Methods 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 238000005336 cracking Methods 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本申請案主張2012年12月27日在韓國智慧財產局所申請韓國專利申請案第10-2012-155294號的優先權，其揭露係合併引用於本文中。
本發明係關於多層陶瓷電容器及製造該多層陶瓷電容器的方法。
其為積層晶片電子組件的多層陶瓷電容器是安裝在液晶顯示器(LCD)、電漿顯示面板(PDP)、及諸如此類影像裝置(或視訊顯示設備)、電腦、個人數位助理器(PDA)、可攜式電話、及諸如此類各種電子產品之印刷電路板(PCB)上用以充放電的晶片型電容器。
具有密實、保證高電容量、並且可安裝性簡易等優點的多層陶瓷電容器(MLCC)可當作各種電子裝置中的組件。
近來，隨著智慧型手機、平板電腦、及諸如此類等可攜式智慧型裝置的效能已得以增強，應用處理
器(AP)處理計算的驅動速度(driving speed)已得以提升。
AP驅動速度的提升需要迅速(promptly)對AP提供具有較高頻率的電流。
MLCC作用為對此AP提供電流。
因此，為了迅速提供高頻電流，可使用具有低等效串聯電感(ESL)的MLCC或可將MLCC嵌入板件內以最大限度(maximally)縮減由其至AP的距離。
然而，使用具有低ESL的MLCC可引起結構方面的不同問題，所以近來，已積極進行對嵌入板件內之MLCC的研究。
同時，可攜式智慧型裝置得以減少重量及厚度，MLCC嵌入其中之板件的厚度也已縮減。
一般而言，嵌入式MLCC係設計厚於板件核心大於30微米(μm)。
目前所用板件核心的厚度小於100微米，以致需要厚度大約130微米的MLCC。然而，近來，隨著板件核心的厚度已縮減，MLCC的厚度也已必需縮減。
為了縮減MLCC的厚度，必須縮減陶瓷體、外部電極、以及電鍍層的厚度。嵌入MLCC時鑒於透過雷射處理導孔的誤差，電鍍層的厚度可維持至少5微米或更厚，故可大幅使用縮減陶瓷體及外部電極厚度的方法。
此處，縮減陶瓷體的厚度可降低陶瓷體的強度。因此，過度縮減陶瓷體的厚度，會造成陶瓷體中由於集中於外部電極的端部(end portion)上的燒結收縮應力
及電鍍應力的破裂(crack)。尤其是，破裂產生頻率可在陶瓷體的厚度小於80微米時增加。
底下專利文件1係關於包括含有複數介電層與內部電極之陶瓷體、以及外部電極的MLCC，但其未揭露陶瓷體的厚度與外部電極的帶部的厚度之間的比率。專利文件2係關於包括含有複數介電層與內部電極之陶瓷體、以及外部電極的MLCC，但其未揭露陶瓷體的厚度與外部電極的帶部的厚度之間的比率。
(專利文件1)韓國專利公開文件第10-2006-0082671號
(專利文件2)韓國專利公開文件第10-2012-0010148號
在相關技術中，需要關於多層陶瓷電容器(MLCC)能夠藉由調整MLCC陶瓷體、外部電極、以及電鍍層的厚度比率以減少在陶瓷體中產生破裂而未降低可靠度的新穎架構。
根據本發明的一個態樣，提供有多層陶瓷電容器，其包括：陶瓷體，複數介電層疊壓於其中；複數第一與第二內部電極，經形成交替曝露於陶瓷體的兩端部表面，並且具有介電層插置於其間；以及第一與第二外部電極，形成於陶瓷體的兩端部表面上，並且電連接於第一與第二內部電極，其中，當界定(或假設)第一與第二外部電極的帶部的厚度為T1，並且陶瓷體的厚度為T2時，第一或第二外部電極的帶部的厚度對陶瓷體的厚度的比率
(T1/T2)等於或小於0.18。
陶瓷體的厚度可等於或小於100微米。
MLCC可復包括分別包覆第一與第二外部電極的第一與第二電鍍層，以及當界定第一與第二電鍍層的帶部的厚度為Tp時，第一或第二外部電極的帶部的厚度與第一或第二電鍍層的帶部的厚度之間的比率(T1/Tp)可等於或大於0.35。
藉由加總第一與第二電鍍層的兩帶部之厚度所得到的數值可等於或小於25微米。
根據本發明的另一態樣，提供有用於製造多層陶瓷電容器(MLCC)的方法，其包括：製備複數陶瓷坯片；藉由在各別陶瓷坯片上使用導電膏，以朝厚度方向交替形成朝相互對立方向曝露的複數第一與第二內部電極；疊壓具有第一與第二內部電極形成於其上的複數陶瓷坯片，以形成積層；燒製積層，以形成陶瓷體；以及在陶瓷體的兩端部表面上形成第一與第二外部電極，使得第一與第二外部電極與第一與第二內部電極的曝露部位接觸，以與其電連接，其中，當界定第一與第二外部電極的帶部的厚度為T1，並且陶瓷體的厚度為T2時，第一或第二外部電極的帶部的厚度對陶瓷體的厚度的比率(T1/T2)等於或小於0.18。
可根據熱轉印方法形成第一與第二外部電極。
50‧‧‧相鄰介電層
100‧‧‧MLCC
110‧‧‧陶瓷體
110a‧‧‧第一主表面
110b‧‧‧第二主表面
110c‧‧‧第一側部表面
110d‧‧‧第二側部表面
111‧‧‧介電層
121‧‧‧第一內部電極
122‧‧‧第二內部電極
131‧‧‧第一外部電極
132‧‧‧第二外部電極
131a、131b、132a、132b‧‧‧帶部
131c、132c‧‧‧頭端部位
141‧‧‧第一電鍍層
142‧‧‧第二電鍍層
200‧‧‧板件
210‧‧‧膏體印製部位
配合附圖經由下文的詳細說明將更清楚理
解本發明的上述以及其它態樣、特徵和其它優點，其中：第1圖是根據本發明的一個具體實施例之多層陶瓷電容器(MLCC)的示意性透視圖；第2圖是根據本發明的一個具體實施例概述MLCC的前視圖；第3圖為第1圖中沿著劃線A-A’的剖面圖；第4A至4D圖為根據本發明的一個具體實施例描述依照熱轉印方法在陶瓷體的兩端部表面上形成外部電極的製程；第5圖為概述其中電鍍層係添加至第3圖的MLCC之結構的剖面圖。
現在將參照附圖詳細說明本發明的具體實施例。
然而，本發明可用許多不同形式予以具體實現並且不應該予以推斷為受限於本文所提的具體實施例。
反而，這些具體實施例係經提供以至於本揭露將透徹並且完整，以及將傳達本發明的範疇予所屬領域的技術人員。
在圖式中，元件的形狀及尺寸可為了清晰而誇大，並且相同的參考元件符號將全文用於表示相同或相稱的組件。
還有，將使用相同的參考元件符號說明各別具體實施例之圖式中所描述相同概念之範疇的相同功能。
為了釐清本發明的具體實施例，六面體的
方向可予以界定如下：第1圖中所標示的L、W、以及T分別表示長度方向、寬度方向、以及厚度方向。此處，厚度方向可用於具有如介電層係疊壓於其中之疊壓方向的相同概念。
還有，在本具體實施例中，為了說明，第一與第二外部電極朝陶瓷體的長度方向形成於其上的表面係設定為兩端部表面，並且與其垂直的表面係設定為左與右側部表面。
第1圖是根據本發明的一個具體實施例之多層陶瓷電容器(MLCC)的示意性透視圖。第2圖是根據本發明的一個具體實施例概述MLCC的前視圖。第3圖為第1圖中沿著劃線A-A’的剖面圖。
請參閱第1至3圖，根據本發明的一個具體實施例的MLCC 100可包括陶瓷體110、第一與第二內部電極121與122、以及第一與第二外部電極131與132。
可形成陶瓷體110以具有六面體形狀，六面體形狀具有第一與第二主表面110a與110b以及第一與第二側部表面110c與110d。第一與第二主表面110a與110b可朝長度(L)方向與寬度(W)方向延伸。第一與第二側部表面110c與110d可朝厚度(T)方向與長度(L)方向延伸。
陶瓷體110係藉由朝厚度(T)方向疊壓複數介電層111並且接著予以燒製而形成。陶瓷體110的配置與尺寸以及介電層111的疊壓量未受限於本具體實施例所述。
還有，形成陶瓷體110的複數介電層111係處於燒結狀態並且可整合相鄰的介電層50，使得其間的邊界若未使用掃描式電子顯微鏡(SEM)則可不顯而易見。
陶瓷體110可包括主動區(其作為電容器有助於形成電容之部位)、以及在主動區的上與下部位上形成的上與下邊際部位。上與下邊際部位可防止因物理或化學應力對第一與第二內部電極121與122所導致的破壞。
介電層111的厚度可根據MLCC 100的電容設計予以隨意變更。還有，介電層111可由具有高介電常數的陶瓷粉末(高K介電質)所構成，例如基於鈦酸鋇(BaTiO3)的粉末、基於鈦酸鍶(SrTiO3)的粉末、或諸如此類，但本發明不侷限於此。
第一與第二內部電極121與122(其為一對具有不同極性之電極)可藉由在朝厚度(T)方向疊壓之複數介電層111上印製包含導電金屬的導電膏(用以具有預定厚度)而予以形成，使得第一與第二內部電極121與122朝介電層111的疊壓方向交替曝露於陶瓷體110的兩端部表面。第一與第二內部電極121與122可藉由插置於其間的介電層111而彼此電絕緣。
亦即，第一與第二內部電極121與122可經由第一與第二內部電極121與122交替曝露於陶瓷體110的兩端部表面之部位，而電連接至陶瓷體110的兩端部表面上所形成的第一與第二外部電極131與132。
因此，當電壓施加於第一與第二外部電極
131與132時，電荷係在相互對立之第一與第二內部電極121與122之間累積。在此情況下，MLCC 100的電容量和介於第一與第二內部電極121與122之間相互重疊區的面積成比例。
第一與第二內部電極的寬度可視用途予以決定。例如，第一與第二內部電極的厚度範圍可決定由0.2微米至1.0微米，但本發明不侷限於此。
還有，形成第一與第二內部電極121與122之導電膏內所包含的導電金屬可為鎳(Ni)、銅(Cu)、鈀(Pd)或其合金，但本發明不侷限於此。
還有，導電膏可藉由絲網印刷法、凹版印刷法、或諸如此類予以印製，但本發明不侷限於此。
可形成第一與第二外部電極131與132以包覆陶瓷體110的上與下部位在陶瓷體110的兩端部表面中的部位。
第一與第二外部電極131與132可包括帶部131a、131b、132a與132b、以及頭端部位131c與132c，帶部131a、131b、132a與132b包覆陶瓷體110的部份第一與第二主表面110a與110b，而頭端部位131c與132c朝長度(L)方向包覆陶瓷體110的兩端部表面。
在用於形成外部電極的相關技術方法中，已大幅使用在包括有金屬成分之膏體內浸泡(dip)陶瓷體的方法。此處，為了縮減如嵌內式多層陶瓷電容器(MLCC)等晶片的厚度，降低膏體的黏度以最少化施加用以形成外
部電極的膏體量。
然而，在此情況下，膏體黏度低時，可因而縮減外部電極的厚度，但外部電極可因燒製外部電極時的燒製收縮而無法妥善包覆陶瓷體的轉角部位。
因此，在曝露陶瓷體的轉角部位時，水氣(rnoisture)可滲入曝露部位而降低抗水氣可靠度，並且陶瓷體與外部電極之間的黏著度也降低，造成外部電極即使對其施加少量影響仍得以自陶瓷體的端部表面分離的問題。
因此，由於此問題，目前的浸泡法難以將外部電極的厚度縮減到例如低於12微米。
一般而言，在形成陶瓷體以具有等於或小於80微米之厚度的情況下，若外部電極具有大約12微米的厚度，則因外部電極收縮應力而可在陶瓷體中安置外部電極端部的部位中產生垂直破裂。此等破裂可隨著陶瓷體厚度縮減而增加。
在本具體實施例中，第一與第二外部電極131與132可根據熱轉印方法(heat transfer rnethod)予以形成。熱轉印方法容許形成包覆陶瓷體的轉角部位整體、穩固可靠度、並且視需要具有等於或小於12微米之厚度的外部電極。
因此，較佳的是，陶瓷體110的厚度等於或小於100微米，以及較佳的是，陶瓷體110之厚度和第一與第二外部電極131與132之帶部131a、131b、132a、與132b之上與下厚度的總和等於或小於120微米。
請參閱第4圖，根據熱轉印方法，首先，在異質材料所構成的板件200上薄印想要轉印(transfer)的膏體印製部位210。
其次，如第4(a)與4(b)圖所示，陶瓷體110係朝厚度(T)方向固著於膏體印製部位210，並且加熱膏體印製部位210，以令印製表面轉印至陶瓷體110的兩端部表面，以形成第一與第二外部電極131與132的帶部131a、131b、132a、以及132b。
之後，如第4(c)及4(d)圖所示，陶瓷體係朝長度(L)方向交替固著於膏體印製部位210，並且加熱膏體印製部位210，以令所印製表面轉印至陶瓷體110的兩端部表面，以形成第一與第二外部電極131與132的頭端部位131c與132c，藉以形成第一與第二外部電極131與132。
以此方式，在本具體實施例中，第一與第二外部電極131與132係藉由使用絲網印刷法予以形成。因此，所印製膏體之厚度(其最終形成第一與第二外部電極131與132之厚度)可予以自由調整為由0.5微米至10微米的範圍，並且第一與第二外部電極131的厚度也可予以自由調整為由0.5微米至10微米的範圍。然而，本發明外部電極的厚度不侷限於此。
還有，構成膏體印製部位210的導電膏可包括導電金屬。導電金屬可為鎳(Ni)、銅(Cu)、鈀(Pd)、金(Au)、或其合金，但本發明不侷限於此。
同時，雖然具有厚度縮減之第一與第二外
部電極131與132的MLCC 100係藉由使用熱轉印方法予以製造，但若第一與第二外部電極131與132的帶部131a、131b、132a、以及132b相對於陶瓷體110的厚度太厚，則在燒製外部電極時，仍可在陶瓷體110中產生破裂。
請參閱第3圖，界定第一與第二外部電極131或132之帶部131a、131b、132a、以及132b的厚度為T1，並且陶瓷體110的厚度為T2。
根據本具體實施例的MLCC為嵌入式MLCC 100，並且在此情況下，較佳的是，陶瓷體110的厚度T2等於或小於100微米，並且對其加總第一或第一或第二外部電極131或132之兩帶部131a、131b、132a、以及132b之厚度所得到的數值等於或小於120微米。
為了有效防止在陶瓷體110中產生破裂，第一或第二外部電極131或132之帶部131a、131b、132a、以及132b之厚度對陶瓷體110之厚度T2的比率可調整為等於或小於0.18。
同時，如第5圖所示，第一與第二電鍍層141與142可在陶瓷體110的兩端部表面上進一步形成，以包覆第一與第二外部電極131與132。此處，為了防止水氣滲入陶瓷體110而降低可靠度，第一與第二電鍍層141與142之上與下帶部之厚度的總和可調整為等於或小於25微米。
第一與第二電鍍層141與142可防止陶瓷體110中因外部電極上實施電鍍製程所產生的應力或拉伸應
力而導致的破裂產生，進一步提升破裂產生防止功效。
然而，若第一或第二電鍍層141或142的帶部對於第一或第二外部電極131或132之帶部131a、131b、132a、以及132b的厚度太厚，則第一與第二外部電極131與132可無法完全減輕電鍍應力，故殘存應力(residual stress)可施加於陶瓷體110，而造成陶瓷體110中的破裂。
因此，當第一與第二電鍍層141與142之帶部的厚度係界定為Tp，為了有效防止陶瓷體110中產生破裂，第一或第二電鍍層141或142之帶部對第一或第二外部電極131或132之帶部131a、131b、132a、以及132b之厚度T1的比率(Tp/T1)可調整為0.35(亦即，0.35：1)或更大。
之後，將說明根據本具體實施例MLCC 100中所包含組件尺寸與破裂產生之間的關係。
根據本發明具體實施例的多層陶瓷電容器(MLCC)以及對照用實施例係製造如下。
首先，包含如鈦酸鋇(BaTiO3)粉末、或諸如此類粉末的漿料係塗敷於載體膜並且接著予以乾化，以製備具有預定厚度的複數陶瓷坯片。
其次，複數第一與第二內部電極121與122係藉由將導電膏以篩網(screen)、或諸如此類塗敷於複數陶瓷坯片予以形成，俾令複數第一與第二內部電極121與122交替曝露於互相對立的陶瓷坯片的兩端部表面。
之後，朝厚度(T)方向疊壓複數陶瓷坯片，以形成積層(或積層體)，並且積層是於大約85℃之溫度在壓力為1000kgf/cm2的條件下予以均力加壓。
加壓完成的陶瓷積層係切割成單獨晶片，並且以230℃的溫度在空氣氣氛下於所切出晶片上實施脫脂處理60個小時。
之後，在還原氣氛下以低於Ni/NiO平衡氧氣分壓的10-11atm~10-10atm氧氣分壓於1200℃燒製晶片，俾令第一與第二內部電極121與122未氧化。在燒製運作後，陶瓷元件110的尺寸(長度×寬度(L×W))大約為0.950mm×0.500mm(L×W，1005大小)。此處，長度×寬度(LxW)的製造允差係決定為±0.1mm。
之後，在陶瓷體110的兩端部表面上形成第一與第二外部電極131與132。為了縮減厚度同時穩固可靠度，可根據熱轉印方法形成第一與第二外部電極131與132。
此處，可形成第一與第二外部電極131與132，俾令加總陶瓷體之厚度T2和第一與第二外部電極131與132之兩帶部131a、131b、132a、以及132b之厚度T1所得到的數值等於或小於120微米。
還有，第一與第二外部電極131與132之兩帶部131a、131b、132a、以及132b之厚度T1對陶瓷體110之厚度T2的比率(T1/T2)等於或小於0.18。
之後，可實施電鍍處理，以在陶瓷體110
的兩端部表面上形成用以包覆第一與第二外部電極131與132的第一與第二電鍍層。
此處，加總第一與第二電鍍層的兩帶部厚度所得到的數值等於或小於25微米。
還有，第一或第二電鍍層141或142之帶部之厚度Tp對第一與第二外部電極131與132之帶部131a、131b、132a、以及132b之厚度T1的比率可等於或大於0.35。
製造及測試MLCC 100後測量破裂產生頻率以及缺陷可靠度頻率。
第1表的資料係基於利用掃描式電子顯微鏡(SEM)所取得的影像，藉由測量MLCC 100的陶瓷體110的中央部位的一部份的尺寸予以取得，該部份是自陶瓷體110朝第3圖所示MLCC 100的陶瓷體110的寬度(W)方向的中央部位朝長度方向(L)與厚度方向(T)所取得的。
此處，如上所述，第一與第二外部電極131與132之帶部131a、131b、132a、以及132b的厚度係界定為T1，並且陶瓷體的厚度110係界定為T2。為了測量破裂產生的頻率，各情況檢查200個樣本。
在第1表中，於作為對照用實施例的樣本1至3中，陶瓷體110的厚度為60微米，並且第一或第二外部電極131或132的厚度較大，而導致比率等於或大於0.2。在作為對照用實施例的樣本4至6中，陶瓷體110的厚度為80微米，並且第一或第二外部電極131或132的厚度較大，而導致比率超出0.18。在作為對照用實施例的樣本8與9中，陶瓷體的厚度為100微米，並且第一或第二外部電極131或132之帶部131a、131b、132a、以及132b的厚度較大，而導致比率等於或大於0.2。
在作為具體實施例的樣本7中，陶瓷體110的厚度為100微米，並且第一或第二外部電極131或132之帶部131a、131b、132a、以及132b的厚度較小，而導致比率等於0.15。在作為具體實施例的樣本10至樣本15中，陶瓷體110的厚度為120微米或140微米，並且第一或第
二外部電極131或132之帶部131a、131b、132a、以及132b的厚度較小，而導致比率等於或小於0.18。
請參閱第1表，其確認陶瓷體110在第一或第二外部電極131或132之帶部131a、131b、132a、以及132b之厚度對陶瓷體110之厚度的比率等於或小於0.18的情況下免於產生破裂。
底下第2表顯示陶瓷體110之厚度為80微米時根據第一或第二外部電極131或132之帶部131a、131b、132a、以及132b之厚度和第一與第二電鍍層141與142之帶部之厚度的MLCC 100破裂產生及缺陷可靠度。
此處，如上所述，第一與第二外部電極131與132之帶部131a、131b、132a、以及132b的厚度係界定為T1，並且陶瓷體110的厚度係界定為T2。
還有，第一與第二電鍍層141與142之帶部的厚度係界定為Tp。為了測量破裂產生的頻率以及缺陷可靠度產生的頻率，每個情況檢查200個樣本。
於第2表中，在作為對照用實施例的樣本16至24中，第一或第二外部電極131或132之帶部131a、131b、132a、以及132之厚度對陶瓷體110之厚度的比率超出0.18。在樣本17至28、20至21、23至24、27、30、33、36和39中，第一與第二電鍍層141與142之厚度對第一或第二外部電極131或132之帶部131a、131b、132a、以及132b之厚度的比率小於0.35。
在作為具體實施例的樣本25至26、28至29、31至32、34至35、37至38、以及40至45中，第一或第二外部電極131或132之帶部131a、131b、132a、以及132b之厚度對陶瓷體110之厚度的比率等於或小於0.18，並且第一與第二電鍍層141與142之厚度對第一或第二外部電極131或132之帶部131a、131b、132a、以及132b之厚度的比率等於或大於0.35。
請參閱第2表，可確認陶瓷體110在第一或第二外部電極131或132之帶部131a、131b、132a、以及132b之厚度對陶瓷體110之厚度的比率等於或小於0.18，還有第一與第二電鍍層141與142之厚度對第一或
第二外部電極131或132之帶部131a、131b、132a、以及132b之厚度的比率等於或大於0.35的情況下免於產生破裂和缺陷可靠度。
如上所提，根據本發明的具體實施例，藉由調整MLCC之陶瓷體、外部電極以及電鍍層的比率可減少陶瓷體的破裂產生而不降低可靠度。
儘管已結合具體實施例顯示並說明本發明，熟悉本技術之人士將明顯得知可作修改及變化而不違背如附加之申請專利範圍所界定之本發明之精神與範疇。
110‧‧‧陶瓷體
110a‧‧‧第一主表面
110b‧‧‧第二主表面
110c‧‧‧第一側部表面
110d‧‧‧第二側部表面
131‧‧‧第一外部電極
132‧‧‧第二外部電極
131a、131b、132a、132b‧‧‧帶部
131c、132c‧‧‧頭端部位
Claims (6)
- 一種多層陶瓷電容器，其包含：陶瓷體，複數介電層疊壓於其中；複數第一與第二內部電極，經形成交替曝露於該陶瓷體之兩端部表面，並且具有該介電層插置於其間；第一與第二外部電極，形成在該陶瓷體之兩端部表面上，並且電連接於該第一與第二內部電極；以及第一與第二電鍍層，分別包覆該第一與第二外部電極，其中，當該第一與第二外部電極之帶部的厚度為T1，並且該陶瓷體的厚度為T2時，該第一或第二外部電極之該帶部之厚度對該陶瓷體之厚度的比率(T1/T2)等於或小於0.18，以及當該第一與第二電鍍層之帶部的厚度為Tp時，該第一或第二外部電極之該帶部之厚度與該第一或第二電鍍層之該帶部之厚度之間的比率(T1/Tp)等於或大於0.35，以及其中，該陶瓷體的厚度小於100微米。
- 如申請專利範圍第1項所述的多層陶瓷電容器，其中，加總該第一與第二電鍍層之兩帶部之厚度所得到的數值等於或小於25微米。
- 如申請專利範圍第1項所述的多層陶瓷電容器，其中，該第一與第二外部電極係根據熱轉印方法予以形成。
- 一種用於製造多層陶瓷電容器(MLCC)的方法，該方法 包含：製備複數陶瓷坯片；藉由在各該陶瓷坯片上使用導電膏，以朝厚度方向交替形成朝相互對立方向曝露的複數第一與第二內部電極；疊壓具有該第一與第二內部電極形成於其上的該複數陶瓷坯片，以形成積層；燒製該積層，以形成陶瓷體；在該陶瓷體之兩端部表面上形成第一與第二外部電極，俾令該第一與第二外部電極與該第一與第二內部電極的曝露部位接觸而與其電連接；以及形成第一與第二電鍍層以包覆該第一與第二外部電極，其中，當該第一與第二外部電極之帶部的厚度為T1，並且該陶瓷體的厚度為T2時，該第一或第二外部電極之該帶部之厚度對該陶瓷體之厚度的比率(T1/T2)等於或小於0.18，以及當該第一與第二電鍍層之帶部的厚度係界定為Tp時，形成該第一與第二電鍍層俾令該第一或第二外部電極之該帶部之厚度和該第一或第二電鍍層之厚度的比率(T1/Tp)等於或大於0.35，以及其中，該陶瓷體的厚度小於100微米。
- 如申請專利範圍第4項所述的方法，其中，在形成該 第一與第二電鍍層時，形成該第一與第二電鍍層俾令加總該第一與第二電鍍層之兩帶部之厚度所得到的數值等於或小於25微米。
- 如申請專利範圍第4項所述的方法，其中，在形成該第一與第二外部電極時，根據熱轉印方法形成該第一與第二外部電極。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120155294A KR20140085097A (ko) | 2012-12-27 | 2012-12-27 | 적층 세라믹 커패시터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201426783A TW201426783A (zh) | 2014-07-01 |
| TWI552180B true TWI552180B (zh) | 2016-10-01 |
Family
ID=50995128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102125178A TWI552180B (zh) | 2012-12-27 | 2013-07-15 | 多層式陶瓷電容器及製造該多層式陶瓷電容器的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8953300B2 (zh) |
| JP (2) | JP2014130999A (zh) |
| KR (1) | KR20140085097A (zh) |
| CN (1) | CN103903855A (zh) |
| TW (1) | TWI552180B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9627136B2 (en) * | 2014-09-30 | 2017-04-18 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| JP2016149484A (ja) * | 2015-02-13 | 2016-08-18 | Tdk株式会社 | 積層コンデンサ |
| JP7015636B2 (ja) * | 2017-01-27 | 2022-02-03 | 太陽誘電株式会社 | 積層セラミック電子部品 |
| JP7302940B2 (ja) | 2017-01-27 | 2023-07-04 | 太陽誘電株式会社 | 積層セラミック電子部品 |
| JP6937981B2 (ja) * | 2017-02-02 | 2021-09-22 | 太陽誘電株式会社 | 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法 |
| US11011313B2 (en) * | 2017-07-11 | 2021-05-18 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
| US10957488B2 (en) | 2018-04-20 | 2021-03-23 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| JP7103835B2 (ja) | 2018-04-24 | 2022-07-20 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法、並びに回路基板 |
| JP7182926B2 (ja) | 2018-07-17 | 2022-12-05 | 太陽誘電株式会社 | 積層セラミック電子部品 |
| KR102148446B1 (ko) | 2018-10-02 | 2020-08-26 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102121579B1 (ko) | 2018-10-02 | 2020-06-10 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR102101932B1 (ko) | 2018-10-02 | 2020-04-20 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP7178886B2 (ja) | 2018-11-27 | 2022-11-28 | 太陽誘電株式会社 | 積層セラミック電子部品及び実装基板 |
| JP7269723B2 (ja) * | 2018-12-14 | 2023-05-09 | 太陽誘電株式会社 | 積層セラミック電子部品及び回路基板 |
| KR20190116116A (ko) | 2019-06-26 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP7534096B2 (ja) | 2020-02-12 | 2024-08-14 | 太陽誘電株式会社 | 積層セラミック電子部品及び回路基板 |
| CN112185706B (zh) * | 2020-09-09 | 2022-03-04 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器的制造方法及多层陶瓷电容器 |
| JP7400758B2 (ja) | 2021-03-16 | 2023-12-19 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246125A (ja) * | 1996-03-11 | 1997-09-19 | Mitsubishi Materials Corp | チップ型電子部品の製造方法 |
| TW201222590A (en) * | 2010-07-21 | 2012-06-01 | Murata Manufacturing Co | Ceramic electronic component |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6341011A (ja) * | 1986-08-06 | 1988-02-22 | 株式会社村田製作所 | 電子部品の製造方法 |
| JPH04328814A (ja) * | 1991-04-30 | 1992-11-17 | Matsushita Electric Ind Co Ltd | 積層磁器コンデンサの電極形成方法 |
| JP3340625B2 (ja) * | 1996-07-04 | 2002-11-05 | 株式会社村田製作所 | 表面実装型セラミック電子部品 |
| KR20060082671A (ko) | 2005-01-13 | 2006-07-19 | 삼성전기주식회사 | 적층형 칩 캐패시터 |
| JP2009065004A (ja) * | 2007-09-07 | 2009-03-26 | Panasonic Corp | チップ状電子部品の整列方法およびチップ状電子部品の整列装置 |
| JP5533387B2 (ja) * | 2010-07-21 | 2014-06-25 | 株式会社村田製作所 | セラミック電子部品 |
| JP2012119616A (ja) * | 2010-12-03 | 2012-06-21 | Tdk Corp | 電子部品の製造方法及び電子部品 |
| JP2012164966A (ja) * | 2011-01-21 | 2012-08-30 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2012253077A (ja) * | 2011-05-31 | 2012-12-20 | Tdk Corp | 電子部品の製造方法及び電子部品 |
| JP5884653B2 (ja) * | 2011-09-01 | 2016-03-15 | 株式会社村田製作所 | 実装構造 |
-
2012
- 2012-12-27 KR KR1020120155294A patent/KR20140085097A/ko not_active Application Discontinuation
-
2013
- 2013-07-15 TW TW102125178A patent/TWI552180B/zh active
- 2013-07-16 JP JP2013147299A patent/JP2014130999A/ja active Pending
- 2013-07-23 US US13/949,080 patent/US8953300B2/en active Active
- 2013-08-08 CN CN201310343900.1A patent/CN103903855A/zh active Pending
-
2015
- 2015-06-03 JP JP2015112944A patent/JP2015173292A/ja not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246125A (ja) * | 1996-03-11 | 1997-09-19 | Mitsubishi Materials Corp | チップ型電子部品の製造方法 |
| TW201222590A (en) * | 2010-07-21 | 2012-06-01 | Murata Manufacturing Co | Ceramic electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014130999A (ja) | 2014-07-10 |
| US8953300B2 (en) | 2015-02-10 |
| KR20140085097A (ko) | 2014-07-07 |
| CN103903855A (zh) | 2014-07-02 |
| TW201426783A (zh) | 2014-07-01 |
| JP2015173292A (ja) | 2015-10-01 |
| US20140185189A1 (en) | 2014-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI552180B (zh) | 多層式陶瓷電容器及製造該多層式陶瓷電容器的方法 | |
| US9646770B2 (en) | Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor | |
| CN107103995B (zh) | 多层陶瓷电容器及用于安装该多层陶瓷电容器的电路板 | |
| JP5579886B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| US9048026B2 (en) | Multilayered ceramic capacitor, mounting structure of circuit board having multilayered ceramic capacitor mounted thereon, and packing unit for multilayered ceramic capacitor | |
| TWI488199B (zh) | 多層式陶瓷電容器、具有多層式陶瓷電容器於其上的電路板的安裝結構、及用於多層式陶瓷電容器的包裝單元 | |
| TWI598906B (zh) | 多層陶瓷電容器及用來安裝該陶瓷電容器的板件 | |
| US9330844B2 (en) | Multilayer ceramic capacitor and mounting board therefor | |
| US9240280B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| US10332685B2 (en) | Multilayer ceramic capacitor | |
| JP5587442B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
| US20210035736A1 (en) | Multilayer electronic component | |
| TWI488202B (zh) | 多層陶瓷電容器及製造該多層陶瓷電容器的方法 | |
| CN103854851A (zh) | 多层陶瓷电容器及安装有多层陶瓷电容器的电路板的安装结构 | |
| US20150049412A1 (en) | Multilayer ceramic capacitor, method of manufacturing the same, and pressing plate for multilayer ceramic capacitor | |
| US20140368967A1 (en) | Multilayer ceramic capacitor and board having the same mounted thereon | |
| TWI482186B (zh) | 多層陶瓷電容器及用於安裝該多層陶瓷電容器的板件 | |
| TWI480903B (zh) | 多層陶瓷電容器及具有該多層陶瓷電容器安裝於其上的安裝板件 | |
| KR20230130400A (ko) | 적층형 전자 부품 및 그 제조방법 |