JP2019179874A - セラミック積層体の外部電極 - Google Patents

セラミック積層体の外部電極 Download PDF

Info

Publication number
JP2019179874A
JP2019179874A JP2018069060A JP2018069060A JP2019179874A JP 2019179874 A JP2019179874 A JP 2019179874A JP 2018069060 A JP2018069060 A JP 2018069060A JP 2018069060 A JP2018069060 A JP 2018069060A JP 2019179874 A JP2019179874 A JP 2019179874A
Authority
JP
Japan
Prior art keywords
layer
external electrode
ceramic
powder
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018069060A
Other languages
English (en)
Other versions
JP7046679B2 (ja
Inventor
秀樹 古澤
Hideki Furusawa
秀樹 古澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to JP2018069060A priority Critical patent/JP7046679B2/ja
Publication of JP2019179874A publication Critical patent/JP2019179874A/ja
Application granted granted Critical
Publication of JP7046679B2 publication Critical patent/JP7046679B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】 積層セラミック製品、特にMLCCの外部電極であって、外部電極に必要な積層体への密着性を維持しつつ、薄層化された外部電極を提供する。【解決手段】 セラミック積層体に設けられた外部電極であって、セラミック積層体の積層端面上に設けられたNi層、Ni層上に設けられたSnめっき層からなり、Ni層が厚さ1〜20μmであり、Ni層中のSi含有量が0.05〜3.0質量%である、外部電極。【選択図】なし

Description

本発明は、セラミック積層体に設けられた外部電極に関する。
積層セラミック製品は、温度安定性、耐湿性といった品質上の利点に加え、高周波数帯での使用に適していることから、基板の実装部品として近年需要が激増している。とくに積層セラミックコンデンサ(MLCC)、積層インダクタ(MLCI)はスマートフォンや車載用センサでの需要が旺盛となっている。
MLCCは基板に実装され、一時的な蓄電、ノイズ除去の役割を果たす。電子機器が使用される周波数が高周波数帯にシフトすることに伴い、高性能化が望まれている。MLCCは通常以下の手順で製造される。BaTiO3を主成分とするセラミック粒子から構成されるグリーンシートにニッケル粉ペーストを印刷し、それを積層し、1000℃前後で焼成される。所望サイズにカットされ、外部電極を形成する銅粉ペーストを塗布し、800℃前後で焼き付ける。得られたMLCCを基板に実装するために、外部電極上にはニッケルめっき、その後、すずめっきが行われる。ニッケルめっき層は焼成して得られた外部電極をいわゆるはんだ喰われから保護する。すず層ははんだで実装するための接合層として設けられる。
MLCIは、携帯電話や無線LANなどの高周波用基板において、RF部でのマッチングや共振回路などに使用される。フェライト粒子、セラミックス粒子等から構成されるグリーンシートにビアホールを形成した後、銀粉ペーストが印刷される。このシートを積層し、900℃前後で焼成された後、所望サイズにカットされ、外部電極を形成する銅粉ペーストを塗布し、800℃前後で焼き付ける。得られたMLCIを基板に実装するために、MLCCと同じように外部電極上にニッケルめっき、すずめっきが行われる。
MLCC、MLCIのいずれも、従来サイズでの性能を維持したうえでの小サイズ化が望まれている。
積層セラミック製品ではJISでサイズが規格化されている。例えばMLCCでは高さと幅が同じとなるよう設計されているので、‘1005’では長さ1.0mm、幅0.5mmのMLCC,‘0603’では長さ0.6mm、幅0.3mmのMLCCを表す。このような制限のもと、積層セラミック製品のサイズが小さくなっても電気的特性が損なわれないよう、積層セラミック製品の1層あたりの厚みが薄くして、積層数を増やす努力が行われている。このようにして、サイズを維持したままに電気的特性を高性能化する努力が行われている。
一般的な外部電極ペーストとしては特許文献1(特開2002−277372号)に記載されるように、1μm前後の大きさの銅粉にバインダー樹脂、溶剤から構成されるペーストが広く用いられている。このペースト材料では無機成分がCu粉のみだと、焼成体中に空隙が生成し、セラミック素体からのはがれを引き起こすので、ガラスフリットが添加される。ガラスフリットが空隙を埋めるので、セラミック素体と焼成により得られた外部電極との密着力が確保される。
特許文献2(特開2011−18898号)には、歩留まりを向上した積層セラミックコンデンサの製造が開示されており、内部電極にはニッケルペーストが使用されている。
特許文献3(WO2013/118893A1号)及び特許文献4(WO2013/125659号)には、内部電極のためのペーストに適した、表面処理された金属粉とその製造方法が開示されている。
特開2002−277372号公報 特開2011−18898号公報 WO2013/118893号 WO2013/125659号
このように、MLCC等の積層セラミック製品について、性能を維持しつつ小サイズ化すること、あるいはサイズを維持しつつ高性能化することが求められている。これに対して本発明者は、積層セラミック製品に形成される外部電極を薄層化することによって、積層セラミック製品の1層あたりの面積を増大させ、結果として全体の内部電極面積を増大させて、同じサイズでの高性能化を実現するという着想を得た。
したがって、本発明の目的は、積層セラミック製品、特にMLCCの外部電極であって、外部電極に必要な積層体への密着性を維持しつつ、薄層化された外部電極を提供することにある。
本発明者は、鋭意研究の結果、焼結遅延性に優れたNi粉ペーストを外部電極材料とすることで、従来のCu電極を外部電極として積層体に形成することなく、薄層化された外部電極を製造できることを見いだして、本発明に到達した。
したがって、本発明は、次の(1)を含む。
(1)
セラミック積層体に設けられた外部電極であって、
セラミック積層体の積層端面上に設けられたNi層、Ni層上に設けられたSnめっき層からなり、
Ni層が厚さ1〜20μmであり、
Ni層中においてNi含有量に対するSi含有量が0.05〜3.0質量%である、外部電極。
本発明によれば、積層セラミック製品の外部電極を薄層化することができる。
以下に本発明を実施の態様をあげて詳細に説明する。本発明は以下にあげる具体的な実施の態様に限定されるものではない。
[外部電極]
本発明の外部電極は、セラミック積層体に設けられた外部電極であって、セラミック積層体の積層端面上に設けられたNi層、Ni層上に設けられたSnめっき層からなり、Ni層が厚さ1〜20μmであり、Ni層中においてNi含有量に対するSi含有量が0.05〜3.0質量%とすることができる。
[セラミック積層体と外部電極]
セラミック積層体は、セラミック積層製品、例えば積層セラミックコンデンサ(MLCC)、積層インダクタ(MLCI)の本体となる部分である。例えば積層セラミックコンデンサでは、セラミック積層体においてセラミック層と内部電極層が交互に積層されており、セラミック積層体の対向する2面では、積層された内部電極が交互に露出しており、この対向する2面(積層端面)に、それぞれの面に露出した内部電極を互いに電気的に接続して、同時に外部への電気的接続を可能にするように、外部電極が設けられて、積層セラミックコンデンサとして使用される。積層端面とは、セラミック積層体において、積層された内部電極が交互に露出している面であり、ここに外部電極が設置される。この内部電極面の面積が大きいほど、例えばコンデンサの容量が増大して好ましいために、これまで積層数の増加による内部電極面の面積増大が行われてきた。本発明者は外部電極を薄層化することにより、同じ積層数であっても内部電極面の面積を増大させるとの着想に至り、上記構成の外部電極とすることによって、シェア強度を維持したまま薄層化できることを見いだして、本発明に到達した。
[セラミック層]
好適な実施の態様において、セラミック積層体に使用されるセラミック層は、一般に使用されるセラミックによる層とすることができ、例えば、BaTiO3(チタン酸バリウム)、CaZrO3(ジルコン酸カルシウム)、CaTiO3(チタン酸カルシウム)、SrTiO3(チタン酸ストロンチウム)、ペロブスカイト構造を形成するBa1-x-yCaxSryTi1-zZrz3(0≦x≦1,0≦y≦1,0≦z≦1)、NiCuZnを主成分としたフェライト、ガラス(CaO,SiO2、Al23、B23)とアルミナの混合物等をあげることができる。
[内部電極層]
好適な実施の態様において、セラミック積層体に使用される内部電極層は、一般に使用される金属による内部電極層とすることができ、例えば、Ni(ニッケル),Cu(銅),Sn(スズ)等を主成分とする金属、あるいはPt(白金)、Pd(パラジウム)、Ag(銀)、Au(金)などの貴金属やこれらを含む合金をあげることができる。
[Ni層と厚み]
本発明のNi層は、セラミック積層体の積層端面上に直接に設けられており、これによってその積層端面に露出した内部電極層が相互に電気的に接続される。また本発明のNi層は、積層端面に露出した内部電極層とセラミック層に対して、十分な強度の接着を実現して、積層セラミック製品の耐久性を達成するものとなっている。
従来の技術において、セラミック積層体の積層端面上には、いったんCu層が設けられることが通常であった。このCu層が露出した内部電極層を相互に電気的に接続し、積層端面に対して十分な強度の接着を実現して、積層セラミック製品を構成していた。このCu層の設置による電気的接続は十分に良好であり、積層端面との接着も良好であるが、例えば30〜100μmという厚みを要する構造であった。
好適な実施の態様において、本発明のNi層は、その厚さを、例えば1〜20μm、好ましくは1〜15μm、さらに好ましくは1〜11μm、あるいは1〜10μm、1〜8μm、1〜6μm、1〜5μm、1〜4μm、1〜3μm、1〜2μmの範囲とすることができる。このように薄層化されたNi層を積層端面上に設けて、電気的接続と接着を実現することで、Cu層を採用した場合よりも広い内部電極面積を達成することができる。
[Ni層中のSi含有量]
好適な実施の態様において、本発明のNi層は、Ni層中においてNi含有量に対するSi含有量が、例えば0.05〜3.0質量%、好ましくは0.05〜2.0質量%、さらに好ましくは0.05〜1.5質量%の範囲とすることができる。
[Snめっき層]
好適な実施の態様において、Ni層上に設けられたSnめっき層は、厚みを、例えば0.5〜10μm、好ましくは0.5〜5μm、さらに好ましくは1〜5μmの範囲とすることができる。Snめっき層は、公知の手段によって形成することができ、例えば、無電解Snめっき、あるいは電解Snめっきによって形成することができる。
従来の技術において、積層端面との接着と電気的な接続にCu層を使用していた場合には、このCu層に対していったんNi層をメッキ等で設けてその上にSnめっき層を設けることが通常であったが、本発明においては、積層端面との接着と電気的な接続にNi層を使用しているので、その上に別な層を設置する必要なく、Snめっき層を設けることができるために有利である。本発明によれば、従来の技術において必要となっていたNi層を形成するためのNiめっき工程を省略できることから、これに伴う生産性の向上の点で有利である。
[焼成Ni層]
好適な実施の態様において、本発明のNi層は、Niペーストが焼成されてなる焼成Ni層とすることができる。
好適な実施の態様において、焼成Ni層は、後述するNiペーストを、セラミック積層体の積層端面に浸漬させて、例えば400〜600℃でバインダー樹脂を燃焼させた後に600〜1000℃で、還元雰囲気または水蒸気雰囲気下で焼成することによって、調製することができる。あるいは、例えばNiペーストを、ディップまたは吹付によって、積層端面へ塗布してもよい。
[Niペースト]
好適な実施の態様において、Niペーストは、表面処理されたNi粉を使用して、調製される。Niペーストは、例えば表面処理されたNi粉を、バインダー樹脂、有機溶剤、ガラスフリットと混練して調製することができ、所望によりさらに分散剤、チキソ剤及び/又は消泡剤を添加してもよい。
バインダー樹脂としては、例えばエチルセルロース、アクリル樹脂及びブチラール樹脂をあげることができる。Niペースト中のバインダー樹脂は、Ni粉の質量に対して例えば0.1〜10%の比率となるように含有させることができる。有機溶剤としては、例えばターピネオール、ブチルカルビトール及びヘキサンをあげることができる。ガラスフリットとしては、例えば直径が0.1〜10μm、好ましくは0.1〜5.0μmの範囲のガラスフリットを使用することができる。分散剤としては、例えばオレイン酸、ステアリン酸及びオレイルアミンをあげることができる。消泡剤としては、例えば有機変性ポリシロキサン、ポリアクリレートをあげることができる。Niペースト中には、Niペーストの質量に対して、Ni粉の質量比率を30〜90%とし、ガラスフリットの質量比率を0〜5%とし、バインダー樹脂の質量比率を上記の通りにし、残部を有機溶剤、分散剤等として含有させることができる。混練は公知の手段を使用して行うことができる。表面処理されたNi粉からのNiペーストの調製は、例えば特許文献4(WO2013/125659号)に開示されたペーストの調製にしたがって行うことができる。
[表面処理されたNi粉]
好適な実施の態様において、Niペーストに使用されるNi粉は、表面処理されたNi粉である。好適な実施の態様において、表面処理されたNi粉は、例えばBET比表面積が0.8m2-1以上で、焼結開始温度が600℃以上のNi粉を使用することができる。
好適な実施の態様において、表面処理されたNi粉は、Ni粉をカップリング剤処理することによって調製することができる。カップリング剤としては、例えば末端にアミノ基を有する公知のカップリング剤を使用することができ、例えば特許文献3(WO2013/118893A1号)に開示されたカップリング剤を同文献に開示された手順で使用することができる。例えば、Ni粉を、カップリング剤水溶液中に投入して撹拌した後に、ケーキとして表面処理されたNi粉を回収することができる。
[シェア強度]
本発明の外部電極は、セラミック積層体の積層端面上に、Cu層を設けることなく、Ni層を直接に設けて、厚みを減らすと同時に、十分な強さでセラミック積層体に接合している。外部電極が、セラミック積層体に接合している強さを、シェア強度によって表すことができる。シェア強度は、公知の手段によって測定することができる。シェア強度は、所定のサイクル試験後のシェア強度として測定することによって、耐久性を示す指標とすることができる。本発明において、サイクル試験とは、−55℃(15分間)から125℃(15分間)を経て−55℃に戻すまでの1周期を1サイクル(1回)として温度変化させる試験であり、0回目(サイクル試験前)と1000サイクル後(1000回後)とのシェア強度を対比している。好適な実施の態様において、シェア強度は、長さ0.4mm、幅、高さが0.2mmの積層セラミック製品であれば、サイクル試験0回において、例えば290〜1000[gf]、好ましくは290〜500[gf]とすることができ、サイクル試験1000回後において、例えば100〜500[gf]、好ましくは200〜500[gf]とすることができる。積層セラミック製品の基板との密着力を表すシェア強度は接地面積、すなわち積層セラミック製品のサイズによって変わるので、耐久性の指標はシェア強度の劣化率でみる方が好ましい。好適な実施の態様において、サイクル試験1000回後のシェア強度は、サイクル試験0回目でのシェア強度に対して、例えば0.5以上、好ましくは0.73以上、さらに好ましくは0.81以上の比率の値とすることができる。
[外部電極の厚み]
好適な実施の態様において、本発明の外部電極は、Ni層及びSnめっき層を含めた厚みを、例えば1.5〜30μm、好ましくは3〜20μm、さらに好ましくは3〜5μmとすることができる。
[好適な実施の態様]
本発明は次の(1)以下の実施態様を含む。
(1)
セラミック積層体に設けられた外部電極であって、
セラミック積層体の積層端面上に設けられたNi層、Ni層上に設けられたSnめっき層からなり、
Ni層が厚さ1〜20μmであり、
Ni層中においてNi含有量に対するSi含有量が0.05〜3.0質量%である、外部電極。
(2)
Snめっき層の厚みが0.5〜10μmである、(1)に記載の外部電極。
(3)
Ni層が、Niペーストが焼成されてなる焼成Ni層である、(1)〜(2)のいずれか)に記載の外部電極。
(4)
セラミック積層体が、内部電極層及びセラミック層が積層されてなるセラミック積層体である、(1)〜(3)のいずれかに記載の外部電極。
(5)
セラミック積層体の積層端面上に、(1)〜(4)のいずれかに記載の外部電極が設けられてなる、積層セラミック製品。
(6)
セラミック積層体が直方体の形状であり、
セラミック積層体の積層端面であって対向する2面に、(1)〜(5)のいずれかに記載の外部電極が設けられてなる、積層セラミック製品。
(7)
積層セラミック製品が、積層セラミックコンデンサ、又は積層セラミックインダクタである、(6)に記載の積層セラミック製品。
したがって、本発明は、セラミック積層体に設けられた外部電極、セラミック積層体に外部電極が設けられてなる積層セラミック製品を含み、積層セラミックコンデンサ、及び積層セラミックインダクタを含む。
以下に実施例をあげて、本発明をさらに詳細に説明する。本発明は、以下の実施例に限定されるものではない。
(例1:積層部分の作製)
特開2011−18898に記載の方法でMLCCの積層部分を作製した。すなわち、BET比表面積3.4m2-1のNi粉を30重量%、平均粒子径100nmの硫黄含有高結晶チタン酸バリウムを6重量%、エチルセルロースを7.0重量%、オレイン酸を0.5重量%、ターピネオールを56.5%からなる内部電極用Ni粉ペーストをロールギャップを5μmとして3本ロールで分散させた。このNi粉ペーストをチタン酸バリウムセラミックシート(厚さ4μm)に電極パターンに印刷し、20層分積層した。これをH2を3%含むN2中で1230℃、2時間、さらにN2中で1000℃、3時間の酸化処理を行った。
(例2:外部電極用Ni粉ペーストの作製1)(実施例1)
東邦チタニウム製のNi粉NF32(3.2m2-1)2kgを、8%ジアミノシラン水溶液(A−1120)2.5Lを用いてWO2013/1118893の実施例1の手順に従い表面処理をし、固液分離してケーキを回収した。これをN2雰囲気で100℃、2時間で乾燥した後、乳棒、乳鉢で1mmの篩を通るまで粗解砕し、ジェットミルで解砕した。この粉を圧粉体密度4.9gcm-3となるよう成形し、TMAを行った(2%H2、5℃/分、10mN)。1%体積収縮するときの温度は910℃であった。
このNi粉を
Ni:エチルセルロース:オレイン酸:ターピネオール
=73:2.2:1.6:23.2
となるように調合し、ロールギャップを5μmに設定して、3本ロールに5パス通して、外部電極用Ni粉ペーストを得た。
(例3:外部電極用Ni粉ペーストの作製2)(実施例2)
例2で作製した表面処理Ni粉を以下の組成で調合し、同じ条件で3本ロールに通して、外部電極用Ni粉ペーストを得た。
Ni:エチルセルロース:オレイン酸:ターピネオール
=71:2.1:1.6:25.3
(例4:外部電極用Ni粉ペーストの作製3)(実施例3)
例2で作製した表面処理Ni粉を以下の組成で調合し、同じ条件で3本ロールに通して、外部電極用Ni粉ペーストを得た。
Ni:エチルセルロース:オレイン酸:ターピネオール
=75:2.3:1.6:21.1
(例5:外部電極用Ni粉ペーストの作製5)(実施例4)
例2で使用した、表面処理前のNi粉と、平均粒径3μmのガラスフリット(有限会社アド・レート、D672)を使って、以下の組成のペーストを調合した。
Ni:エチルセルロース:オレイン酸:ターピネオール:ガラスフリット
=73:2.2:1.6:22.2:1.0
(例6:外部電極用Ni粉ペーストの作製6)(実施例5)
例5の平均粒径3μmのガラスフリットをビーズミルでNi粉と同程度のサイズになるまで粉砕し、0.5μmのガラスフリットを得た。このガラスフリットと例2のNi粉を使い、例2の手順で以下の組成のペーストを作製した。
Ni:エチルセルロース:オレイン酸:ターピネオール:ガラスフリット
=73:2.2:1.6:22.2:1.0
(例7:外部電極用Ni粉ペーストの作製7)(実施例6)
例5の平均粒径3μmのガラスフリットをビーズミルでNi粉と同程度のサイズになるまで粉砕し、0.5μmのガラスフリットを得た。
例3のジアミノシランをチタネートカップリング剤KR−44にした以外は例2の手順に従ってNi粉を得た。TMAでの1%体積収縮温度は850℃であった。
このガラスフリットとこのNi粉を使い、例2の手順で以下の組成のペーストを作製した。
Ni:エチルセルロース:オレイン酸:ターピネオール:ガラスフリット
=73:2.2:1.6:22.2:1.0
(例8:MLCCのサイクル試験)
例1で作製した積層体を長さ0.4mm、幅0.2mmにカットし、例2〜例7のペーストに浸漬し、大気中510℃で焼成した後、2%H2を含むN2中で850℃で焼成した。その後、pH4.5のキレートSnめっきを行い、厚み3μmのSnめっき層を焼成体上に形成した。MLCCの断面をSEMで観察し、Ni層、Sn層の厚みを計測した。
この後、ポリイミド上に無電解めっきで形成したCuパッドに、作製したMLCCとSn−3.0wt%Ag−0.5wt%Cuのはんだペースト(はんだ粉の粒径20〜32μm)で250℃で接合した。この後、−55℃ /15分 ⇔ 125℃ / 15分を1サイクルとして1000サイクル繰り返した。各段階で、MLCCと基板のシェア強度を測定した。シェア強度測定にあたっては、MLCCにツールが当たるようにツールを基板から50μmの高さに設定した。ツールの移動速度は300μms-1とした。
(例9:従来外部電極Cuペースト)(参考例1)
特開2002−277372に従い、外部電極用Cuペーストを作製した。すなわち、硫酸銅五水和物60kgを50℃の水80Lに溶解し、50℃の液温を維持し25wt%のアンモニア水16kgを徐々に滴下した。その後、ヒドラジン一水和物120L、アンモニア水15リットルを同時に添加した。生成した沈殿物を50℃の純水でデカンテーションして沈殿させ、ここにヒドラジン一水和物6kgを添加し、Cu粉15kgを生成した。これを吸引ろ過し、オレイン酸で表面処理を行い、真空乾燥機で70℃で乾燥し、ケーキを解砕して表面処理銅粉を得た。このCu粉、ガラスフリット、エチルセルロース、ターピネオールが以下の組成となるよう調合し、ロールギャップ5μmで3本ロールに5パス通して、外部電極用Cuペーストを得た。
Cu:ガラスフリット:エチルセルロース:ターピネオール
=75:5:1:4:18.6
このペーストを例8の手順で積層体に浸漬し、焼成して、ワット浴のNiめっきを行い、その後、弱酸のキレートすずめっきを行った。
(例10:外部電極用Ni粉ペーストの作製9)(比較例1)
例5の平均粒径3μmのガラスフリットをビーズミルでNi粉と同程度のサイズになるまで粉砕し、0.5μmのガラスフリットを得た。このガラスフリットと例2のNi粉を使い、例2の手順で以下の組成のペーストを作製した。
Ni:エチルセルロース:オレイン酸:ターピネオール:ガラスフリット
=73:2.2:1.6:18.2:5.0
(例11:焼成Ni層の観察)
Ni層をNi粉の焼成で形成していない参考例1を除いた各MLCCの外部電極の断面加工し、ガラスフリットの主成分であるSiの焼成Ni層中における濃度を断面観察でEPMAでマッピングして求めた。日立ハテクノロジー製のSU−70で観察し、加速電圧10kVでEPMAマッピングを行った。まずは低倍率で焼成Ni層の厚みを求め、その厚みの60〜80%が画面に入る倍率でマッピングを行った。これを焼成Ni層の厚みとは垂直方向に30倍の範囲で分析を行い、ガラスフリットの主成分であるSiの焼成Ni層中における、Niに対する濃度を求めた。分析時の倍率としては焼成Ni層の厚みの60〜80%が分析画面に入ることが望ましい。80%を超えると、焼成Ni層自体の厚みのばらつきがあるので、下地のセラミック素体中にSiが含まれている場合、分析値がこれを含む可能性があるためである。60%を下回ると、Ni層中の特定の範囲を分析している可能性があり、焼成Ni層の評価としては好ましくないと言える。
実施例1〜4は外部電極とめっきの厚みが従来のMLCCの参考例1と比べると非常に薄い。実装後のシェア強度は従来品と同等の強度が得られている一方、比較例では焼成Ni層のガラスフリットのためかSnめっき不良が発生し、シェア強度が得られなかった。
Figure 2019179874
本発明は、積層セラミック製品、特にMLCCの外部電極であって、外部電極に必要な積層体への密着性を維持しつつ、薄層化された外部電極を提供する。本発明は産業上有用な発明である。

Claims (7)

  1. セラミック積層体に設けられた外部電極であって、
    セラミック積層体の積層端面上に設けられたNi層、Ni層上に設けられたSnめっき層からなり、
    Ni層が厚さ1〜20μmであり、
    Ni層中においてNi含有量に対するSi含有量が0.05〜3.0質量%である、外部電極。
  2. Snめっき層の厚みが0.5〜10μmである、請求項1に記載の外部電極。
  3. Ni層が、Niペーストが焼成されてなる焼成Ni層である、請求項1〜2のいずれかに記載の外部電極。
  4. セラミック積層体が、内部電極層及びセラミック層が積層されてなるセラミック積層体である、請求項1〜3のいずれかに記載の外部電極。
  5. セラミック積層体の積層端面上に、請求項1〜4のいずれかに記載の外部電極が設けられてなる、積層セラミック製品。
  6. セラミック積層体が直方体の形状であり、
    セラミック積層体の積層端面であって対向する2面に、請求項1〜5のいずれかに記載の外部電極が設けられてなる、積層セラミック製品。
  7. 積層セラミック製品が、積層セラミックコンデンサ、又は積層セラミックインダクタである、請求項6に記載の積層セラミック製品。
JP2018069060A 2018-03-30 2018-03-30 セラミック積層体の外部電極 Active JP7046679B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018069060A JP7046679B2 (ja) 2018-03-30 2018-03-30 セラミック積層体の外部電極

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018069060A JP7046679B2 (ja) 2018-03-30 2018-03-30 セラミック積層体の外部電極

Publications (2)

Publication Number Publication Date
JP2019179874A true JP2019179874A (ja) 2019-10-17
JP7046679B2 JP7046679B2 (ja) 2022-04-04

Family

ID=68279008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018069060A Active JP7046679B2 (ja) 2018-03-30 2018-03-30 セラミック積層体の外部電極

Country Status (1)

Country Link
JP (1) JP7046679B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11972905B2 (en) 2021-07-07 2024-04-30 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480009A (en) * 1987-09-19 1989-03-24 Taiyo Yuden Kk Electrode paste for ceramic capacitor
JPH09260186A (ja) * 1996-03-27 1997-10-03 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2000252158A (ja) * 1999-02-26 2000-09-14 Kyocera Corp 積層セラミックコンデンサ
JP2001307548A (ja) * 2000-04-19 2001-11-02 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品
JP2003327868A (ja) * 2002-05-08 2003-11-19 Daiken Kagaku Kogyo Kk セラミック電子部品用の導電性塗料
JP2006332236A (ja) * 2005-05-25 2006-12-07 Murata Mfg Co Ltd 導電性ペースト、及び積層セラミック電子部品の製造方法、並びに積層セラミック電子部品
WO2010087221A1 (ja) * 2009-01-28 2010-08-05 株式会社 村田製作所 積層型電子部品
JP2011129688A (ja) * 2009-12-17 2011-06-30 Tdk Corp 電子部品及び端子電極
JP2017147430A (ja) * 2016-02-16 2017-08-24 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層型キャパシタ及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480009A (en) * 1987-09-19 1989-03-24 Taiyo Yuden Kk Electrode paste for ceramic capacitor
JPH09260186A (ja) * 1996-03-27 1997-10-03 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2000252158A (ja) * 1999-02-26 2000-09-14 Kyocera Corp 積層セラミックコンデンサ
JP2001307548A (ja) * 2000-04-19 2001-11-02 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品
JP2003327868A (ja) * 2002-05-08 2003-11-19 Daiken Kagaku Kogyo Kk セラミック電子部品用の導電性塗料
JP2006332236A (ja) * 2005-05-25 2006-12-07 Murata Mfg Co Ltd 導電性ペースト、及び積層セラミック電子部品の製造方法、並びに積層セラミック電子部品
WO2010087221A1 (ja) * 2009-01-28 2010-08-05 株式会社 村田製作所 積層型電子部品
JP2011129688A (ja) * 2009-12-17 2011-06-30 Tdk Corp 電子部品及び端子電極
JP2017147430A (ja) * 2016-02-16 2017-08-24 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層型キャパシタ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11972905B2 (en) 2021-07-07 2024-04-30 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Also Published As

Publication number Publication date
JP7046679B2 (ja) 2022-04-04

Similar Documents

Publication Publication Date Title
KR102648161B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP2021119609A (ja) 積層セラミック電子部品
CN105742054B (zh) 层叠陶瓷电容器
KR102388227B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
CN109755020B (zh) 层叠陶瓷电容器
JPWO2013111625A1 (ja) 電子部品及びその製造方法
WO2015045625A1 (ja) 積層セラミック電子部品
CN108288544A (zh) 多层陶瓷电容器及安装有该多层陶瓷电容器的板
JP6609622B2 (ja) 配線基板
JP4097900B2 (ja) 電子部品の製造方法
KR20030056175A (ko) 내환원성 유전체 자기 조성물
JP2018181940A (ja) 積層セラミックコンデンサおよびその製造方法
JP2012237033A (ja) 電子部品
JP4682426B2 (ja) 電子部品およびその製造方法
JP2017216358A (ja) 積層セラミックコンデンサ
JP5349807B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP7046679B2 (ja) セラミック積層体の外部電極
JP5498973B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP3679529B2 (ja) 端子電極ペーストおよび積層セラミックコンデンサ
JP2019145684A (ja) セラミックコンデンサおよびその製造方法
JP4471453B2 (ja) 積層型電子部品
JP2002329638A (ja) 積層型電子部品およびその製法
JP2018182107A (ja) 積層セラミックコンデンサおよびその製造方法
JP5570205B2 (ja) 磁性焼結体、磁性体と誘電体との複合焼結体、およびそれらの製造方法、ならびにそれらを用いた電子部品
JP2021103730A (ja) セラミック電子部品および実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190207

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210526

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220323

R151 Written notification of patent or utility model registration

Ref document number: 7046679

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151