JP7061708B2 - 積層セラミックコンデンサ - Google Patents

Description

本発明は、外部電極がコンデンサ本体の少なくとも高さ方向一面に回り込んだ回り込み部を有する積層セラミックコンデンサに関する。

長さと幅と高さによってサイズが規定されている積層セラミックコンデンサは、一般に、複数の内部電極層が誘電体層を介して積層された容量部を有する略直方体状のコンデンサ本体と、コンデンサ本体の長さ方向両端部に設けられ、かつ、複数の内部電極層が交互に接続された１対の外部電極とを備えている。また、各外部電極は、コンデンサ本体の少なくとも高さ方向一面に回り込んだ回り込み部を有している。

積層セラミックコンデンサは、回路基板に実装されるときに部品実装機等から付加される力や回路基板に実装された後に回路基板等から付加される力等によって、コンデンサ本体にクラックが発生することがある。このクラック発生にはコンデンサ本体の強度が関係しているため、通常はコンデンサ本体の高さが小さくなって強度不足を生じやすくなるとクラックも発生しやすくなる。

コンデンサ本体の高さが小さくなっても強度不足を補える手法としては、後記特許文献１の第４図および第５図に示されているように、各外部電極の回り込み部が存するコンデンサ本体の面における２個の回り込み部の間に誘電体層を設ける手法が利用できる。

この手法を利用する場合、２個の回り込み部と誘電体層との間に隙間があると（後記特許文献１の第４図を参照）、隙間がある部位においてコンデンサ本体の強度不足を補うことが難しくなるため、２個の回り込み部と誘電体層との間に隙間がないようにすることが望ましい（後記特許文献１の第５図を参照）。また、誘電体層の厚さが２個の回り込み部の厚さよりも大きくなってしまうと（後記特許文献１の第４図および第５図を参照）、積層セラミックコンデンサを回路基板に実装するときの障害となってしまうため、誘電体層の厚さを２個の回り込み部の厚さ以下にすることが望ましい。

しかしながら、２個の回り込み部と誘電体層との間に隙間がないようにしても、２個の回り込み部と誘電体層とが接しているだけでは、コンデンサ本体の強度不足を補うことは実際のところは難しい。すなわち、２個の回り込み部と誘電体層とが隙間なく接していて
も、積層セラミックコンデンサにコンデンサ本体が高さ方向に反るような力が付加されると、２個の回り込み部と誘電体層との接触箇所が開いてコンデンサ本体に至る隙間が生じてしまうため、先に述べた隙間がある場合と同様の不具合を生じてしまう。

実公昭６１－０２５２３４号公報

本発明の課題は、各外部電極の回り込み部が存するコンデンサ本体の面における２個の回り込み部の間に誘電体層を設ける場合でも、この誘電体層によってコンデンサ本体の強度不足を確実に補うことができる積層セラミックコンデンサを提供することにある。

前記課題を解決するため、本発明に係る積層セラミックコンデンサは、略直方体状のコンデンサ本体と、前記コンデンサ本体の長さ方向両端部に設けられた１対の外部電極とを備え、前記外部電極それぞれが前記コンデンサ本体の少なくとも高さ方向一面に回り込んだ回り込み部を有する積層セラミックコンデンサであって、前記コンデンサ本体は、（ａ１）複数の内部電極層が誘電体層を介して積層された容量部を有する略直方体状の容量素子と、（ａ２）前記容量素子の少なくとも高さ方向一面の長さ方向両端部に設けられた第１下地導体膜と、（ａ３）前記容量素子の少なくとも高さ方向一面における２個の前記第１下地導体膜の間に設けられた補助誘電体層とを有し、（ａ４）前記容量素子の少なくとも高さ方向一面における２個の前記第１下地導体膜と前記補助誘電体層とはそれぞれに含まれる誘電体粒子の相互結合に基づいて連結され、（ａ５）前記容量素子の少なくとも高さ方向一面における２個の前記第１下地導体膜と前記容量素子とはそれぞれに含まれる誘電体粒子の相互結合に基づいて連結され、（ａ６）前記容量素子の少なくとも高さ方向一面の前記補助誘電体層と前記容量素子とはそれぞれに含まれる誘電体粒子の相互結合に基づいて連結されており、前記外部電極の一方は、（ｂ１）前記容量素子の長さ方向一面と、前記コンデンサ本体の長さ方向一側に存する前記第１下地導体膜の長さ方向一端縁とに付着した第２下地導体膜と、（ｂ２）前記第２下地導体膜の表面と前記第１下地導体膜の表面とに連続して付着した表面導体膜とを有し、（ｂ３）前記第１下地導体膜と前記表面導体膜の前記第１下地導体膜に付着した回り込み箇所とによって前記回り込み部を構成しており、前記外部電極の他方は、（ｃ１）前記容量素子の長さ方向他面と、前記コンデンサ本体の長さ方向他側に存する前記第１下地導体膜の長さ方向他端縁とに付着した第２下地導体膜と、（ｃ２）前記第２下地導体膜の表面と前記第１下地導体膜の表面とに連続して付着した表面導体膜とを有し、（ｃ３）前記第１下地導体膜と前記表面導体膜の前記第１下地導体膜に付着した回り込み箇所とによって前記回り込み部を構成している。

本発明に係る積層セラミックコンデンサによれば、各外部電極の回り込み部が存するコンデンサ本体の面における２個の回り込み部の間に誘電体層を設ける場合でも、この誘電体層によってコンデンサ本体の強度不足を確実に補うことができる積層セラミックコンデンサを提供することができる。

図１は本発明を適用した積層セラミックコンデンサを高さ方向一面側から見た図である。 図２は図１に示した積層セラミックコンデンサを幅方向一面側から見た図である。 図３は図１に示した積層セラミックコンデンサのＳ１－Ｓ１線に沿う断面図である。 図４は図３に示した第１下地導体膜と補助誘電体層との連結状態を示す図である。 図５は図１～図４に示した積層セラミックコンデンサの製造方法例を説明するための第３シートの断面図である。 図６（Ａ）～図６（Ｃ）それぞれは図５に示した第３シートの作製方法例を説明するための図５対応図である。 図７は図１～図４に示した積層セラミックコンデンサの製造方法例を説明するための図３対応図である。 図８は図１～図４に示した積層セラミックコンデンサの製造方法例を説明するための図３対応図である。 図９は図１～図４に示した積層セラミックコンデンサの製造方法例を説明するための図３対応図である。 図９は図１～図４に示した積層セラミックコンデンサの製造方法例を説明するための図３対応図である。 図１１は本発明を適用した他の積層セラミックコンデンサを示す図３対応図である。 図１２は本発明を適用したさらに他の積層セラミックコンデンサを示す図３対応図である。

まず、図１～図４を用いて、本発明を適用した積層セラミックコンデンサ１０の構造について説明する。この説明では、図１の左右方向を長さ方向、図１の上下方向を幅方向、図２の上下方向を高さ方向と表記するとともに、これら長さ方向と幅方向と高さ方向のそれぞれに沿う寸法を長さと幅と高さと表記する。

図１～図４に示した積層セラミックコンデンサ１０のサイズは長さＬと幅Ｗと高さＨによって規定されている。参考までに、図１～図４の基になってい試作品の長さＬと幅Ｗと高さＨの実寸はそれぞれ６００μｍと３００μｍと３００μｍであり、長さＬ＞幅Ｗ＝高さＨの関係を有している。この積層セラミックコンデンサ１０は、略直方体状のコンデンサ本体１１と、コンデンサ本体１１の長さ方向一端部（図１～図３の左端部）に設けられた第１外部電極１２と、コンデンサ本体１１の長さ方向他端部（図１～図３の右端部）に設けられた第２外部電極１３とを備えている。

コンデンサ本体１１は、（ａ１）複数の内部電極層１１ａ１が誘電体層１１ａ２を介して積層された容量部１１ａと、容量部１１ａの高さ方向両側に設けられた誘電体マージン部１１ｂとを有する略直方体状の容量素子１１’と、（ａ２）容量素子１１’の高さ方向両面それぞれの長さ方向両端部に設けられた第１下地導体膜１１ｃ（計４個）と、（ａ３）容量素子１１’の高さ方向両面それぞれにおける２個の第１下地導体膜１１ｃの間に設けられた補助誘電体層１１ｄ（計２個）とを有し、（ａ４）容量素子１１’の高さ方向両面それぞれにおける２個の第１下地導体膜１１ｃと補助誘電体層１１ｄとはそれぞれに含まれる誘電体粒子ＤＰ（図４を参照）の相互結合に基づいて連結され、（ａ５）容量素子１１’の高さ方向両面それぞれにおける２個の第１下地導体膜１１ｃと容量素子１１’とはそれぞれに含まれる誘電体粒子の相互結合に基づいて連結され、（ａ６）容量素子１１’の高さ方向両面それぞれにおける補助誘電体層１１ｄと容量素子１１’とはそれぞれに含まれる誘電体粒子の相互結合に基づいて連結されている。なお、図２および図３には、図示の便宜上、計２４個の内部電極層１１ａ１を描いているが、内部電極層１１ａ１の数に特段の制限はない。

各内部電極層１１ａ１は、略同じ外形（略矩形状）と略同じ厚さを有している。各内部電極層１１ａ１の長さ（符号省略）は、容量素子１１’の長さ（符号省略）よりも小さく、各内部電極層１１ａ１の幅（符号省略）は、容量素子１１’の幅(符号省略）よりも小さい。各内部電極層１１ａ１の厚さは、例えば０．５～３μｍの範囲内で設定されている。

各誘電体層１１ａ２は、略同じ外形（略矩形状）と略同じ厚さを有している。各誘電体層１１ａ２の長さ（符号省略）は、容量素子１１’の長さ（符号省略）と略同じであり、各誘電体層１１ａ２の幅（符号省略）は、容量素子１１’の幅（符号省略）と略同じである。各誘電体層１１ａ２の厚さは、例えば０．５～３μｍの範囲内で設定されている。

各誘電体マージン部１１ｂは、略同じ外形（略矩形状）と略同じ厚さを有している。各誘電体マージン部１１ｂの長さ（符号省略）は、容量素子１１’の長さ（符号省略）と略同じであり、各誘電体マージン部１１ｂの幅（符号省略）は、容量素子１１’の幅（符号省略）と略同じである。各誘電体マージン部１１ｂの厚さは、例えば５～３０μｍの範囲内で設定されている。

各内部電極層１１ａ１の主成分は、例えばニッケル、銅、パラジウム、白金、銀、金、これらの合金等の金属材料である。各誘電体層１１ａ２の主成分と各誘電体マージン部１１ｂの主成分、すなわち、容量素子１１’の内部電極層１１ａ１を除く部分の主成分は、例えばチタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等の誘電体材料（誘電体セラミック材料）である。

各第１下地導体膜１１ｃは、略同じ外形（略矩形状）と略同じ厚さを有している。各第１下地導体膜１１ｃの長さＬａは、例えば積層セラミックコンデンサ１０の長さＬの１／６～３／７の範囲内で設定されており、各第１下地導体膜１１ｃの幅（符号省略）は、容量素子１１’の幅（符号省略）と略同じである。各第１下地導体膜１１ｃの厚さｔａは、例えば２～６μｍの範囲内で設定されている。

各第１下地導体膜１１ｃの第１の主成分は、例えばニッケル、銅、パラジウム、白金、銀、金、これらの合金等の金属材料であり、好ましくは各内部電極層１１ａ１の主成分と同じ金属材料である。また、各第１下地導体膜１１ｃは、第２の主成分として、例えばチタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等の誘電体材料（誘電体セラミック材料）、好ましくは各補助誘電体層１１ｄの主成分と同じ誘電体材料を含んでいる。各第１下地導体膜１１ｃにおける第１の主成分に対する第２の主成分の重量比（第２の主成分／第１の主成分）は、例えば１／８～３／８の範囲内で設定されている。

各補助誘電体層１１ｄは、略同じ外形（略矩形状）と略同じ厚さを有している。各補助誘電体層１１ｄの長さＬｂは、容量素子１１’の長さ（符号省略）から各第１下地導体膜１１ｃの長さＬａの２倍値を減じた値に略一致しており、各補助誘電体層１１ｄの幅（符号省略）は、容量素子１１’の幅（符号省略）と略同じである。各補助誘電体層１１ｄの厚さｔｂは、例えば２～６μｍの範囲内で設定されており、好ましくは第１下地導体膜１１ｃの厚さｔａと略同じである。

各補助誘電体層１１ｄの主成分は、例えばチタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等の誘電体材料（誘電体セラミック材料）であり、好ましくは容量素子１１’の内部電極層１１ａ１を除く部分の主成分と同じ誘電体材料である。

ここで、図４を用いて、前記（ａ４）に記載した第１下地導体膜１１ｃと補助誘電体層１１ｄとの連結状態について補足するとともに、前記（ａ５）に記載した第１下地導体膜１１ｃと容量素子１１’との連結状態と、前記（ａ６）に記載した補助誘電体層１１ｄと容量素子１１’との連結状態について補足する。

〈第１下地導体膜１１ｃと補助誘電体層１１ｄとの連結状態〉
図４は第１下地導体膜１１ｃと補助誘電体層１１ｄとの連結状態を示す図であり、同図は電子顕微鏡によって得た試作品の要部の画像に基づいて描いたものである。

第１下地導体膜１１ｃは、金属材料を第１の主成分とし誘電体材料を第２の主成分とする焼結体であるため、図４に示したように、多数の金属粒子ＭＰおよび多数の誘電体粒子ＤＰが不規則な配列で結合しており、相互結合した多数の金属粒子ＭＰによって導電性を保有している。一方、補助誘電体層１１ｄは誘電体材料を主成分とする焼結体であるため、図４に示したように、多数の誘電体粒子ＤＰが不規則な配列で結合している。

第１下地導体膜１１ｃに含まれる誘電体材料と補助誘電体層１１ｄに含まれる誘電体材料が同じ組成物の場合、両誘電体材料が同じ組成物をともに含む場合、または両誘電体材料が同じ元素を含む組成物をともに含む場合、焼結に基づく粒子結合によって、第１下地導体膜１１ｃと補助誘電体層１１ｄとの境目（図４の破線を参照）では、第１下地導体膜１１ｃの誘電体粒子ＤＰの一部が補助誘電体層１１ｄに入り込み、かつ、補助誘電体層１１ｄの誘電体粒子ＤＰの一部が第１下地導体膜１１ｃに入り込んだ状態、すなわち、第１下地導体膜１１ｃと補助誘電体層１１ｄのそれぞれに含まれる誘電体粒子ＤＰの一部が入り交じった状態で相互結合しており、この相互結合に基づいて第１下地導体膜１１ｃと補助誘電体層１１ｄは密着下で強く連結されている。

〈第１下地導体膜１１ｃと容量素子１１’との連結状態〉
容量素子１１’の内部電極層１１ａ１を除く部分は誘電体材料を主成分とする焼結体であるため、図４の右部と同様に、多数の誘電体粒子ＤＰが不規則な配列で結合している。第１下地導体膜１１ｃに含まれる誘電体材料と容量素子１１’に含まれる誘電体材料が同じ組成物の場合、両誘電体材料が同じ組成物をともに含む場合、または両誘電体材料が同じ元素を含む組成物をともに含む場合、焼結に基づく粒子結合によって、第１下地導体膜１１ｃと容量素子１１’との境目では、第１下地導体膜１１ｃの誘電体粒子の一部が容量素子１１’に入り込み、かつ、容量素子１１’の誘電体粒子の一部が第１下地導体膜１１ｃに入り込んだ状態、すなわち、図４と同様に、第１下地導体膜１１ｃと容量素子１１’のそれぞれに含まれる誘電体粒子の一部が入り交じった状態で相互結合しており、この相互結合に基づいて第１下地導体膜１１ｃと容量素子１１’は密着下で強く連結されている。

〈補助誘電体層１１ｄと容量素子１１’との連結状態〉
容量素子１１’の内部電極層１１ａ１を除く部分は誘電体材料を主成分とする焼結体であるため、図４の右部と同様に、多数の誘電体粒子ＤＰが不規則な配列で結合している。補助誘電体層１１ｄに含まれる誘電体材料と容量素子１１’に含まれる誘電体材料が同じ組成物の場合、両誘電体材料が同じ組成物をともに含む場合、または両誘電体材料が同じ元素を含む組成物をともに含む場合、焼結に基づく粒子結合によって、補助誘電体層１１ｄと容量素子１１’との境目では、補助誘電体層１１ｄの誘電体粒子の一部が容量素子１１’に入り込み、かつ、容量素子１１’の誘電体粒子の一部が補助誘電体層１１ｄに入り込んだ状態、すなわち、補助誘電体層１１ｄと容量素子１１’のそれぞれに含まれる誘電体粒子の一部が入り交じった状態で相互結合しており、この相互結合に基づいて補助誘電体層１１ｄと容量素子１１’は密着下で強く連結されている。

第１外部電極１２は、（ｂ１）容量素子１１’の長さ方向一面（図３の左面）と、コンデンサ本体１１の長さ方向一側（図３の左側）に存する２個の第１下地導体膜１１ｃの長さ方向一端縁（図３の左端縁）とに付着した第２下地導体膜１２ａと、（ｂ２）第２下地導体膜１２ａの表面と前記２個の第１下地導体膜１１ｃの表面とに連続して付着した表面導体膜１２ｂとを有し、（ｂ３）前記２個の第１下地導体膜１１ｃと、表面導体膜１２ｂの各第１下地導体膜１１ｃに付着した回り込み箇所１２ｂ１とによって、コンデンサ本体１１の高さ方向両面それぞれに回り込んだ２個の回り込み部１２ｃを構成している。

第２外部電極１３は、（ｃ１）容量素子１１’の長さ方向他面（図３の右面）と、コンデンサ本体１１の長さ方向他側（図３の右側）に存する２個の第１下地導体膜１１ｃの長さ方向他端縁（図３の右端縁）とに付着した第２下地導体膜１３ａと、（ｃ２）第２下地導体膜１３ａの表面と前記２個の第１下地導体膜１１ｃの表面とに連続して付着した表面導体膜１３ｂとを有し、（ｃ３）前記２個の第１下地膜１１ｃと、表面導体膜１３ｂの各第１下地導体膜１１ｃに付着した回り込み箇所１３ｂ１とによって、コンデンサ本体１１の高さ方向両面それぞれに回り込んだ２個の回り込み部１３ｃを構成している。

つまり、各外部電極１２および１３は、コンデンサ本体１１の高さ方向両面に回り込んだ２個の回り込み部１２ｃおよび１３ｃを有している。図３から分かるように、先に述べた複数の内部電極層１１ａ１の端縁は、第１外部電極１２の第２下地導体膜１２ａと、第２外部電極１３の第２下地導体膜１３ａに、交互に接続されている。なお、図１～図３には、各外部電極１２および１３の第２下地導体膜１２ａおよび１３ａとして、各々の高さ方向両端縁が各第１下地導体膜１１ｃに僅かに乗り上げたものを描いているが、この乗り上げ部分はなくてもよいし、乗り上げ部分の長さは図示した長さよりも多少大きくてもよい。

各外部電極１２および１３の第２下地導体膜１２ａおよび１３ａの厚さｔｃは、例えば５～１５μｍの範囲内で設定されている。各外部電極１２および１３の表面導体膜１２ｂおよび１３ｂの厚さｔｄは、例えば２～６μｍの範囲内で設定されている。また、各外部電極１２および１３の表面導体膜１２ｂおよび１３ｂの回り込み箇所１２ｂ１および１３ｂ１の長さ（符号省略）は、第１下地導体膜１１ｃの長さＬａと略同じである。

各外部電極１２および１３の第２下地導体膜１２ａおよび１３ａの主成分は、例えばニッケル、銅、パラジウム、白金、銀、金、これらの合金等の金属材料である。また、各外部電極１２および１３の表面導体膜１２ｂおよび１３ｂの主成分は、例えば銅、ニッケル、スズ、パラジウム、金、亜鉛、これらの合金等の金属材料である。

ここで、各外部電極１２および１３の表面導体膜１２ｂおよび１３ｂの層構成についていて補足する。図３には、図示の便宜上、表面導体膜１２ｂおよび１３ｂの層構成が分かるように描いていないが、各表面導体膜１２ｂおよび１３ｂには１層の膜から成る単層構成の他、２層以上の膜から成る多層構成を採用することができる。

各内部電極層１１ａ１の主成分と各第１下地導体膜１１ｃの第１の主成分と各第２下地導体膜１２ａおよび１３ａの主成分がいずれもニッケルである場合を例にあげて説明すれば、表面導体膜１２ｂおよび１３ｂが単層構成の場合には、スズを主成分とする膜を好ましく用いることができる。また、表面導体膜１２ｂおよび１３ｂが２層構成の場合には、ニッケルを主成分とする第１膜とスズを主成分とする第２膜との組み合わせを好ましく用いることができる。さらに、表面導体膜１２ｂおよび１３ｂが３層構成の場合には、銅を主成分とする第１膜とニッケルを主成分とする第２膜とスズを主成分とする第３膜との組み合わせを好ましく用いることができる。勿論、各膜には前記以外の金属材料を主成分としたものを適宜用いてもよい。また、各膜は好ましくはメッキ膜であり、メッキ膜の作製には周知の湿式メッキ法や乾式メッキ法が適宜利用できる。

次に、図５～図１０を用い、かつ、図１～図４に示した符号を引用して、図１～図４に示した積層セラミックコンデンサ１０の製造方法例、具体的には容量素子１１’の内部電極層１１ａ１を除く部分の主成分と各第１下地導体膜１１ｃの第２の主成分と各補助誘電体層１１ｄの主成分がチタン酸バリウム、各内部電極層１１ａ１の主成分と各第１下地導体膜１１ｃの第１の主成分と各第２下地導体膜１２ａおよび１３ａの主成分がいずれもニッケル、各表面導体膜１２ｂおよび１３ｂが単層構成でスズを主成分とする膜から成る場合の製造方法例について説明する。ここで説明する製造方法はあくまでも例であって、前記積層セラミックコンデンサ１０の製造方法を制限するものではない。

製造に際しては、まず、チタン酸バリウム粉末と有機溶剤と有機バインダーと分散剤等を含有したセラミックスラリーと、ニッケル粉末と有機溶剤と有機バインダーと分散剤等を含有した第１電極ペーストと、ニッケル粉末とチタン酸バリウム粉末と有機溶剤と有機バインダーと分散剤等を含有した第２電極ペーストを用意する。

続いて、前記セラミックスラリーを塗工して乾燥する手法によって、キャリアフィルムの表面にグリーンシートが形成された第１シートを作製する。また、前記第１電極ペーストを印刷して乾燥する手法によって、第１シートのグリーンシートの表面にマトリクス配列または千鳥配列の未焼成の内部電極層パターン群が形成された第２シートを作製する。さらに、第１シートのグリーンシートの表面に各第１下地導体膜１１ｃに対応したストライプ状の未焼成の第１下地導体膜パターン群と各補助誘電体層１１ｄに対応したストライプ状の未焼成の補助誘電体層パターン群とが形成された第３シートを作製する。

ここで、図５および図６を用いて、前記第３シートの構成と、前記第３シートの作製方法例について補足する。ここで説明する作製方法はあくまでも例であって、前記第３シートの作製方法を制限するものではない。

第３シートは、図５に示したように、キャリアフィルムＣＦの表面に形成されたグリーンシートＧＳと、グリーンシートＧＳの表面に形成されたストライプ状の未焼成の第１下地導体膜パターン群ＣＬＰおよびストライプ状の未焼成の補助誘電体層パターン群ＤＬＰとを有している。未焼成の第１下地導体膜パターン群ＣＬＰの厚さと未焼成の補助誘電体層パターン群ＤＬＰは略同じである。なお、図５には、図示の便宜上、未焼成の第１積層シートとして前記積層セラミックコンデンサ１０の１個に対応したものを描いているが、実際の第３シートは多数個取りに対応したサイズを有している。

この第３シートは、未焼成の第１下地導体膜パターン群ＣＬＰを形成した後に、未焼成の補助誘電体層パターン群ＤＬＰを形成することによって作製される。未焼成の第１下地導体膜パターン群ＣＬＰの形成には、好ましくはグリーンシートＧＳの表面に前記第２電極ペーストを印刷して乾燥する方法が採用できる。一方、未焼成の補助誘電体層パターン群ＤＬＰの形成には、好ましくは図６（Ａ）～図６（Ｃ）それぞれに示した方法が適宜採用できる。

図６（Ａ）に示した方法は、隣接する未焼成の第１下地導体膜パターンＣＬＰの間に、スクリーン印刷等によって、未焼成の第１下地導体膜パターンＣＬＰの厚さよりも厚めに、かつ、隣接する未焼成の第１下地導体膜パターンＣＬＰの間隔よりも大きめに前記セラミックスラリーＣＳを印刷して、これを乾燥した後、研磨等によって、このセラミックスラリーＣＳの乾燥物の不要分を除去して、未焼成の第１下地導体膜パターンＣＬＰの表面と略面一の表面ＳＵを有する未焼成の補助誘電体層パターンＤＬＰを形成する方法である。

図６（Ｂ）に示した方法は、隣接する未焼成の第１下地導体膜パターンＣＬＰの間に、ディスペンサ等によって、未焼成の第１下地導体膜パターンＣＬＰの厚さよりも厚めに前記セラミックスラリーＣＳを供給した後、ブレードＢＬ等によって、供給されたセラミックスラリーＣＳを均して未焼成の第１下地導体膜パターンＣＬＰの表面と略面一の表面ＳＵを得てから、このセラミックスラリーＣＳを乾燥して未焼成の補助誘電体層パターンＤＬＰを形成する方法である。

図６（Ｃ）に示した方法は、隣接する未焼成の第１下地導体膜パターンＣＬＰの間に、スクリーン印刷等によって、未焼成の第１下地導体膜パターンＣＬＰの厚さよりも厚めに、かつ、隣接する未焼成の第１下地導体膜パターンＣＬＰの間隔よりも小さめに前記セラミックスラリーＣＳを印刷した後、プレートＰＬ等によって、印刷されたセラミックスラリーＣＳを押し広げて未焼成の第１下地導体膜パターンＣＬＰの表面と略面一の表面ＳＵを得てから、このセラミックスラリーＣＳを乾燥して未焼成の補助誘電体層パターンＤＬＰを形成する方法である。

第１シート、第２シートおよび第３シートを作製した後は、第１シートのグリーンシートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、高さ方向一方の誘電体マージン部１１ｂに対応した部位を形成する。続いて、第２シートのグリーンシートから取り出した単位シート（未焼成の内部電極層パターン群を含む）を所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、容量部１１ａに対応した部位を形成する。続いて、第１シートのグリーンシートから取り出した単位シートを所定枚数に達するまで積み重ねて熱圧着する作業を繰り返すことにより、高さ方向他方の誘電体マージン部１１ｂに対応した部位を形成する。最後に、全体に対して熱圧着を施すことにより、未焼成の第１積層シートを作製する（図７を参照）。なお、図７には、図示の便宜上、未焼成の第１積層シートとして前記積層セラミックコンデンサ１０の１個に対応したものを描いているが、実際の未焼成の第１積層シートは多数個取りに対応したサイズを有している。

続いて、第１積層シートの高さ方向両面それぞれに、第３シートのグリーンシートから取り出した単位シート（未焼成の第１下地導体膜パターン群および未焼成の補助誘電体層パターン群を含む）を積み重ねて熱圧着し、必要に応じて全体に対して熱圧着を施すことにより、未焼成の第２積層シートを作製する（図８を参照）。なお、図８には、未焼成の第２積層シートとして前記積層セラミックコンデンサ１０の１個に対応したものを描いているが、実際の未焼成の第２積層シートは多数個取りに対応したサイズを有している。

続いて、多数個取りに対応したサイズを有する未焼成の第２積層シートを格子状に切断することにより、コンデンサ本体１１に対応した未焼成のコンデンサ本体を作製する（図８を参照）。続いて、ディップやローラ塗布等によって、未焼成のコンデンサ本体の長さ方向両面に前記第２電極ペーストを塗布して乾燥することにより、各第２下地導体膜１２ａおよび１３ａに対応した未焼成の第２下地導体膜を作製する（図９を参照）。

続いて、未焼成の第２下地導体膜を有する未焼成のコンデンサ本体を焼成炉に投入し、還元雰囲気においてチタン酸バリウムとニッケルに応じた温度プロファイルにて多数個一括で焼成して（脱バインダ処理と焼成処理を含む）、第２下地導体膜１２ａおよび１３ａを有するコンデンサ本体１１を作製する（図９を参照）。

続いて、電解メッキ等によって、各第２下地導体膜１２ａおよび１３ａの表面と各第１下地導体膜１１ｃの表面とに連続して付着した表面導体膜１２ｂおよび１３ｂを作製する（図１０を参照）。

なお、各第２下地導体膜１２ａおよび１３ａは、先に述べた未焼成のコンデンサ本体（図８を参照）に前記同様の焼成を施してコンデンサ本体１１を作製した後、このコンデンサ本体１１の長さ方向両面に第２電極ペーストを塗布して乾燥し、これに焼き付け処理を施すことによって作製してもよい。

次に、本発明を適用した他の積層セラミックコンデンサの構造について説明する。

図１１に示した積層セラミックコンデンサは、その高さＨを、図１～図４に示した積層セラミックコンデンサ１０の高さＨの１／２としたものである。参考までに、図１１の基になっている試作品の長さＬと幅Ｗと高さＨの実寸はそれぞれ６００μｍと３００μｍと１５０μｍであり、長さＬ＞幅Ｗ＞高さＨの関係を有している。ここに示した高さＨの数値（１５０μｍ）があくまでも例であって、前記積層セラミックコンデンサ１０の幅Ｗよりも小さければ高さＨの数値に特段の制限はない。なお、図１１には、図１～図３と同様に、各外部電極１２および１３の第２下地導体膜１２ａおよび１３ａとして、各々の高さ方向両端縁が各第１下地導体膜１１ｃに僅かに乗り上げたものを描いているが、この乗り上げ部分はなくてもよいし、乗り上げ部分の長さは図示した長さよりも多少大きくてもよい。

図１２に示した積層セラミックコンデンサは、図１～図４に示した積層セラミックコンデンサ１０のコンデンサ本体１１の高さ方向他面（図３の上面）に存する２個の第１下地導体膜１１ｃと補助誘電体層１１ｄを排除するともに、この排除に伴って各外部電極１２および１３の表面導体膜１２ｂおよび１３ｂから高さ方向他面側の回り込み箇所１２ｂ１および１３ｂ１も排除したものである。つまり、図１２に示した積層セラミックコンデンサの各外部電極１２および１３は、コンデンサ本体１１の高さ方向一面（図１２の下面）のみに回り込んだ１個の回り込み部１２ｃおよび１３ｃを有している。ここに示した各外部電極１２および１３の形態は、図１１を用いて説明した高さＨが小さい積層セラミックコンデンサにも適用することができる。なお、図１２には、図１～図３と同様に、各外部電極１２および１３の第２下地導体膜１２ａおよび１３ａとして、各々の高さ方向両端縁が各第１下地導体膜１１ｃとコンデンサ本体１１の高さ方向他面（図１２の上面）に僅かに乗り上げたものを描いているが、この乗り上げ部分はなくてもよいし、乗り上げ部分の長さは図示した長さよりも多少大きくてもよい。

また、図示を省略したが、図１～図４に示した積層セラミックコンデンサ１０のコンデンサ本体１１の幅方向両側に、第３下地導体膜を各第１下地導体膜１１ｃと連続するように設け、かつ、各第３下地導体膜の表面にも付着するように表面導体膜（１２ｂおよび１３ｂ）を設ければ、コンデンサ本体１１の高さ方向両面の他に幅方向両面にも回り込んだ計４個の回り込み部を有する各外部電極（１２および１３）を構成することも可能である。

さらに、図１～図４と図１１と図１２のそれぞれには、長さＬが６００μｍで幅Ｗが３００μｍの試作品を基にした積層セラミックコンデンサを示したが、長さＬと幅Ｗはこれら以外の数値としてもよい。加えて、図１～図４と図１１と図１２のそれぞれには、長さＬ＞幅Ｗ＝高さＨの関係または長さＬ＞幅Ｗ＞高さＨの関係を有する積層セラミックコンデンサを示したが、長さＬと幅Ｗと高さＨの関係はＬ＞Ｈ＞ＷやＷ＞Ｌ＝ＨやＷ＞Ｌ＞ＨやＷ＞Ｈ＞Ｌとしてもよい。

次に、図１～図４に示した積層セラミックコンデンサ１０で得られる効果について説明する。ここで説明する効果は、先に述べた他の積層セラミックコンデンサでも同様に得ることができる。

［効果１］容量素子１１’の少なくとも高さ方向一面における２個の第１下地導体膜１１ｃと補助誘電体層１１ｄとが、それぞれに含まれる誘電体粒子ＤＰ（図４を参照）の相互結合に基づいて連結されている。そのため、積層セラミックコンデンサ１０にコンデンサ本体１１が高さ方向に反るような力が付加されても、前記２個の第１下地導体膜１１ｃと補助誘電体層１１ｄとの間にコンデンサ素子１１’に至る隙間が生じることはない。よって、コンデンサ素子１１’の高さが小さくなっても、前記２個の第１下地導体膜１１ｃの間に設けられた補助誘電体層１１ｄによって、コンデンサ素子１１’の強度不足を確実に補うことができる。

加えて、容量素子１１’の少なくとも高さ方向一面における２個の第１下地導体膜１１ｃと容量素子１１’とが、それぞれに含まれる誘電体粒子の相互結合に基づいて連結されており、容量素子１１’の少なくとも高さ方向一面における補助誘電体層１１ｄと容量素子１１’とが、それぞれに含まれる誘電体粒子の相互結合に基づいて連結されている。そのため、積層セラミックコンデンサ１０にコンデンサ本体１１が高さ方向に反るような力が付加されても、前記２個の第１下地導体膜１１ｃと補助誘電体層１１ｄのそれぞれが容量素子１１’から剥離することも確実に防止できるため、これらに基づいて前掲の強度不足をより確実に補うことができる。

［効果２］前記の「誘電体粒子の相互結合」が焼結に基づく粒子結合であるため、前記２個の第１下地導体膜１１ｃと補助誘電体層１１ｄとの連結と、前記２個の第１下地導体膜１１ｃと容量素子１１’との連結と、補助誘電体層１１ｄと容量素子１１’との連結ののそれぞれに高い強度を確保して、前掲の強度不足をより一層確実に補うことができる。

［効果３］前記２個の第１下地導体膜１１ｃの幅と補助誘電体層１１ｄの幅が、容量素子１１’の幅と略同じであるため、前記２個の第１下地導体膜１１ｃの厚さｔａと補助誘電体層１１ｄの厚さｔｂが小さい場合でも、前記２個の第１下地導体膜１１ｃと補助誘電体層１１ｄとの連結を極力広い面積下で的確に行うことができる。加えて、前記２個の第１下地導体膜１１ｃと容量素子１１’との連結と、補助誘電体層１１ｄと容量素子１１’との連結をも、広い面積下で的確に行うことができる。

［効果４］前記２個の第１下地導体膜１１ｃの厚さｔａと補助誘電体層１１ｄの厚さｔｂが略同じであり、補助誘電体層１１ｄの厚さｔｂが各外部電極１２および１３の回り込み部１２ｃおよび１３ｃの厚さ（ｔａ＋ｔｄに相当）よりも小さいため、積層セラミックコンデンサ１０を回路基板に実装するときや部品内蔵基板に収容するときに各補助誘電体層１１ｄが邪魔になることがない。

［効果５］各外部電極１２および１３の回り込み部１２ｃおよび１３ｃを構成する第１下地導体膜１１ｃの長さＬａが、積層セラミックコンデンサ１０の長さＬの１／６～３／７の範囲内で設定されているので、積層セラミックコンデンサ１０を回路基板に実装するときや部品内蔵基板に収容するときに各外部電極１２および１３の回り込み部１２ｃおよび１３ｃに十分な接続面積を確保することができる。

１０…積層セラミックコンデンサ、１１…コンデンサ本体、１１’…容量素子、１１ａ…容量部、１１ａ１…内部電極層、１１ａ２…誘電体層、１１ｂ…誘電体マージン部、１１ｃ…第１下地導体膜、１１ｄ…補助誘電体層、１２…第１外部電極、１２ａ…第２下地導体膜、１２ｂ…表面導体膜、１２ｂ１…表面導体膜の回り込み箇所、１２ｃ…第１外部電極の回り込み部、１３…第２外部電極、１３ａ…第２下地導体膜、１３ｂ…表面導体膜、１３ｂ１…表面導体膜の回り込み箇所、１３ｃ…第２外部電極の回り込み部。

Claims (18)

1. 略直方体状であり、複数の内部電極層が誘電体層を介して積層された容量部を有する略直方体状の容量素子と、当該容量素子の少なくとも高さ方向一面の長さ方向両端部に設けられた第１下地導体膜と、前記容量素子の少なくとも高さ方向一面における２個の前記第１下地導体膜の間に設けられた補助誘電体層と、を有するコンデンサ本体と、前記コンデンサ本体の長さ方向両端部に設けられた１対の外部電極とを備え、前記外部電極それぞれが前記コンデンサ本体の少なくとも高さ方向一面に回り込んだ回り込み部を有する積層セラミックコンデンサの製造方法であって、
   キャリアフィルムの表面にグリーンシートが形成された第１シートを作製する工程と、
   前記第１シートの前記グリーンシートの表面に内部電極層パターンが形成された第２シートを作製する工程と、
   前記第１シートの前記グリーンシートの表面に前記第１下地導体膜に対応した第１下地導体膜パターンと前記補助誘電体層に対応した補助誘電体層パターンとが形成された第３シートを作製する工程と、
   高さ方向の両面に配置された前記第１シートのグリーンシートから取り出した単位シートの間に前記第２シートのグリーンシートから取り出した単位シートを積み重ねることで前記容量部に対応した部位が形成された第１積層シートを作製する工程と、
   前記第１積層シートの少なくとも高さ方向一面に、前記第３シートのグリーンシートから取り出した単位シートを積み重ね、第２積層シートを作製する工程と、含み、
   前記第３シートを作製する工程は、隣接する前記第１下地導体膜パターンを、間隔を空けて形成する工程と、隣接する前記第１下地導体膜パターンの間に、前記第１下地導体膜パターンの厚さよりも厚めに、かつ、隣接する前記第１下地導体膜パターンの間隔よりも大きめにセラミックスラリーを供給して乾燥させる工程と、前記セラミックスラリーの乾燥物の不要分を除去し、前記第１下地導体膜パターンの表面と略面一の表面を有する前記補助誘電体層パターンを形成する工程と、を含む、
   積層セラミックコンデンサの製造方法。
2. 略直方体状であり、複数の内部電極層が誘電体層を介して積層された容量部を有する略直方体状の容量素子と、当該容量素子の少なくとも高さ方向一面の長さ方向両端部に設けられた第１下地導体膜と、前記容量素子の少なくとも高さ方向一面における２個の前記第１下地導体膜の間に設けられた補助誘電体層と、を有するコンデンサ本体と、前記コンデンサ本体の長さ方向両端部に設けられた１対の外部電極とを備え、前記外部電極それぞれが前記コンデンサ本体の少なくとも高さ方向一面に回り込んだ回り込み部を有する積層セラミックコンデンサの製造方法であって、
   キャリアフィルムの表面にグリーンシートが形成された第１シートを作製する工程と、
   前記第１シートの前記グリーンシートの表面に内部電極層パターンが形成された第２シートを作製する工程と、
   前記第１シートの前記グリーンシートの表面に前記第１下地導体膜に対応した第１下地導体膜パターンと前記補助誘電体層に対応した補助誘電体層パターンとが形成された第３シートを作製する工程と、
   高さ方向の両面に配置された前記第１シートのグリーンシートから取り出した単位シートの間に前記第２シートのグリーンシートから取り出した単位シートを積み重ねることで前記容量部に対応した部位が形成された第１積層シートを作製する工程と、
   前記第１積層シートの少なくとも高さ方向一面に、前記第３シートのグリーンシートから取り出した単位シートを積み重ね、第２積層シートを作製する工程と、含み、
   前記第３シートを作製する工程は、隣接する前記第１下地導体膜パターンを、間隔を空けて形成する工程と、隣接する前記第１下地導体膜パターンの間に、セラミックスラリーを供給し、供給された前記セラミックスラリーを均して前記第１下地導体膜パターンの表面と略面一の表面を得る工程と、前記セラミックスラリーを乾燥して前記補助誘電体層パターンを形成する工程と、を含む、
   積層セラミックコンデンサの製造方法。
3. 略直方体状であり、複数の内部電極層が誘電体層を介して積層された容量部を有する略直方体状の容量素子と、当該容量素子の少なくとも高さ方向一面の長さ方向両端部に設けられた第１下地導体膜と、前記容量素子の少なくとも高さ方向一面における２個の前記第１下地導体膜の間に設けられた補助誘電体層と、を有するコンデンサ本体と、前記コンデンサ本体の長さ方向両端部に設けられた１対の外部電極とを備え、前記外部電極それぞれが前記コンデンサ本体の少なくとも高さ方向一面に回り込んだ回り込み部を有する積層セラミックコンデンサの製造方法であって、
   キャリアフィルムの表面にグリーンシートが形成された第１シートを作製する工程と、
   前記第１シートの前記グリーンシートの表面に内部電極層パターンが形成された第２シートを作製する工程と、
   前記第１シートの前記グリーンシートの表面に前記第１下地導体膜に対応した第１下地導体膜パターンと前記補助誘電体層に対応した補助誘電体層パターンとが形成された第３シートを作製する工程と、
   高さ方向の両面に配置された前記第１シートのグリーンシートから取り出した単位シートの間に前記第２シートのグリーンシートから取り出した単位シートを積み重ねることで前記容量部に対応した部位が形成された第１積層シートを作製する工程と、
   前記第１積層シートの少なくとも高さ方向一面に、前記第３シートのグリーンシートから取り出した単位シートを積み重ね、第２積層シートを作製する工程と、含み、
   前記第３シートを作製する工程は、隣接する前記第１下地導体膜パターンを、間隔を空けて形成する工程と、隣接する前記第１下地導体膜パターンの間に、前記第１下地導体膜パターンの厚さよりも厚めに、かつ、隣接する前記第１下地導体膜パターンの間隔よりも小さめにセラミックスラリーを供給する工程と、前記セラミックスラリーを押し広げて前記第１下地導体膜パターンの表面と略面一の表面を得る工程と、前記セラミックスラリーを乾燥して前記補助誘電体層パターンを形成する工程と、を含む、
   積層セラミックコンデンサの製造方法。
4. 前記第１下地導体膜は、誘電体粒子を含む、
   請求項１から３のいずれか１項に記載の積層セラミックコンデンサの製造方法。
5. 前記積層セラミックコンデンサのサイズが長さＬ、幅Ｗ及び高さＨで表されるとき、各寸法は、長さＬ＞幅Ｗ＝高さＨの関係を有する、
   請求項１から４のいずれか１項に記載の積層セラミックコンデンサの製造方法。
6. 前記積層セラミックコンデンサのサイズが長さＬ、幅Ｗ及び高さＨで表されるとき、各寸法は、長さＬ＞幅Ｗ＞高さＨの関係、または、幅Ｗ＞長さＬ＞高さＨの関係を有する、
   請求項１から４のいずれか１項に記載の積層セラミックコンデンサの製造方法。
7. 前記補助誘電体層の主成分は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタンのいずれかである、
   請求項１から６のいずれか１項に記載の積層セラミックコンデンサの製造方法。
8. 前記第２積層シートを作製する工程に続いて、当該第２積層シートを格子状に切断して前記コンデンサ本体に対応したコンデンサ本体を作製する工程と、当該コンデンサ本体の長さ方向両面に前記外部電極に含まれる第２下地導体膜を作製する工程をさらに含む、
   請求項１から７のいずれか１項に記載の積層セラミックコンデンサの製造方法。
9. 第２積層シートを作製する工程に続いて、当該未焼成の第２積層シートを格子状に切断して前記コンデンサ本体に対応した未焼成のコンデンサ本体を作製し、当該未焼成のコンデンサ本体に焼成を施して、前記コンデンサ本体を作製する工程と、当該コンデンサ本体の長さ方向両面に前記外部電極に含まれる第２下地導体膜を形成する工程をさらに含む、
   請求項１から７のいずれか１項に記載の積層セラミックコンデンサの製造方法。
10. 前記回り込み部及び前記補助誘電体層は、前記コンデンサ本体の高さ方向一面のみに設けられた、
    請求項１から９のいずれか１項に記載の積層セラミックコンデンサの製造方法。
11. 内部電極層の厚さは、０．５～０．３μｍの範囲である、
    請求項１から１０のいずれか１項に記載の積層セラミックコンデンサの製造方法。
12. 誘電体層の厚さは、０．５～０．３μｍの範囲である、
    請求項１から１１のいずれか１項に記載の積層セラミックコンデンサの製造方法。
13. 前記容量素子は、前記容量部の高さ方向両面に誘電体マージン部を備え、
    前記第１積層シートは、前記容量部に対応した部位の高さ方向両面に前記誘電体マージン部に対応した部位が形成され、
    前記第１積層シートを作製する工程は、第１シートのグリーンシートから取り出した単位シートを積み重ねて圧着し、前記誘電体マージン部に対応した部位を形成する工程を含み、
    前記誘電体マージン部の厚さは、５～３０μｍの範囲である、
    請求項１から１２のいずれか１項に記載の積層セラミックコンデンサの製造方法。
14. 前記容量素子と、前記第１下地導体膜と、前記補助誘電体層は、それぞれ誘電体粒子を含み、
    前記第１下地導体膜と前記補助誘電体層とを焼結に基づく前記誘電体粒子の相互結合によって連結させ、
    前記容量素子と前記第１下地導体膜とを焼結に基づく前記誘電体粒子の相互結合によって連結させ、
    前記容量素子と前記補助誘電体層とを焼結に基づく前記誘電体粒子の相互結合によって連結させた、
    請求項１から１３のいずれか１項に記載の積層セラミックコンデンサの製造方法。
15. 前記第１下地導体膜それぞれの幅と前記補助誘電体層の幅は、前記容量素子の幅と略同じである、
    請求項１から１４のいずれか１項に記載の積層セラミックコンデンサの製造方法。
16. 前記第１下地導体膜それぞれの厚さと前記補助誘電体層の厚さは略同じであり、前記補助誘電体層の厚さは前記外部電極それぞれの前記回り込み部の厚さよりも小さい、
    請求項１から１５のいずれか１項に記載の積層セラミックコンデンサの製造方法。
17. 前記第１下地導体膜それぞれの長さは、前記積層セラミックコンデンサの長さの１／６～３／７の範囲内で設定されている、
    請求項１から１６のいずれか１項に記載の積層セラミックコンデンサの製造方法。
18. 前記外部電極それぞれは、前記コンデンサ本体の高さ方向両面に回り込んだ２個の回り込み部を有している、
    請求項１から１７のいずれか１項に記載の積層セラミックコンデンサの製造方法。

Images