JPH07235441A - 積層型電子部品の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 従来のような外部端子形成工程を不要にして
製造工数を簡略化できる積層型電子部品の製造方法を提
供すること。 【構成】 所定幅の本体材料部１１と端子材料部１２と
がストライプ状に交互に並ぶ基材シート１０を得る工程
と、基材シート１０上に所定パターンの導体層を形成す
る工程と、導体層形成後の基材シート１０を上下の端子
材料部１２が合致するように積層，圧着して積層体を得
る工程と、積層体を端子材料部１２の中間位置と隣接す
る導体層の中間位置で切断して積層チップを得る工程
と、積層チップを焼成する工程とを経て積層型電子部品
を製造しているので、切断と同時に積層チップの端面に
外部端子用の端子材料部１２を設けることができ、従来
のような外部端子形成工程を省略して製造工数を簡略化
することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、積層コンデンサ，積層
インダクタ、積層トランス，ＬＣ複合部品，混成集積部
品等の積層構造の電子部品に有用な製造方法に関するも
のである。

【０００２】

【従来の技術】この種の積層型電子部品は一般に、誘電
体材料や磁性体材料等から成る基材シートを得る工程
と、該基材シート上に所定パターンの導体層を形成する
工程と、導体層形成後の基材シートを所定の位置関係及
び順序で積層，圧着する工程と、積層体を部品寸法に切
断して焼成する工程と、積層チップの端面に外部端子用
導電ペーストを塗布して焼き付ける工程とを経て製造さ
れている。

【０００３】

【発明が解決しようとする課題】従来の製造方法では、
導電ペーストの塗布及び焼き付けにより外部端子を形成
しているため、ペースト塗布時の面積及び厚み誤差が原
因となって外部端子の形状及び完成品寸法にばらつきを
生じる問題点がある。また、外部端子を形成するための
塗布装置及び焼き付け炉等を必要とするため、製造ライ
ンが複雑で工数がかかる問題点がある。

【０００４】本発明は上記問題点に鑑みてなされたもの
で、その目的とするところは、従来のような外部端子形
成工程を不要にして製造工数を簡略化できる積層型電子
部品の製造方法を提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、所定幅の本体材料部と端子材料
部とがストライプ状に交互に並ぶ基材シートを得る工程
と、基材シート上に所定パターンの導体層を形成する工
程と、導体層形成後の基材シートを上下の端子材料部が
合致するように積層，圧着して積層体を得る工程と、積
層体を端子材料部の中間位置と隣接する導体層の中間位
置で切断して積層チップを得る工程と、積層チップを焼
成する工程とを具備したことを特徴としている。

【０００６】請求項２の発明は、請求項１記載の製造方
法において、本体材料部の長手方向に第２の端子材料部
を間隔をおいて形成し、積層体を両端子材料部の中間位
置で切断したことを特徴としている。

【０００７】請求項３の発明は、請求項１又は２記載の
製造方法において、基材シートをフィルム上に形成した
ことを特徴としている。

【０００８】請求項４の発明は、請求項１乃至３何れか
１項記載の製造方法において、端子材料部が本体材料部
と同一或いは同系成分を含有することを特徴としてい
る。

【０００９】請求項５の発明は、請求項１乃至４何れか
１項記載の製造方法において、本体材料部と端子材料部
との境界面に段差或いはテーパを形成したことを特徴と
している。

【００１０】

【作用】請求項１の発明では、導体層形成後の基材シー
トを上下の端子材料部が合致するように積層，圧着し、
該積層体を端子材料部の中間位置と隣接する導体層の中
間位置で切断することにより、該切断と同時に積層チッ
プの対向面に外部端子用の端子材料部を設けることがで
きる。積層チップの端部を構成する端子材料部は本体材
料部と共に焼成され外部端子となる。

【００１１】請求項２の発明では、上記の端子材料部と
第２の端子材料部の中間位置を夫々切断することによ
り、積層チップの上記以外の対向面にも外部端子用の端
子材料部を設けることができる。

【００１２】請求項３の発明では、基材シートをフィル
ム上に形成することで、脆弱な基材シートをフィルムで
保持したまま取扱うことができる。

【００１３】請求項４の発明では、端子材料部が本体材
料部と同一或いは同系成分を含有することで、両材料部
の馴染みを良くして密着力を高めることができる。

【００１４】請求項５の発明では、本体材料部と端子材
料部との境界面に段差或いはテーパを形成することで、
両者の接触面積を増加させて密着力を高めることができ
る。

【００１５】

【実施例】図１は基材シートの製造に好適な装置概略を
示すもので、同図においてＦはフィルム、１は第１塗工
機、２は乾燥機、３は第２塗工機、４は整形機である。

【００１６】フィルムＦは所定幅のＰＥＴフィルム等か
ら成り、ロール状に巻き取られている。第１塗工機１は
フィルムＦの一面に本体材料を幅方向に間隔をおいてス
トライプ状に連続塗工、詳しくは誘電体材料や磁性体材
料等を幅方向に一定間隔をおき同一幅及び厚みで連続的
に塗工しフィルムＦ上に複数の本体材料部を形成するた
めのもので、図に示したグラビヤ印刷機（１ａは材料
槽、１ｂは印刷ロール）の他にオフセット印刷機，ダイ
コーター等の他の印刷機が採用できる。乾燥機２は第１
塗工機１で塗工された本体材料を乾燥するためのもの
で、加熱炉２ａとヒータ２ｂを備えている。第２塗工機
３はストライプ状に塗工された本体材料部の間に端子材
料を連続塗工するためのもので、図に示したディスペン
サーの他にグラビア印刷機，オフセット印刷機等の他の
機構が採用できる。整形機４は塗工された端子材料を平
滑化し本体材料と密着させるためのもので、図に示した
カレンダー加工機（４ａは加熱炉、４ｂはヒータ、４ｃ
はカレンダーロール）の他にプレスロール等の他の機構
が採用できる。尚、上記の第２塗工機３は本体材料と端
子材料の相溶性によっては乾燥機２の前位置に配置する
ことも可能であり、この場合にはフィルムＦ上に塗工さ
れた本体材料と端子材料とが乾燥機２を通過する過程で
同時乾燥されることになる。

【００１７】ここで、積層コンデンサ用の基材シートの
製造手順について図２乃至図４を参照して説明する。
尚、図２（Ａ），（Ｂ）には図１のａ位置における上面
図及び部分断面図を、図３（Ａ），（Ｂ）には図１のｂ
位置における上面図及び部分断面図を、図４（Ａ），
（Ｂ）には図１のｃ位置における上面図及び部分断面図
を夫々示してある。

【００１８】まず、第１塗工機１にチタン酸バリウム等
の誘電体スラリーを、また第２塗工機３に該誘電体スラ
リーにＮｉ等の金属粉末を６０〜８０ｗ％混合して調製
した導電スラリーを夫々充填する。スラリー充填後にフ
ィルムＦを図１の矢印方向に移動させると、第１塗工機
１を通過する過程でフィルムＦの一面に誘電体スラリー
が幅方向に間隔をおいてストライプ状に連続塗工され、
これによりフィルムＦに複数の本体材料部１１が形成さ
れる。本体材料部１１は乾燥機２を通過する過程で乾燥
される。次いで、第２塗工機３を通過する過程で本体材
料部１１間の間隙に導電スラリーがやや盛り上がって塗
工され、これによりフィルムＦに複数の端子材料部１２
が形成される。フィルムＦ上の本体材料部１１と端子材
料部１２は続いて整形機４を通過する過程で熱加圧さ
れ、端子材料部１２が平滑化されて本体材料部１１と密
着する。ちなみに整形機４における加圧力は後述する圧
着時の圧力の１／３〜１／２程度である。以上で、所定
幅の本体材料部１１と端子材料部１２とがストライプ状
に交互に並ぶ基材シート１０が製造される。製造後の基
材シート１０はフィルムＦと共に巻き取られる。

【００１９】次に、上記の基材シート１０を利用した積
層コンデンサの製造方法について図５乃至図８を参照し
て説明する。

【００２０】まず、先に用意したフィルム付きの基材シ
ート１０を複数取りが可能な単位寸に切断する。次い
で、Ａｇ等の金属粉末を主成分とするペーストを材料と
し、スクリーン印刷，グラビア印刷等の方法によって基
材シート１０上に内部電極となる矩形状の導体層１３を
その中央部が端子材料部１２と重なるように形成する。
導体層１３は印刷位置が本体材料部１１及び端子材料部
１２の幅分だけ同方向にずれた２種類のもの（図５及び
図６参照）を用意する。

【００２１】次いで、図５及び図６に示した積層用シー
ト１０′を互いの端子材料部１２が合致するようにフィ
ルムＦを剥しながら交互に必要枚数積み重ね、且つ導体
層の形成されていない基材シート１０をその上下に必要
枚数重ねて３００〜３５０ｋｇ／ｃｍ² 前後の圧力で圧
着し、圧着後の積層体を図７の一点鎖線位置、即ち端子
材料部１２の中間位置と隣接する電極層１３の中間位置
で切断する。ちなみに上記の積み重ねは吸着ヘッドを用
いて用いて行われ、その位置決めは予めフィルム或いは
基材シートの一部に設けたマークをセンシングすること
によって行われる。

【００２２】切断後の積層チップの対向する２つの側面
には図８に示すように外部端子用の端子材料部１２が一
体に形成される。この積層チップは上記の導電スラリー
に用いられる金属種に対応した温度、例えばＡｇの場合
は８５０〜９００℃，Ｃｕの場合は９５０〜１０００
℃、Ｎｉの場合は１１００〜１２００℃の温度で焼成さ
る。そして、焼成後の積層チップの外部端子の表面には
半田食われや濡れ性を改善するためにＮｉ，Ｓｎ又はＳ
ｎ−Ｐｂ等のメッキ処理が施される。以上で対向する２
つの面に外部端子を有する積層コンデンサが製造され
る。

【００２３】このように上述の製造方法によれば、導体
層形成後の基材シート１０を上下の端子材料部１２が合
致するように積層，圧着し、該積層体を端子材料部１２
の中間位置と隣接する導体層１３の中間位置で切断して
いるので、切断と同時に積層チップの２側面に外部端子
用の端子材料部１２を設けることができ、従来のような
外部端子形成工程を省略して製造工数を簡略化すること
ができる。また、外部端子の形状にばらつきが少なく、
しかも部品寸法を切断精度のみに依存できるのでμｍ単
位の極めて高い寸法精度を期待できる。

【００２４】また、基材シート１０をフィルムＦ上に形
成してあるので、脆弱な基材シート１０をフィルムＦで
保持したまま取扱うことができ、吸着ヘッドを利用して
搬送や積層等を行う場合でも基材シート１０にしわ等の
変形を生じることがなく、変形を原因として生じ得る積
層不良や特性ばらつきの問題を排除して積層コンデンサ
を的確且つ安定に製造することができる。

【００２５】更に、端子材料部１２が本体材料部１１と
同一のセラミック粉末を含有することから、両材料部１
１，１２の馴染みを良くして密着力を高めることがで
き、焼成時に熱応力を原因として生じ得るクラックの発
生を防止して両者に高い結合力及び強度を確保できる。

【００２６】次に、ＬＣ複合部品（ＥＭＩフィルタ）用
の基材シートについて図９を参照して説明する。ＬＣ複
合部品の場合には成分の異なる３種類の基材シートを図
１のシート製造装置を用いて予め製造しておく。

【００２７】第１のシート２０はコンデンサ層部分に利
用されるもので、図９に示すようにアルミナホウケイ酸
ガラス等の誘電体スラリーから成る本体材料部２１と、
該誘電体スラリーにＡｇ等の金属粉末を混合して調製し
た導電スラリーから成る端子材料部２２とがフィルムＦ
上にストライプ状に交互に並んでいる。

【００２８】第２のシート３０はインダクタ層部分に利
用されるもので、同図に示すようにＮｉ−Ｚｎ系フェラ
イト粉末等を主成分とする磁性体スラリーから成る本体
材料部３１と、該磁性体スラリーにＡｇ等の金属粉末を
混合して調製した導電スラリーから成る端子材料部３２
とが第１のシート２０と同一寸法でフィルムＦ上にスト
ライプ状に交互に並んでいる。

【００２９】第３のシート４０は中間層部分に利用され
るもので、同図に示すように上記の誘電体スラリーと磁
性体スラリーと反応しずらい中間的な性質を有するセラ
ミックスラリーから成る本体材料部４１と、該セラミッ
クスラリーにＡｇ等の金属粉末を混合して調製した導電
スラリーから成る端子材料部４２とが第１のシート２０
と同一寸法でフィルムＦ上にストライプ状に交互に並ん
でいる。各シート２０，３０，４０に用いられる導電ス
ラリーの金属粉末の混合割合は先に述べた積層コンデン
サの場合と同様である。

【００３０】次に、上記の基材シート２０，３０，４０
を利用したＬＣ複合部品の製造方法について図１０乃至
図１６を参照して説明する。

【００３１】製造に際しては、上記の基材シート２０，
３０，４０を用いてコンデンサ層用シート２０′とイン
ダクタ層用シート３０′と中間層用シート４０′を夫々
形成する。

【００３２】中間層用シート４０′は、上記のフィルム
付き基材シート４０を複数取りが可能な単位寸法に切断
した後、図１０に示すように本体材料部４１の長手方向
に等間隔で１対の矩形孔４３を形成し、端子材料部４２
と同様の導電スラリーを材料としてスクリーン印刷，グ
ラビア印刷等の方法によって孔４３内に第２の端子材料
部４４を形成する。本体材料部４１における矩形孔４３
の形成は、レーザ光をマスクを通じて本体材料部に照射
する方法やレーザ光をスキャンさせる方法によってフィ
ルムＦに損傷を与えることなく的確に行うことができ
る。

【００３３】コンデンサ層用シート２０′は、上記のフ
ィルム付き基材シート４０を基材シート２０を複数取り
が可能な単位寸法に切断した後、図１１（Ａ）に示すよ
うに中間層用シート４０′と同様の矩形孔２３を形成
し、端子材料部２２と同様の導電スラリーを材料として
スクリーン印刷，グラビア印刷等の方法によって孔２３
内に第２の端子材料部２４を形成する。次いで、Ａｇ等
の金属粉末を主成分とするペーストを材料とし、スクリ
ーン印刷，グラビア印刷等の方法によって本体材料部１
１上に内部電極となる矩形状の導体層２５をその端部が
第２の端子材料部２４と接触或いは重なるように形成す
る。導体層２５は上記以外に同図（Ｂ）に示すように第
２の端子材料部２４との接続端が異なる計２種類のもの
を用意する。

【００３４】インダクタ層用シート３０′は、上記のフ
ィルム付き基材シート３０を複数取りが可能な単位寸法
に切断した後、図１２（Ａ）に示すように中間層用シー
ト４０′と同様の矩形孔３３を形成し、端子材料部３２
と同様の導電スラリーを材料としてスクリーン印刷，グ
ラビア印刷等の方法によって孔３３内に第２の端子材料
部３４を形成する。次いで、Ａｇ等の金属粉末を主成分
とするペーストを材料とし、スクリーン印刷，グラビア
印刷等の方法によって本体材料部３１上にコイルとなる
略コ字形の導体層３５をその端部が第２の端子材料部２
４と接触或いは重なるように形成する。導体層３５は上
記以外に同図（Ｂ）に示すようにパターンが異なる計６
種類のものを合わせて用意する。また、積層時に上下方
向の各導体層３５がコイル状に接続されるよう、本体材
料部３１にはスルーホール（図中○印参照）が予め形成
され導体層印刷時に印刷ペーストの一部が充填される。
このスルーホールの形成も矩形孔と同様にレーザ光照射
が利用される。

【００３５】各シート２０′，３０′，４０′を用意し
た後は、端子材料部３３のみを形成した基材シート３０
の上に図１２に示した６種類のインダクタ層用シート３
０′を互いの端子材料部３２，３４が合致するようにフ
ィルムＦを剥しながら所定の順序で必要枚数積み重ねる
（図１３参照）。そして、この上に図１０に示した中間
層用シート４０′を互いの端子材料部３２，３４が合致
するようにフィルムＦを剥しながら必要枚数積み重ね、
この上に図１１に示した２種類のコンデンサ層用シート
２０′を互いの端子材料部３２，３４が合致するように
フィルムＦを剥しながら交互に必要枚数積み重ねる（図
１４参照）。端子材料部２４のみを形成した基材シート
２０′をその上下に重ねて圧着し、圧着後の積層体を図
１３，１４の一点鎖線位置、即ち端子材料部２２，３
２，４２の中間位置と第２の端子材料部２４，３４，４
４の中間位置で切断する。切断後の積層チップの対向す
る２つの側面には図１５及び図１６（Ａ）に示すように
外部端子用の端子材料部２４，３４，４４が一体に形成
され、他の側面に２２，３２，４２が一体に形成され
る。この積層チップは適宜温度で焼成され、焼成後に各
外部端子の表面に半田食われや濡れ性を改善するための
メッキ処理を施される。以上で４側面に外部端子を有す
るＬＣ複合部品、即ち図１６（Ｂ）に示すようにコイル
Ｌの両端にコンデンサＣが接続されたＬＣ複合部品が製
造される。

【００３６】このように上述の製造方法によれば、導体
層形成後の基材シート２０，３０，４０を上下の端子材
料部２２，３２，４２及び２４，３４，４４が合致する
ように積層，圧着し、該積層体を両端子材料部の中間位
置で切断しているので、切断と同時に積層チップの４側
面に外部端子用の端子材料部２２，３２，４２及び２
４，３４，４４を設けることができ、従来のような外部
端子形成工程を省略して製造工数を簡略化することがで
きる。他の効果は先に述べた積層コンデンサの場合と同
様である。

【００３７】尚、フィルム上に形成される本体材料部と
端子材料部との密着力を高める方法としては、図１７
（Ａ）に示すように本体材料部４１の側面（本体材料部
４１と端子材料部４２との境界面）に段差４１ａを設
け、該段差４１ａにより両者の接触面積を増加させる方
法や、図１７（Ｂ）に示すように本体材料部５１の側面
にテーパ５１ａを設け、該テーパ５１ａにより両者の接
触面積を増加させる方法等や本体材料部の側面に凹凸を
形成する方法等が挙げられる。上記の段差４１ａ及びテ
ーパ５１ａ等を塗工と同時に形成することが難しい場合
には後加工で形成してもよい。

【００３８】また、基材シートをフィルムと共に単位寸
法に切断しこれをフィルムを剥しながら積層する方法を
例示したが、これに代えてフィルム上の基材シートから
単位寸法分のシートを抜き出して積層する方法を採用し
てもよい。また、フィルムとして長尺のものを用いた
が、単位寸法のフィルムを用いこの上に印刷等の方法に
よって基材シートを形成するようにしてもよい。

【００３９】以上、本発明を積層コンデンサとＬＣ複合
部品に適用した例を説明したが、本発明はこれら以外の
積層型電子部品、例えば積層インダクタ、積層トラン
ス、積層混成部品等に幅広く適用でき同様の効果を得る
ことができる。

【００４０】

【発明の効果】以上詳述したように、請求項１の発明に
よれば、導体層形成後の基材シートを上下の端子材料部
が合致するように積層，圧着し、該積層体を端子材料部
の中間位置と隣接する導体層の中間位置で切断している
ので、切断と同時に積層チップの２側面に外部端子用の
端子材料部を設けることができ、従来のような外部端子
形成工程を省略して製造工数を簡略化することができ
る。また、外部端子の形状にばらつきが少なく、しかも
部品寸法を切断精度のみに依存できるのでμｍ単位の極
めて高い寸法精度を期待できる。

【００４１】請求項２の発明によれば、導体層形成後の
基材シートを上下の端子材料部及び第２の端子材料部が
合致するように積層，圧着し、該積層体を両端子材料部
の中間位置で切断しているので、切断と同時に積層チッ
プの４側面に外部端子用の端子材料部を設けることがで
き、従来のような外部端子形成工程を省略して製造工数
を簡略化することができる。他の効果は請求項１と同様
である。

【００４２】請求項３の発明によれば、基材シートをフ
ィルム上に形成してあるので、脆弱な基材シートをフィ
ルムで保持したまま取扱うことができ、吸着ヘッドを利
用して搬送や積層等を行う場合でも基材シートにしわ等
の変形を生じることがなく、変形を原因として生じ得る
積層不良や特性ばらつきの問題を排除して電子部品を的
確且つ安定に製造することができる。他は請求項１又は
２と同様の効果が得られる。

【００４３】請求項４の発明によれば、端子材料部が本
体材料部と同一或いは同系成分を含有することから、両
材料部の馴染みを良くして密着力を高めることができ、
焼成時に熱応力を原因として生じ得るクラックの発生を
防止して両者に高い結合力及び強度を確保できる。他は
請求項１乃至３と同様の効果が得られる。

【００４４】請求項５の発明によれば、本体材料部と端
子材料部との境界面に段差或いはテーパを形成すること
で、両者の接触面積を増加させて密着力を高めることが
でき、請求項４と同様に結合力と強度を増すことができ
る。他は請求項１乃至４と同様の効果が得られる。

【図面の簡単な説明】

【図１】基材シート製造装置の概略図

【図２】図１のａ位置における上面図及び部分断面図

【図３】図１のｂ位置における上面図及び部分断面図

【図４】図１のｃ位置における上面図及び部分断面図

【図５】積層用シートの上面図

【図６】積層用シートの上面図

【図７】積層方法及び切断位置を示す図

【図８】積層チップの断面図

【図９】基材シートの上面図

【図１０】中間層用シートの上面図

【図１１】コンデンサ層用シートの上面図

【図１２】インダクタ層用シートの上面図

【図１３】インダクタ層の積層方法及び切断位置を示す
図

【図１４】コンデンサ層の積層方法及び切断位置を示す
図

【図１５】積層チップの断面図

【図１６】積層チップの斜視図及び等価回路図

【図１７】本体材料部と端子材料部との境界面を示す図

【符号の説明】

Ｆ…フィルム、１０…基材シート、１０′…積層用シー
ト、１１…本体材料部、１２…端子材料部、１３…導体
層、２０…基材シート、２０′…コンデンサ層用シー
ト、２１…本体材料部、２２…端子材料部、２３…孔、
２４…端子材料部、２５…導体層、３０…基材シート、
３０′…インダクタ層用シート、３１…本体材料部、３
２…端子材料部、３３…孔、３４…端子材料部、３５…
導体層、４０…基材シート、４０′…中間層用シート、
４１…本体材料部、４２…端子材料部、４４…端子材料
部。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 所定幅の本体材料部と端子材料部とがス
   トライプ状に交互に並ぶ基材シートを得る工程と、 基材シート上に所定パターンの導体層を形成する工程
   と、 導体層形成後の基材シートを上下の端子材料部が合致す
   るように積層，圧着して積層体を得る工程と、 積層体を端子材料部の中間位置と隣接する導体層の中間
   位置で切断して積層チップを得る工程と、 積層チップを焼成する工程とを具備した、 ことを特徴とする積層型電子部品の製造方法。
2. 【請求項２】 本体材料部の長手方向に第２の端子材料
   部を間隔をおいて形成し、積層体を両端子材料部の中間
   位置で切断した、 ことを特徴とする請求項１記載の積層型電子部品の製造
   方法。
3. 【請求項３】 基材シートをフィルム上に形成した、 ことを特徴とする請求項１又は２記載の積層型電子部品
   の製造方法。
4. 【請求項４】 端子材料部が本体材料部と同一或いは同
   系成分を含有する、 ことを特徴とする請求項１乃至３の何れか１項記載の積
   層型電子部品の製造方法。
5. 【請求項５】 本体材料部と端子材料部との境界面に段
   差或いはテーパを形成した、 ことを特徴とする請求項１乃至４の何れか１項記載の積
   層型電子部品の製造方法。