JP2015198241A - クワッドフラットノーリードパッケージ装置及びその製造方法 - Google Patents

クワッドフラットノーリードパッケージ装置及びその製造方法 Download PDF

Info

Publication number
JP2015198241A
JP2015198241A JP2014131490A JP2014131490A JP2015198241A JP 2015198241 A JP2015198241 A JP 2015198241A JP 2014131490 A JP2014131490 A JP 2014131490A JP 2014131490 A JP2014131490 A JP 2014131490A JP 2015198241 A JP2015198241 A JP 2015198241A
Authority
JP
Japan
Prior art keywords
thin film
film layer
quad flat
manufacturing
package device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014131490A
Other languages
English (en)
Inventor
明▲徳▼ 杜
Myeong-Deok Tu
明▲徳▼ 杜
靜邑 林
Ching-I Lin
靜邑 林
嘉仁 許
Chia-Jen Hsu
嘉仁 許
▲聖▼仁 林
Sheng-Jen Lin
▲聖▼仁 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lingsen Precision Industries Ltd
Original Assignee
Lingsen Precision Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lingsen Precision Industries Ltd filed Critical Lingsen Precision Industries Ltd
Publication of JP2015198241A publication Critical patent/JP2015198241A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
    • H01L2924/401—LASER

Abstract

【課題】 クワッドフラットノーリードパッケージ装置及びその製造方法を提供することを課題とする。【解決手段】 クワッドフラットノーリードパッケージ装置の製造方法であって、まず伝導層３０を薄膜層２０の表面に形成し、また、電子回路配置手段を通じて伝導層３０に複数の導体線路３１が形成され、次にチップ４０の各コンタクトパッド４１を各導体線路３１の先端に電気的に接続し、そしてドリル手段を通じて薄膜層２０に複数のスルーホール２１が形成され、且つ、各導体線路３１の末端が各スルーホール２１内に各々露出し、最後に複数の金属バンプ５０を各スルーホール２１に設けることにより、チップ４０の信号が各導体線路３１を通じて薄膜層２０の裏面まで伝達される。【選択図】 図１

Description

本発明は、パッケージ装置及びその方法に関し、特に、クワッドフラットノーリードパッケージ装置及びその製造方法に関する。
科学技術の日進月歩の発展に伴い、ハイテク電子産業においても多機能で、より一層人間的な各種電子機器が続々と発表されており、例えばクワッドノーリードパッケージ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ Ｐａｃｋａｇｅ，ＱＦＮ）或いはウェハレベルチップサイズパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ，ＷＬＣＳＰ）のような半導体パッケージのサイズを縮小する技術も急速に発展してきている。その目的は、素子の体積を減らす以外に、生産コストを削減でき、また好ましい電気特性を得ることを可能にすることである。
チップの基材上表面に直接形成する技術及び、現在業界では再配置層（Ｒｅ−Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ、ＲＤＬ）技術がクワッドノーリードパッケージ（ＱＦＮ）の製品に運用され、まず銅箔層（Ｃｕ ｆｏｉｌ ｌａｙｅｒ）を基材とし、ＲＤＬ技術により改めて回路が再配置され、次にウェハ（Ｗａｆｅｒ）とボンディングする。しかしながら、再配置を行った時、再配置層が１つの領域内の複数の金属製コンタクトパッド上に形成され、層が追加されると、パッケージサイズが大きくなり、かつ製造工程の難易度が高くなるため、生産の歩留まり率及びコストに影響を及ぼす。
上記をとりまとめと、従来のクワッドノーリードパッケージ装置及び方法は、上記の欠点があるため、改良の必要があった。
本発明は、ＷＬＣＳＰの運用及びＴａｐｅ ＱＦＮの派生であり、これを介することでパッケージ工程を簡素化できるだけではなく、更に生産コストを削減すると共に歩留まり率を向上できるクワッドフラットノーリードパッケージ装置及びその製造方法を提供することを主な目的とする。
上記目的を達成するため、本発明に係るクワッドフラットノーリードパッケージ装置の製造方法は、薄膜層を提供するステップと、薄膜層の表面に伝導層を提供するステップと、電子回路配置手段により伝導層に複数の導体線路を形成するステップと、複数のコンタクトパッドを有し、各コンタクトパッドを各導体線路の先端に電気的に接続するチップを提供するステップと、ドリル手段により薄膜層に複数のスルーホールを形成し、且つ、各導体線路の末端を各スルーホール内にそれぞれ露出させるステップと、複数の金属バンプを各スルーホールにそれぞれ設け、各導体線路を経由してチップの信号を薄膜層の裏面まで伝達するステップと、を含む。
また、薄膜層の表面にコロイドを形成するステップをさらに含む。
また、チップを研磨するステップを更に含む。
また、薄膜層の各スルーホールは、レーザードリル方式で形成される。
上記目的を達成するため、本発明で別途提供されるクワッドフラットノーリードパッケージ装置の製造方法は、薄膜層を提供するステップと、薄膜層の上表面に伝導層を提供するステップと、電子回路配置手段により伝導層に複数の導体線路を形成するステップと、複数のチップを包括するウェハを伝導層の上表面に設け、各チップが互いに隣接して配列されており複数のコンタクトパッドを有し、各コンタクトパッドが各導体線路の先端に電気的に接続するステップと、ドリル手段を通じて薄膜層に複数のスルーホールが形成され、且つ各導体線路の末端が各スルーホール内にそれぞれ露出するステップと、複数の金属バンプが各スルーホールに形成され、ウェハの各チップの信号が各導体線路を通じて薄膜層の裏面まで伝達されるステップと、切断手段を利用して各チップ間の切断経路に沿って切断するステップと、を含む。
薄膜層の表面にコロイドを形成するステップをさらに含む。
ウェハを研磨するステップを更に含む。
薄膜層の各スルーホールは、レーザードリル方式で形成される。
上記目的を達成するため、本発明で提供されるクワッドフラットノーリードパッケージ装置は、複数のスルーホールを有する薄膜層と、薄膜層の表面に各々敷設されており且つ末端が各スルーホール内に露出する複数の導体線路と、各導体線路の先端に電気的に接続する複数のコンタクトパッドを有するチップと、各スルーホールにそれぞれ位置し且つ一端が各導体線路の末端に接続されており他端が薄膜層の裏面から突出する複数の金属バンプと、を備える。
薄膜層の各導体線路に向かう表面は、接着性のあるコロイドを有する。
これを介して、本発明のクワッドフラットノーリードパッケージ装置は、ＷＬＣＳＰの運用だけではなく、更にＴａｐｅ ＱＦＮの派生であるため、パッケージ工程を簡素化することで、生産コストの削減と共に歩留まり率の向上を可能にする。
本発明の構成、特徴及びその目的を審査官に更に理解してもらうため、以下に本発明の若干の実施形態を挙げて図面に基づいて後記通り詳細に説明すると同時に、当業者は具体的な実施が可能になる。ただし、以下に述べるものは、本発明の技術内容及び特徴を明らかにするために提供する一実施形態であって、本発明の属する技術の分野における通常の知識を有する者が本発明の技術内容及び特徴を理解した後、本発明の精神を逸脱しない限りにおいて行われる種々の修正、変更又は構成要素の減少は本発明の特許請求の範囲に含む。
本発明の第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置の断面図である。 第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。 第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。 第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。 第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。 第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。 第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。 第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。 第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。 第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。 第２実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。 第２実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。 第２実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。 第２実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。 第２実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。 第２実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。 第２実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
（第１実施形態）
以下に、本発明の装置、特徴及び効果を詳細に説明するため、第１実施形態を挙げると共に添付図面に基づいて説明する。
図１を参照すると、本発明の第１実施形態で提供されるクワッドフラットノーリードパッケージ装置１０であり、薄膜層２０と複数の導体線路３０とチップ４０と複数の金属バンプ５０とを含む。
薄膜層２０は、複数のスルーホール２１と各導体線路３０に向かう表面にある接着性のあるコロイド２３とを備える。
各導体線路３１は、薄膜層２０の表面に敷設され、且つ各導体線路３１の末端が各スルーホール２１内に各々露出する。
チップ４０は、複数のコンタクトパッド４１を備え、各コンタクトパッド４１が各導体線路３１の先端に各々電気的に接続される。
各金属バンプ５０は、各スルーホール２１に各々位置し、且つ一端が各導体線路３１の末端に接続し、他端が薄膜層２０の裏面から突出する。
図２を参照すると、本発明の第１実施形態で提供されるクワッドフラットノーリードパッケージ装置１０で、次のステップを含む。
ステップＡ：図２ａに示すように、まず薄膜層２０の上表面に伝導層３０が形成される。本実施形態において伝導層３０は、銅箔（Ｃｕ ｆｏｉｌ）とする。薄膜層２０は、予め薄膜層２０の上表面に形成されるコロイド２３を更に含み、薄膜層２０は接着テープのような形態である。また薄膜層２０は、コロイド２３を有する接着テープのようなものであるため、伝導層３０は簡単に薄膜層２０と相互に簡単にボンディングが行われることにより、工程の難易度を下げることができる。
ステップＢ：図２ｂ〜図２ｃに示すように、電子回路配置手段を通じて伝導層３０に各導体線路３１が形成される。本実施形態において、電子回路配置手段は、再配置（Ｒｅ−Ｄｉｓｔｒｉｂｕｔｉｏｎ）技術を利用して伝導層３０に所定の導体線路３１を形成する。つまり、業界で称する再配置層（Ｒｅ−Ｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ，ＲＤＬ）である。
ステップＣ：図２ｄ〜図２ｅに示すように、複数のコンタクトパッド４１を備えるチップ４０を提供し、各コンタクトパッド４１が各導体線路３１の先端に各々電気的に接続する。
ステップＤ：図２ｆ〜図２ｇに示すように、ドリル手段を通じて薄膜層２０に複数のスルーホール２１が形成され、且つ各導体線路３１の末端が各スルーホール２１内に露出し、薄膜層２０の各スルーホール２１がレーザードリルの方式で形成される。
ステップＥ：図２ｈ〜図２ｉに示すように、複数の金属バンプ５０を各スルーホール２１に各々設け、チップ４０の信号が各導体線路３１を通じて薄膜層２０の裏面まで伝達され、また各金属バンプ５０伝送される。そこで、各金属バンプ５０は、ボールマウンティング（Ｂａｌｌ Ｍｏｕｎｔｉｎｇ）方式で各スルーホール２１に形成されることにより、生産の品質及び効率を向上させる。
ステップＣとステップＤの間にチップ４０研磨ステップを更に含み、チップ４０の厚さは予め設定された要求条件を満たす。
（第２実施形態）
以下、本発明の装置、特徴及び効果を説明するため、第２実施形態を次の図面に基づいて説明する。一部の技術的特徴は、上述で開示されたため、ここでの詳細な説明は省略する。
図３を参照すると、本発明の第２実施形態で別途提供されるクワッドフラットノーリードパッケージ装置１０´で、次のステップを含む。
ステップＡ：図３ａに示すように、薄膜層２０の上表面に伝導層３０が形成される。実際の実施において、薄膜層２０の表面が先に開示されたものと同じようにコロイド２３を備え、コロイド２３を通じて伝導層３０を簡単に薄膜層２０にボンディングさせることができる。
ステップＢ：図３ｂに示すように、電子回路配置手段を通じて伝導層３０に各導体線路３１が形成される。
ステップＣ：図３ｃに示すように、各チップ４０を包括するウェハ４を伝導層３０の上表面に設け、各チップ４０が互いに隣接して配列し、且つ各コンタクトパッド４１を各々備え、また各コンタクトパッド４１を各導体線路３１の先端に電気的に接続する。
ステップＤ：図３ｄに示すように、ウェハ４の上表面において研磨工程を行い、ウェハ４の厚さは予め設定された要求条件を満たす。
ステップＥ：図３ｅに示すように、ドリル手段を通じて薄膜層２０に複数のスルーホール２１が形成され、且つ各導体線路３１の末端が各スルーホール２１内に露出し、薄膜層２０の各スルーホール２１がレーザードリルの方式で形成される。
ステップＦ：図３ｆに示すように、複数の金属バンプ５０に各スルーホール２１を形成し、ウェハ４の各チップ４０の信号が各導体線路３１を通じて薄膜層２０の裏面まで伝達される。
ステップＧ：図３ｇに示すように、切断手段を用いて各チップ４０間の切断経路Ｐに沿って切断すると、切断完了後上記第１実施形態のクワッドフラットノーリードパッケージ装置１０と同じようになる。
上記をまとめると、本発明のクワッドフラットノーリードパッケージ装置１０、１０´及びその製造方法は、ウェハレベルチップサイズパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ，ＷＬＣＳＰ）の運用だけではなく、テープクワッドフラットノーリード（Ｔａｐｅ Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ Ｐａｃｋａｇｅ，Ｔａｐｅ ＱＦＮ）の派生でもあり、更に重要なのは本発明が複雑なパッケージ工程を簡素化することにより、生産コストの削減と共にその歩留まり率の向上を可能にする。
本発明が先に開示する実施形態における構成要素は、例として説明するものであって、本発明の特許請求の範囲を制限することではなく、その他の等価要素の代替又は変更は本発明の特許請求の範囲に含まれる。
１０、１０´ パッケージ装置、
２０ 薄膜層、
２１ スルーホール、
２３ コロイド、
３０ 導通層、
３１ 導体線路、
４ ウェハ、
４０ チップ、
４１ コンタクトパッド、
５０ 金属バンプ、
Ｐ 切断経路。

Claims (10)

  1. 薄膜層を提供するステップと、
    前記薄膜層の表面に伝導層を提供するステップと、
    電子回路配置手段により前記伝導層に複数の導体線路を形成するステップと、
    複数のコンタクトパッドを有し、各前記コンタクトパッドを各前記導体線路の先端に電気的に接続するチップを提供するステップと、
    ドリル手段により前記薄膜層に複数のスルーホールを形成し、且つ、各前記導体線路の末端を各前記スルーホール内にそれぞれ露出させるステップと、
    複数の金属バンプを各前記スルーホールにそれぞれ設け、各前記導体線路を経由して前記チップの信号を前記薄膜層の裏面まで伝達するステップと、
    を含むことを特徴とするクワッドフラットノーリードパッケージ装置の製造方法。
  2. 前記薄膜層の表面にコロイドを形成するステップをさらに含むことを特徴とする請求項１に記載のクワッドフラットノーリードパッケージ装置の製造方法。
  3. 前記チップを研磨するステップを更に含むことを特徴とする請求項１に記載のクワッドフラットノーリードパッケージ装置の製造方法。
  4. 前記薄膜層の各前記スルーホールは、レーザードリル方式で形成されることを特徴とする請求項１に記載のクワッドフラットノーリードパッケージ装置の製造方法。
  5. 薄膜層を提供するステップと、
    前記薄膜層の上表面に伝導層を提供するステップと、
    電子回路配置手段により前記伝導層に複数の導体線路を形成するステップと、
    複数のチップを包括するウェハを前記伝導層の上表面に設け、各前記チップが互いに隣接して配列されており複数のコンタクトパッドを有し、各前記コンタクトパッドが各前記導体線路の先端に電気的に接続するステップと、
    ドリル手段により前記薄膜層に複数のスルーホールを形成し、且つ、各前記導体線路の末端が各前記スルーホール内にそれぞれ露出するステップと、
    複数の金属バンプを各前記スルーホールに形成し、前記ウェハの各前記チップの信号が各前記導体線路により前記薄膜層の裏面まで伝達されるステップと、
    切断手段を利用して各前記チップ間の切断経路に沿って切断するステップと、
    を含むことを特徴とするクワッドフラットノーリードパッケージ装置の製造方法。
  6. 前記薄膜層の表面にコロイドを形成するステップをさらに含むことを特徴とする請求項５に記載のクワッドフラットノーリードパッケージ装置の製造方法。
  7. 前記ウェハを研磨するステップを更に含むことを特徴とする請求項５に記載のクワッドフラットノーリードパッケージ装置の製造方法。
  8. 前記薄膜層の各前記スルーホールは、レーザードリル方式で形成されることを特徴とする請求項５に記載のクワッドフラットノーリードパッケージ装置の製造方法。
  9. 複数のスルーホールを有する薄膜層と、
    前記薄膜層の表面に敷設されており、且つ、末端が前記スルーホール内に露出する複数の導体線路と、
    各前記導体線路の先端に電気的に接続する複数のコンタクトパッドを有するチップと、
    各前記スルーホールにそれぞれ位置し、且つ、一端が各前記導体線路の末端に接続されており、他端が前記薄膜層の裏面から突出する複数の金属バンプと、
    を備えることを特徴とするクワッドフラットノーリードパッケージ装置。
  10. 前記薄膜層の各前記導体線路に向かう表面は、接着性のあるコロイドを有することを特徴とする請求項９に記載のクワッドフラットノーリードパッケージ装置。
JP2014131490A 2014-03-31 2014-06-26 クワッドフラットノーリードパッケージ装置及びその製造方法 Pending JP2015198241A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103112028A TWI539562B (zh) 2014-03-31 2014-03-31 Quaternary planar pinless package structure and its manufacturing method
TW103112028 2014-03-31

Publications (1)

Publication Number Publication Date
JP2015198241A true JP2015198241A (ja) 2015-11-09

Family

ID=54167306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014131490A Pending JP2015198241A (ja) 2014-03-31 2014-06-26 クワッドフラットノーリードパッケージ装置及びその製造方法

Country Status (4)

Country Link
US (1) US20150279796A1 (ja)
JP (1) JP2015198241A (ja)
CN (1) CN104952736A (ja)
TW (1) TWI539562B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10566309B2 (en) * 2016-10-04 2020-02-18 Infineon Technologies Ag Multi-purpose non-linear semiconductor package assembly line
US11315453B1 (en) * 2020-11-08 2022-04-26 Innolux Corporation Tiled display device with a test circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321157A (ja) * 1994-05-25 1995-12-08 Nec Corp フレキシブルフィルム及びこれを有する半導体装置
JP2000036518A (ja) * 1998-07-16 2000-02-02 Nitto Denko Corp ウェハスケールパッケージ構造およびこれに用いる回路基板
JP2001057404A (ja) * 1999-06-07 2001-02-27 Rohm Co Ltd 半導体装置およびその製造方法
JP2007150374A (ja) * 1997-03-21 2007-06-14 Seiko Epson Corp 半導体装置及びフィルムキャリアテープ並びにこれらの製造方法
JP2008066685A (ja) * 2005-10-17 2008-03-21 Seiko Instruments Inc 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5719354A (en) * 1994-09-16 1998-02-17 Hoechst Celanese Corp. Monolithic LCP polymer microelectronic wiring modules
US6812048B1 (en) * 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6867072B1 (en) * 2004-01-07 2005-03-15 Freescale Semiconductor, Inc. Flipchip QFN package and method therefor
JP2008042063A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置
US8642385B2 (en) * 2011-08-09 2014-02-04 Alpha & Omega Semiconductor, Inc. Wafer level package structure and the fabrication method thereof
US8524577B2 (en) * 2011-10-06 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming reconstituted wafer with larger carrier to achieve more eWLB packages per wafer with encapsulant deposited under temperature and pressure
CN103035545B (zh) * 2011-10-10 2017-10-17 马克西姆综合产品公司 使用引线框架的晶圆级封装方法
CN103681377B (zh) * 2012-09-01 2016-09-14 万国半导体股份有限公司 带有底部金属基座的半导体器件及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321157A (ja) * 1994-05-25 1995-12-08 Nec Corp フレキシブルフィルム及びこれを有する半導体装置
JP2007150374A (ja) * 1997-03-21 2007-06-14 Seiko Epson Corp 半導体装置及びフィルムキャリアテープ並びにこれらの製造方法
JP2000036518A (ja) * 1998-07-16 2000-02-02 Nitto Denko Corp ウェハスケールパッケージ構造およびこれに用いる回路基板
JP2001057404A (ja) * 1999-06-07 2001-02-27 Rohm Co Ltd 半導体装置およびその製造方法
JP2008066685A (ja) * 2005-10-17 2008-03-21 Seiko Instruments Inc 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW201537699A (zh) 2015-10-01
US20150279796A1 (en) 2015-10-01
TWI539562B (zh) 2016-06-21
CN104952736A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
TWI651828B (zh) 晶片封裝結構及其製造方法
TWI496270B (zh) 半導體封裝件及其製法
US20120038044A1 (en) Chip scale package and fabrication method thereof
TWI497645B (zh) 半導體封裝件及其製法
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
TW201244034A (en) Package structure having embedded electronic component and fabrication method thereof
TW201417235A (zh) 封裝結構及其製法
TWI446508B (zh) 無核心式封裝基板及其製法
TW201434121A (zh) 封裝基板及其製法暨半導體封裝件及其製法
TW201618246A (zh) 半導體封裝件及其製法
TW201442199A (zh) 半導體封裝件及其製法
JP2015198241A (ja) クワッドフラットノーリードパッケージ装置及びその製造方法
JP2011044557A (ja) マルチチップモジュールの製造方法及びマルチチップモジュール
KR20140045461A (ko) 집적회로 패키지
TWI566364B (zh) 半導體封裝件及其製法
JP6210533B2 (ja) プリント基板およびその製造方法
KR101594492B1 (ko) 반도체 패키지 구조물 및 그 제작 방법
JP2016072588A (ja) Ｑｆｎパッケージ構造体およびｑｆｎパッケージング方法
KR20090123684A (ko) 플립 칩 패키지의 제조 방법
TW202121613A (zh) 晶片封裝結構及其製造方法
KR101540927B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI608579B (zh) 半導體結構及其製法
KR20130059580A (ko) 반도체 패키지 및 그의 제조방법
KR101563912B1 (ko) 칩 적층형 반도체 패키지 및 이의 제조 방법
TWI541952B (zh) 半導體封裝件及其製法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160927