JP2003209137A - 実装構造基板及びその製造方法並びに電子機器 - Google Patents
実装構造基板及びその製造方法並びに電子機器Info
- Publication number
- JP2003209137A JP2003209137A JP2002008749A JP2002008749A JP2003209137A JP 2003209137 A JP2003209137 A JP 2003209137A JP 2002008749 A JP2002008749 A JP 2002008749A JP 2002008749 A JP2002008749 A JP 2002008749A JP 2003209137 A JP2003209137 A JP 2003209137A
- Authority
- JP
- Japan
- Prior art keywords
- electrical connection
- mounting structure
- structure substrate
- connection portion
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 信頼性の高い実装構造を提供することにあ
る。 【解決手段】 実装構造基板は、第１の電気的接続部２
０を有する半導体装置１０と、第２の電気的接続部４２
を有する基板４０と、第３の電気的接続部５０と、を有
する。第１及び第２の電気的接続部２０，４２の表面は
対向して配置されている。第３の電気的接続部５０は、
第１及び第２の電気的接続部２０，４２の表面に接触し
て設けられ、その間の中央部にくびれ部５２を有する。
る。 【解決手段】 実装構造基板は、第１の電気的接続部２
０を有する半導体装置１０と、第２の電気的接続部４２
を有する基板４０と、第３の電気的接続部５０と、を有
する。第１及び第２の電気的接続部２０，４２の表面は
対向して配置されている。第３の電気的接続部５０は、
第１及び第２の電気的接続部２０，４２の表面に接触し
て設けられ、その間の中央部にくびれ部５２を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、実装構造基板及び
その製造方法並びに電子機器に関する。
その製造方法並びに電子機器に関する。
【０００２】
【背景技術】半導体装置が基板にフェースダウン実装さ
れた場合、例えばハンダからなる接合部に加えられる応
力を分散させることが重要である。従来、半導体装置の
内部に、応力を分散させる構造を設けていたが、十分な
効果が得られないことがあった。特に、ウエハ単位でパ
ッケージングを行うウエハーレベルＣＳＰで、信頼性の
向上が期待されていた。
れた場合、例えばハンダからなる接合部に加えられる応
力を分散させることが重要である。従来、半導体装置の
内部に、応力を分散させる構造を設けていたが、十分な
効果が得られないことがあった。特に、ウエハ単位でパ
ッケージングを行うウエハーレベルＣＳＰで、信頼性の
向上が期待されていた。
【０００３】本発明は、従来の問題点を解決したもので
あり、その目的は、信頼性の高い実装構造を提供するこ
とにある。
あり、その目的は、信頼性の高い実装構造を提供するこ
とにある。
【０００４】
【課題を解決するための手段】（１）本発明に係る実装
構造基板は、第１の電気的接続部を有する半導体装置
と、第２の電気的接続部を有する基板と、第３の電気的
接続部と、を有し、前記第１及び第２の電気的接続部の
表面は対向して配置され、前記第３の電気的接続部は、
前記第１及び第２の電気的接続部の表面に接触して設け
られ、前記第１及び第２の電気的接続部の間の中央部に
くびれ部を有する。
構造基板は、第１の電気的接続部を有する半導体装置
と、第２の電気的接続部を有する基板と、第３の電気的
接続部と、を有し、前記第１及び第２の電気的接続部の
表面は対向して配置され、前記第３の電気的接続部は、
前記第１及び第２の電気的接続部の表面に接触して設け
られ、前記第１及び第２の電気的接続部の間の中央部に
くびれ部を有する。
【０００５】本発明の発明者の試験（温度サイクル試
験）によれば、第３の電気的接続部の中央部にくびれ部
を形成すると、第３の電気的接続部のクラックが入りに
くいことが分かった。したがって、実装構造の信頼性が
高い。
験）によれば、第３の電気的接続部の中央部にくびれ部
を形成すると、第３の電気的接続部のクラックが入りに
くいことが分かった。したがって、実装構造の信頼性が
高い。
【０００６】（２）この実装構造基板において、前記第
３の電気的接続部の前記くびれ部に開口が位置するよう
に設けられた樹脂層をさらに有し、前記樹脂層は、前記
半導体装置に設けられていてもよい。
３の電気的接続部の前記くびれ部に開口が位置するよう
に設けられた樹脂層をさらに有し、前記樹脂層は、前記
半導体装置に設けられていてもよい。
【０００７】（３）この実装構造基板において、前記く
びれ部の最もくびれた部分における前記第１又は第２の
電気的接続部の表面と平行な断面は、前記第１の電気的
接続部の表面よりも小さく、前記第２の電気的接続部の
表面は、前記くびれ部の前記断面よりも小さくてもよ
い。
びれ部の最もくびれた部分における前記第１又は第２の
電気的接続部の表面と平行な断面は、前記第１の電気的
接続部の表面よりも小さく、前記第２の電気的接続部の
表面は、前記くびれ部の前記断面よりも小さくてもよ
い。
【０００８】本発明の発明者の試験によれば、この場合
に最も良好な結果が出た。
に最も良好な結果が出た。
【０００９】（４）この実装構造基板において、前記第
１の電気的接続部の表面の直径Ａと、前記くびれ部の前
記断面の直径Ｂと、前記第２の電気的接続部の表面の直
径Ｃとは、 Ｃ＜Ｂ＜Ａ の関係を有してもよい。
１の電気的接続部の表面の直径Ａと、前記くびれ部の前
記断面の直径Ｂと、前記第２の電気的接続部の表面の直
径Ｃとは、 Ｃ＜Ｂ＜Ａ の関係を有してもよい。
【００１０】（５）この実装構造基板において、前記第
１の電気的接続部の表面の直径Ａと、前記くびれ部の前
記断面の直径Ｂとは、 ０．７Ａ≦Ｂ＜１．０Ａ の関係を有してもよい。
１の電気的接続部の表面の直径Ａと、前記くびれ部の前
記断面の直径Ｂとは、 ０．７Ａ≦Ｂ＜１．０Ａ の関係を有してもよい。
【００１１】（６）この実装構造基板において、前記く
びれ部の前記断面の直径Ｂと、前記第２の電気的接続部
の表面の直径Ｃとは、 ０．７Ｂ≦Ｃ≦０．９Ｂ の関係を有してもよい。
びれ部の前記断面の直径Ｂと、前記第２の電気的接続部
の表面の直径Ｃとは、 ０．７Ｂ≦Ｃ≦０．９Ｂ の関係を有してもよい。
【００１２】（７）この実装構造基板において、前記第
１の電気的接続部の表面の面積ａと、前記くびれ部の前
記断面の面積ｂと、前記第２の電気的接続部の表面の面
積ｃとは、 ｃ＜ｂ＜ａ の関係を有してもよい。
１の電気的接続部の表面の面積ａと、前記くびれ部の前
記断面の面積ｂと、前記第２の電気的接続部の表面の面
積ｃとは、 ｃ＜ｂ＜ａ の関係を有してもよい。
【００１３】（８）この実装構造基板において、前記第
１の電気的接続部の表面の面積ａと、前記くびれ部の前
記断面の面積ｂとは、 ０．５ａ≦ｂ＜１．０ａ の関係を有してもよい。
１の電気的接続部の表面の面積ａと、前記くびれ部の前
記断面の面積ｂとは、 ０．５ａ≦ｂ＜１．０ａ の関係を有してもよい。
【００１４】（９）この実装構造基板において、前記く
びれ部の前記断面の面積ｂと、前記第２の電気的接続部
の表面の面積ｃとは、 ０．５ｂ≦ｃ≦０．８ｂ の関係を有してもよい。
びれ部の前記断面の面積ｂと、前記第２の電気的接続部
の表面の面積ｃとは、 ０．５ｂ≦ｃ≦０．８ｂ の関係を有してもよい。
【００１５】（１０）本発明に係る電子機器は、上記実
装構造基板を有する。
装構造基板を有する。
【００１６】（１１）本発明に係る実装構造基板の製造
方法は、半導体装置を基板に実装することを含み、前記
半導体装置は、第１の電気的接続部と、前記第１の電気
的接続部の表面に平行な断面において上端部が中央部よ
りも小さくなるように形成されて前記第１の電気的接続
部上に設けられた第１のろう材部と、前記第１のろう材
部の前記中央部の周囲を覆うとともに前記上端部を露出
させる開口を有する樹脂層と、を有し、前記基板は、第
２の電気的接続部と、前記第２の電気的接続部上に設け
られた第２のろう材部を有し、前記第１のろう材部の少
なくとも前記上端部と前記第２のろう材部を溶融させて
一体化させ、前記樹脂層の前記開口によって、くびれ部
を有するように第３の電気的接続部を形成する。
方法は、半導体装置を基板に実装することを含み、前記
半導体装置は、第１の電気的接続部と、前記第１の電気
的接続部の表面に平行な断面において上端部が中央部よ
りも小さくなるように形成されて前記第１の電気的接続
部上に設けられた第１のろう材部と、前記第１のろう材
部の前記中央部の周囲を覆うとともに前記上端部を露出
させる開口を有する樹脂層と、を有し、前記基板は、第
２の電気的接続部と、前記第２の電気的接続部上に設け
られた第２のろう材部を有し、前記第１のろう材部の少
なくとも前記上端部と前記第２のろう材部を溶融させて
一体化させ、前記樹脂層の前記開口によって、くびれ部
を有するように第３の電気的接続部を形成する。
【００１７】本発明の発明者の試験（温度サイクル試
験）によれば、第３の電気的接続部の中央部にくびれ部
を形成すると、第３の電気的接続部のクラックが入りに
くいことが分かった。したがって、信頼性の高い実装構
造を得ることができる。
験）によれば、第３の電気的接続部の中央部にくびれ部
を形成すると、第３の電気的接続部のクラックが入りに
くいことが分かった。したがって、信頼性の高い実装構
造を得ることができる。
【００１８】（１２）この実装構造基板の製造方法にお
いて、前記樹脂層の前記開口は、前記第１の電気的接続
部の表面よりも小さく、前記第２の電気的接続部の表面
は、前記樹脂層の前記開口よりも小さくてもよい。
いて、前記樹脂層の前記開口は、前記第１の電気的接続
部の表面よりも小さく、前記第２の電気的接続部の表面
は、前記樹脂層の前記開口よりも小さくてもよい。
【００１９】本発明の発明者の試験によれば、この場合
に最も良好な結果が出た。
に最も良好な結果が出た。
【００２０】（１３）この実装構造基板の製造方法にお
いて、前記第１の電気的接続部の表面の直径Ａと、前記
樹脂層の前記開口の直径Ｂと、前記第２の電気的接続部
の表面の直径Ｃとは、 Ｃ＜Ｂ＜Ａ の関係を有してもよい。
いて、前記第１の電気的接続部の表面の直径Ａと、前記
樹脂層の前記開口の直径Ｂと、前記第２の電気的接続部
の表面の直径Ｃとは、 Ｃ＜Ｂ＜Ａ の関係を有してもよい。
【００２１】（１４）この実装構造基板の製造方法にお
いて、前記第１の電気的接続部の表面の直径Ａと、前記
樹脂層の前記開口の直径Ｂとは、 ０．７Ａ≦Ｂ＜１．０Ａ の関係を有してもよい。
いて、前記第１の電気的接続部の表面の直径Ａと、前記
樹脂層の前記開口の直径Ｂとは、 ０．７Ａ≦Ｂ＜１．０Ａ の関係を有してもよい。
【００２２】（１５）この実装構造基板の製造方法にお
いて、前記樹脂層の前記開口の直径Ｂと、前記第２の電
気的接続部の表面の直径Ｃとは、 ０．７Ｂ≦Ｃ≦０．９Ｂ の関係を有してもよい。
いて、前記樹脂層の前記開口の直径Ｂと、前記第２の電
気的接続部の表面の直径Ｃとは、 ０．７Ｂ≦Ｃ≦０．９Ｂ の関係を有してもよい。
【００２３】（１６）この実装構造基板の製造方法にお
いて、前記第１の電気的接続部の表面の面積ａと、前記
樹脂層の前記開口の面積ｂと、前記第２の電気的接続部
の表面の面積ｃとは、 ｃ＜ｂ＜ａ の関係を有してもよい。
いて、前記第１の電気的接続部の表面の面積ａと、前記
樹脂層の前記開口の面積ｂと、前記第２の電気的接続部
の表面の面積ｃとは、 ｃ＜ｂ＜ａ の関係を有してもよい。
【００２４】（１７）この実装構造基板の製造方法にお
いて、前記第１の電気的接続部の表面の面積ａと、前記
樹脂層の前記開口の面積ｂとは、 ０．５ａ≦ｂ＜１．０ａ の関係を有してもよい。
いて、前記第１の電気的接続部の表面の面積ａと、前記
樹脂層の前記開口の面積ｂとは、 ０．５ａ≦ｂ＜１．０ａ の関係を有してもよい。
【００２５】（１８）この実装構造基板の製造方法にお
いて、前記樹脂層の前記開口の面積ｂと、前記第２の電
気的接続部の表面の面積ｃとは、 ０．５ｂ≦ｃ≦０．８ｂ の関係を有してもよい。
いて、前記樹脂層の前記開口の面積ｂと、前記第２の電
気的接続部の表面の面積ｃとは、 ０．５ｂ≦ｃ≦０．８ｂ の関係を有してもよい。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２７】図１は、本発明の実施の形態に係る実装構
造基板の製造方法を示す図である。実装構造基板は、実
装構造を有する基板（例えば回路基板）である。本実施
の形態では、半導体装置１０を使用する。図２は、半導
体装置１０の平面図である。図１に示す半導体装置１０
は、図２のＩ−Ｉ線断面により示されている。図３は、
図２のIII−III線断面図である。
造基板の製造方法を示す図である。実装構造基板は、実
装構造を有する基板（例えば回路基板）である。本実施
の形態では、半導体装置１０を使用する。図２は、半導
体装置１０の平面図である。図１に示す半導体装置１０
は、図２のＩ−Ｉ線断面により示されている。図３は、
図２のIII−III線断面図である。
【００２８】半導体装置１０は、半導体チップ１２を有
する。半導体チップ１２には、図示しない集積回路が形
成されている。半導体チップ１２は、複数のパッド（電
極）１４を有する。パッド１４は、図２に示すように、
矩形の半導体チップ１２の平行な２辺に沿って端部に配
列されていてもよいし、４辺に沿って端部に配列されて
いてもよいし、中央部に配列されていてもよい。パッド
１４を避けて、半導体チップ１２の表面（パッド１４が
形成された面）には、パッシベーション膜１６が形成さ
れている。パッシベーション膜１６は、ＳｉＮ、ＳｉＯ
2、ＭｇＯなどから形成されている。
する。半導体チップ１２には、図示しない集積回路が形
成されている。半導体チップ１２は、複数のパッド（電
極）１４を有する。パッド１４は、図２に示すように、
矩形の半導体チップ１２の平行な２辺に沿って端部に配
列されていてもよいし、４辺に沿って端部に配列されて
いてもよいし、中央部に配列されていてもよい。パッド
１４を避けて、半導体チップ１２の表面（パッド１４が
形成された面）には、パッシベーション膜１６が形成さ
れている。パッシベーション膜１６は、ＳｉＮ、ＳｉＯ
2、ＭｇＯなどから形成されている。
【００２９】半導体チップ１２上（例えばパッシベーシ
ョン膜１６上）には、少なくとも１層からなる下地層１
８が形成されている。下地層１８は、応力緩和機能を有
してもよい。下地層１８は、ポリイミド樹脂、シリコー
ン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性
エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyc
lobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybe
nzoxazole）等の樹脂で形成することができる。
ョン膜１６上）には、少なくとも１層からなる下地層１
８が形成されている。下地層１８は、応力緩和機能を有
してもよい。下地層１８は、ポリイミド樹脂、シリコー
ン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性
エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyc
lobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybe
nzoxazole）等の樹脂で形成することができる。
【００３０】半導体装置１０は、少なくとも１つ（例え
ば複数）の第１の電気的接続部２０を有する。第１の電
気的接続部２０は、少なくとも１層（図１及び図３に示
す例では複数層）からなる配線２２の一部であり、ラン
ドであってもよい。ランドは円形、楕円、矩形のいずれ
であってもよい。配線２２は、パッド１４上から下地層
１８上まで形成されている。
ば複数）の第１の電気的接続部２０を有する。第１の電
気的接続部２０は、少なくとも１層（図１及び図３に示
す例では複数層）からなる配線２２の一部であり、ラン
ドであってもよい。ランドは円形、楕円、矩形のいずれ
であってもよい。配線２２は、パッド１４上から下地層
１８上まで形成されている。
【００３１】第１の電気的接続部２０上には、第１のろ
う材部２４が設けられている。第１のろう材部２４は、
導電性を有する金属（例えば合金）であって、溶融させ
て電気的な接続を図るためのものである。第１のろう材
部２４は、軟ろう（soft solder）又は硬ろう（hard so
lder）のいずれであってもよい。第１のろう材部２４
は、球状をなしていてもよく、例えばハンダボールであ
ってもよい。第１のろう材部２４は、上端部２６及び中
央部２８を有する。上端部２６及び中央部２８は、それ
ぞれ、第１の電気的接続部２０からの高さ方向において
上端又は中央にある部分である。第１の電気的接続部２
０の表面に平行な断面において、上端部２６は中央部２
８よりも小さい。また、第１の電気的接続部２０の表面
に垂直に見た場合に、上端部２６は中央部２８よりも小
さい。
う材部２４が設けられている。第１のろう材部２４は、
導電性を有する金属（例えば合金）であって、溶融させ
て電気的な接続を図るためのものである。第１のろう材
部２４は、軟ろう（soft solder）又は硬ろう（hard so
lder）のいずれであってもよい。第１のろう材部２４
は、球状をなしていてもよく、例えばハンダボールであ
ってもよい。第１のろう材部２４は、上端部２６及び中
央部２８を有する。上端部２６及び中央部２８は、それ
ぞれ、第１の電気的接続部２０からの高さ方向において
上端又は中央にある部分である。第１の電気的接続部２
０の表面に平行な断面において、上端部２６は中央部２
８よりも小さい。また、第１の電気的接続部２０の表面
に垂直に見た場合に、上端部２６は中央部２８よりも小
さい。
【００３２】第１の電気的接続部２０を避けて、レジス
ト層（例えばソルダレジスト層）３０が形成されてい
る。レジスト層３０は、配線２２における第１の電気的
接続部２０を除く部分を覆っている。配線２２のランド
の周縁部をレジスト層３０が覆う場合、ランドのレジス
ト層３０からの露出部分が第１の電気的接続部２０であ
る。
ト層（例えばソルダレジスト層）３０が形成されてい
る。レジスト層３０は、配線２２における第１の電気的
接続部２０を除く部分を覆っている。配線２２のランド
の周縁部をレジスト層３０が覆う場合、ランドのレジス
ト層３０からの露出部分が第１の電気的接続部２０であ
る。
【００３３】半導体装置１０は、樹脂層３２を有する。
樹脂層３２は、第１のろう材部２４の中央部２８を覆
う。樹脂層３２は、第１のろう材部２４の根本部（下端
部）３４も覆っている。樹脂層３２は、支持面（例えば
レジスト層３０の表面）上に形成された部分と、この部
分から立ち上がって第１のろう材部２４の根本部３４及
び中央部２８を覆う部分と、を有する。樹脂層３２によ
って第１のろう材部２４の少なくとも根本部３４が補強
される。樹脂層３２によって、第１のろう材部２４にお
ける第１の電気的接続部２０との接続状態を補強するこ
とができる。これにより、応力の集中を分散させること
ができる。樹脂層３２は開口３６を有し、第１のろう材
部２４の上端部２８は、開口３６を介して樹脂層３２か
ら露出している。
樹脂層３２は、第１のろう材部２４の中央部２８を覆
う。樹脂層３２は、第１のろう材部２４の根本部（下端
部）３４も覆っている。樹脂層３２は、支持面（例えば
レジスト層３０の表面）上に形成された部分と、この部
分から立ち上がって第１のろう材部２４の根本部３４及
び中央部２８を覆う部分と、を有する。樹脂層３２によ
って第１のろう材部２４の少なくとも根本部３４が補強
される。樹脂層３２によって、第１のろう材部２４にお
ける第１の電気的接続部２０との接続状態を補強するこ
とができる。これにより、応力の集中を分散させること
ができる。樹脂層３２は開口３６を有し、第１のろう材
部２４の上端部２８は、開口３６を介して樹脂層３２か
ら露出している。
【００３４】半導体装置１０は、そのパッケージサイズ
が半導体チップにほぼ等しいので、ＣＳＰに分類するこ
とができ、あるいは、応力緩和機能を備えるフリップチ
ップであるということもできる。なお、変形例として、
複数の半導体チップが積層されたスタックドタイプ又は
三次元実装パッケージの半導体装置（例えばスタックド
ＣＳＰ）を使用してもよい。その場合、上下の半導体チ
ップの電気的接続を、半導体チップに形成されたスルー
ホールによって図ってもよい。
が半導体チップにほぼ等しいので、ＣＳＰに分類するこ
とができ、あるいは、応力緩和機能を備えるフリップチ
ップであるということもできる。なお、変形例として、
複数の半導体チップが積層されたスタックドタイプ又は
三次元実装パッケージの半導体装置（例えばスタックド
ＣＳＰ）を使用してもよい。その場合、上下の半導体チ
ップの電気的接続を、半導体チップに形成されたスルー
ホールによって図ってもよい。
【００３５】本実施の形態では、半導体装置１０を基板
（例えば回路基板）４０に実装（例えばフェースダウン
実装）する。基板４０は、フレキシブル基板又はリジッ
ド基板のいずれであってもよい。基板４０は、第２の電
気的接続部４２を有する。第２の電気的接続部４２は、
基板４０に形成された配線パターンの一部であってもよ
い。第２の電気的接続部４２上には第２のろう材部４４
が設けられている。第２のろう材部４４には、上述した
第１のろう材部４４の内容が該当する。第１及び第２の
ろう材部２４，４４が同じ材料から形成されていてもよ
い。第２のろう材部４４は、ハンダペーストであっても
よく、その場合印刷によって供給してもよい。
（例えば回路基板）４０に実装（例えばフェースダウン
実装）する。基板４０は、フレキシブル基板又はリジッ
ド基板のいずれであってもよい。基板４０は、第２の電
気的接続部４２を有する。第２の電気的接続部４２は、
基板４０に形成された配線パターンの一部であってもよ
い。第２の電気的接続部４２上には第２のろう材部４４
が設けられている。第２のろう材部４４には、上述した
第１のろう材部４４の内容が該当する。第１及び第２の
ろう材部２４，４４が同じ材料から形成されていてもよ
い。第２のろう材部４４は、ハンダペーストであっても
よく、その場合印刷によって供給してもよい。
【００３６】本実施の形態では、樹脂層３２の開口３６
は、第１の電気的接続部２４の表面よりも小さい。ま
た、第２の電気的接続部４２の表面は、樹脂層３２の開
口３６よりも小さい。第１の電気的接続部２４の表面の
直径Ａと、樹脂層３２の開口３６の直径Ｂと、第２の電
気的接続部４２の表面の直径Ｃとは、 Ｃ＜Ｂ＜Ａ の関係を有してもよい。
は、第１の電気的接続部２４の表面よりも小さい。ま
た、第２の電気的接続部４２の表面は、樹脂層３２の開
口３６よりも小さい。第１の電気的接続部２４の表面の
直径Ａと、樹脂層３２の開口３６の直径Ｂと、第２の電
気的接続部４２の表面の直径Ｃとは、 Ｃ＜Ｂ＜Ａ の関係を有してもよい。
【００３７】第１の電気的接続部２４の表面の直径Ａ
と、樹脂層３２の開口３６の直径Ｂとは、 ０．７Ａ≦Ｂ＜１．０Ａ の関係を有してもよい。
と、樹脂層３２の開口３６の直径Ｂとは、 ０．７Ａ≦Ｂ＜１．０Ａ の関係を有してもよい。
【００３８】樹脂層３２の開口３６の直径Ｂと、第２の
電気的接続部４２の表面の直径Ｃとは、 ０．７Ｂ≦Ｃ≦０．９Ｂ の関係を有してもよい。
電気的接続部４２の表面の直径Ｃとは、 ０．７Ｂ≦Ｃ≦０．９Ｂ の関係を有してもよい。
【００３９】第１の電気的接続部２０の表面の面積ａ
と、樹脂層３２の開口３６の面積ｂと、第２の電気的接
続部４２の表面の面積ｃとは、 ｃ＜ｂ＜ａ の関係を有してもよい。
と、樹脂層３２の開口３６の面積ｂと、第２の電気的接
続部４２の表面の面積ｃとは、 ｃ＜ｂ＜ａ の関係を有してもよい。
【００４０】第１の電気的接続部２０の表面の面積ａ
と、樹脂層３２の開口３６の面積ｂとは、 ０．５ａ≦ｂ＜１．０ａ の関係を有してもよい。
と、樹脂層３２の開口３６の面積ｂとは、 ０．５ａ≦ｂ＜１．０ａ の関係を有してもよい。
【００４１】樹脂層３２の開口３６の面積ｂと、第２の
電気的接続部４２の表面の面積ｃとは、 ０．５ｂ≦ｃ≦０．８ｂ の関係を有してもよい。
電気的接続部４２の表面の面積ｃとは、 ０．５ｂ≦ｃ≦０．８ｂ の関係を有してもよい。
【００４２】半導体装置１０の基板４０への実装は、第
１のろう材部２４（少なくともその上端部２６）及び第
２のろう材部４４を溶融させて一体化することを含む。
溶融された第１及び第２のろう材部２４，４４は、樹脂
層３２の開口３６によって規制されるので横に拡がりに
くい。溶融工程は、例えばリフロー工程で行う。こうし
て、実装構造基板を製造する。
１のろう材部２４（少なくともその上端部２６）及び第
２のろう材部４４を溶融させて一体化することを含む。
溶融された第１及び第２のろう材部２４，４４は、樹脂
層３２の開口３６によって規制されるので横に拡がりに
くい。溶融工程は、例えばリフロー工程で行う。こうし
て、実装構造基板を製造する。
【００４３】図４は、本発明の実施の形態に係る実装構
造基板を示す図である。実装構造基板において、第１及
び第２の電気的接続部２０，４２は対向して配置されて
いる。図１に示す第１及び第２のろう材部２４，４４
は、一体化して、第３の電気的接続部５０を構成してい
る。第３の電気的接続部５０は、第１及び第２の電気的
接続部２０，４２の表面に接触して設けられている。
造基板を示す図である。実装構造基板において、第１及
び第２の電気的接続部２０，４２は対向して配置されて
いる。図１に示す第１及び第２のろう材部２４，４４
は、一体化して、第３の電気的接続部５０を構成してい
る。第３の電気的接続部５０は、第１及び第２の電気的
接続部２０，４２の表面に接触して設けられている。
【００４４】第３の電気的接続部５０は、くびれ部５２
を有する。くびれ部５２は、第１及び第２の電気的接続
部２０，４２の間の方向において中央部に形成されてい
る。くびれ部５２は、樹脂層３２の開口３６によって規
制されることで形成されている。本発明の発明者の試験
（温度サイクル試験）によれば、第３の電気的接続部５
０の中央部にくびれ部５２を形成すると、第３の電気的
接続部５０のクラックが入りにくいことが分かった。し
たがって、実装構造の信頼性が高い。また、樹脂層３２
の開口３６によって規制されることで第３の電気的接続
部５０の高さを高くすることができるので、半導体装置
１０と基板４０とのギャップを大きくすることができ
る。この点でも信頼性が向上する。
を有する。くびれ部５２は、第１及び第２の電気的接続
部２０，４２の間の方向において中央部に形成されてい
る。くびれ部５２は、樹脂層３２の開口３６によって規
制されることで形成されている。本発明の発明者の試験
（温度サイクル試験）によれば、第３の電気的接続部５
０の中央部にくびれ部５２を形成すると、第３の電気的
接続部５０のクラックが入りにくいことが分かった。し
たがって、実装構造の信頼性が高い。また、樹脂層３２
の開口３６によって規制されることで第３の電気的接続
部５０の高さを高くすることができるので、半導体装置
１０と基板４０とのギャップを大きくすることができ
る。この点でも信頼性が向上する。
【００４５】くびれ部５２の最もくびれた部分における
第１又は第２の電気的接続部２０，４２の表面と平行な
断面は、第１の電気的接続部２０の表面よりも小さくて
もよい。第２の電気的接続部４２の表面は、くびれ部５
２の断面よりも小さくてもよい。本発明の発明者の試験
によれば、この場合に最も良好な結果が出た。
第１又は第２の電気的接続部２０，４２の表面と平行な
断面は、第１の電気的接続部２０の表面よりも小さくて
もよい。第２の電気的接続部４２の表面は、くびれ部５
２の断面よりも小さくてもよい。本発明の発明者の試験
によれば、この場合に最も良好な結果が出た。
【００４６】第１の電気的接続部２０の表面の直径Ａ
と、くびれ部５２の断面の直径Ｂと、第２の電気的接続
部４２の表面の直径Ｃとは、 Ｃ＜Ｂ＜Ａ の関係を有してもよい。
と、くびれ部５２の断面の直径Ｂと、第２の電気的接続
部４２の表面の直径Ｃとは、 Ｃ＜Ｂ＜Ａ の関係を有してもよい。
【００４７】第１の電気的接続部２０の表面の直径Ａ
と、くびれ部５２の断面の直径Ｂとは、 ０．７Ａ≦Ｂ＜１．０Ａ の関係を有してもよい。
と、くびれ部５２の断面の直径Ｂとは、 ０．７Ａ≦Ｂ＜１．０Ａ の関係を有してもよい。
【００４８】くびれ部５２の断面の直径Ｂと、第２の電
気的接続部４２の表面の直径Ｃとは、 ０．７Ｂ≦Ｃ≦０．９Ｂ の関係を有してもよい。
気的接続部４２の表面の直径Ｃとは、 ０．７Ｂ≦Ｃ≦０．９Ｂ の関係を有してもよい。
【００４９】第１の電気的接続部２０の表面の面積ａ
と、くびれ部５２の断面の面積ｂと、第２の電気的接続
部４２の表面の面積ｃとは、 ｃ＜ｂ＜ａ の関係を有してもよい。
と、くびれ部５２の断面の面積ｂと、第２の電気的接続
部４２の表面の面積ｃとは、 ｃ＜ｂ＜ａ の関係を有してもよい。
【００５０】第１の電気的接続部２０の表面の面積ａ
と、くびれ部５２の断面の面積ｂとは、 ０．５ａ≦ｂ＜１．０ａ の関係を有してもよい。
と、くびれ部５２の断面の面積ｂとは、 ０．５ａ≦ｂ＜１．０ａ の関係を有してもよい。
【００５１】くびれ部５２の断面の面積ｂと、第２の電
気的接続部４２の表面の面積ｃとは、 ０．５ｂ≦ｃ≦０．８ｂ の関係を有してもよい。
気的接続部４２の表面の面積ｃとは、 ０．５ｂ≦ｃ≦０．８ｂ の関係を有してもよい。
【００５２】本実施の形態に係る実装構造基板によれ
ば、半導体装置１０（半導体チップ１２）と基板４０の
熱膨張率の違いによって発生する応力を、効果的に分散
して緩和することができ、信頼性を向上させることがで
きる。
ば、半導体装置１０（半導体チップ１２）と基板４０の
熱膨張率の違いによって発生する応力を、効果的に分散
して緩和することができ、信頼性を向上させることがで
きる。
【００５３】図５及び図６は、半導体装置１０の製造方
法の一例を説明する図である。本実施の形態に係る半導
体装置の製造方法は、複数の集積回路が形成された集合
体１００に、第１の電気的接続部２０、第１のろう材２
４、樹脂層３２を形成する。集合体１００は、複数の半
導体チップ１２の集合体である。集合体１００は、シリ
コンウエハであってもよい。集合体１００を、集積回路
ごとに、例えばブレード１１０によって切断する。集合
体１００を切断して複数の半導体装置１０が得られる。
これによれば、ウエハ単位でパッケージングがなされ
る。
法の一例を説明する図である。本実施の形態に係る半導
体装置の製造方法は、複数の集積回路が形成された集合
体１００に、第１の電気的接続部２０、第１のろう材２
４、樹脂層３２を形成する。集合体１００は、複数の半
導体チップ１２の集合体である。集合体１００は、シリ
コンウエハであってもよい。集合体１００を、集積回路
ごとに、例えばブレード１１０によって切断する。集合
体１００を切断して複数の半導体装置１０が得られる。
これによれば、ウエハ単位でパッケージングがなされ
る。
【００５４】本発明の実施の形態に係る実装構造基板を
有する電子機器として、図７にはノート型パーソナルコ
ンピュータ１０００が示され、図８には携帯電話２００
０が示されている。
有する電子機器として、図７にはノート型パーソナルコ
ンピュータ１０００が示され、図８には携帯電話２００
０が示されている。
【００５５】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
【図１】図１は、本発明の実施の形態に係る実装構造基
板の製造方法を説明する図である。
板の製造方法を説明する図である。
【図２】図２は、本発明の実施の形態に係る実装構造基
板に使用される半導体装置を示す図である。
板に使用される半導体装置を示す図である。
【図３】図３は、本発明の実施の形態に係る実装構造基
板に使用される半導体装置を示す図である。
板に使用される半導体装置を示す図である。
【図４】図４は、本発明の実施の形態に係る実装構造基
板を示す図である。
板を示す図である。
【図５】図５は、本発明の実施の形態に係る実装構造基
板に使用される半導体装置の製造方法を示す図である。
板に使用される半導体装置の製造方法を示す図である。
【図６】図６は、本発明の実施の形態に係る実装構造基
板に使用される半導体装置の製造方法を示す図である。
板に使用される半導体装置の製造方法を示す図である。
【図７】図７は、本実施の形態に係る実装構造基板を有
する電子機器を示す図である。
する電子機器を示す図である。
【図８】図８は、本実施の形態に係る実装構造基板を有
する電子機器を示す図である。
する電子機器を示す図である。
１０ 半導体装置
１２ 半導体チップ
２０ 第１の電気的接続部
２４ 第１のろう材部
２６ 上端部
２８ 中央部
３２ 樹脂層
３６ 開口
４０ 基板
４２ 第２の電気的接続部
４４ 第２のろう材部
５０ 第３の電気的接続部
５２ くびれ部
フロントページの続き
(72)発明者 原 一巳
長野県諏訪市大和３丁目３番５号 セイコ
ーエプソン株式会社内
(72)発明者 花岡 輝直
長野県諏訪市大和３丁目３番５号 セイコ
ーエプソン株式会社内
Ｆターム(参考） 5E319 AA03 AB05 AC11 BB04 CC33
CD04 CD26 GG03
5F044 KK01 LL01 QQ02
Claims (18)
- 【請求項１】 第１の電気的接続部を有する半導体装置
と、 第２の電気的接続部を有する基板と、 第３の電気的接続部と、 を有し、 前記第１及び第２の電気的接続部の表面は対向して配置
され、 前記第３の電気的接続部は、前記第１及び第２の電気的
接続部の表面に接触して設けられ、前記第１及び第２の
電気的接続部の間の中央部にくびれ部を有する実装構造
基板。 - 【請求項２】 請求項１記載の実装構造基板において、 前記第３の電気的接続部の前記くびれ部に開口が位置す
るように設けられた樹脂層をさらに有し、 前記樹脂層は、前記半導体装置に設けられてなる実装構
造基板。 - 【請求項３】 請求項１又は請求項２記載の実装構造基
板において、 前記くびれ部の最もくびれた部分における前記第１又は
第２の電気的接続部の表面と平行な断面は、前記第１の
電気的接続部の表面よりも小さく、 前記第２の電気的接続部の表面は、前記くびれ部の前記
断面よりも小さい実装構造基板。 - 【請求項４】 請求項３記載の実装構造基板において、 前記第１の電気的接続部の表面の直径Ａと、前記くびれ
部の前記断面の直径Ｂと、前記第２の電気的接続部の表
面の直径Ｃとは、Ｃ＜Ｂ＜Ａの関係を有する実装構造基
板。 - 【請求項５】 請求項４記載の実装構造基板において、 前記第１の電気的接続部の表面の直径Ａと、前記くびれ
部の前記断面の直径Ｂとは、 ０．７Ａ≦Ｂ＜１．０Ａ の関係を有する実装構造基板。 - 【請求項６】 請求項４又は請求項５記載の実装構造基
板において、 前記くびれ部の前記断面の直径Ｂと、前記第２の電気的
接続部の表面の直径Ｃとは、 ０．７Ｂ≦Ｃ≦０．９Ｂ の関係を有する実装構造基板。 - 【請求項７】 請求項３から請求項６のいずれかに記載
の実装構造基板において、 前記第１の電気的接続部の表面の面積ａと、前記くびれ
部の前記断面の面積ｂと、前記第２の電気的接続部の表
面の面積ｃとは、 ｃ＜ｂ＜ａ の関係を有する実装構造基板。 - 【請求項８】 請求項７記載の実装構造基板において、 前記第１の電気的接続部の表面の面積ａと、前記くびれ
部の前記断面の面積ｂとは、 ０．５ａ≦ｂ＜１．０ａ の関係を有する実装構造基板。 - 【請求項９】 請求項７又は請求項８記載の実装構造基
板において、 前記くびれ部の前記断面の面積ｂと、前記第２の電気的
接続部の表面の面積ｃとは、 ０．５ｂ≦ｃ≦０．８ｂ の関係を有する実装構造基板。 - 【請求項１０】 請求項１から請求項９のいずれかに記
載の実装構造基板を有する電子機器。 - 【請求項１１】 半導体装置を基板に実装することを含
み、 前記半導体装置は、第１の電気的接続部と、前記第１の
電気的接続部の表面に平行な断面において上端部が中央
部よりも小さくなるように形成されて前記第１の電気的
接続部上に設けられた第１のろう材部と、前記第１のろ
う材部の前記中央部の周囲を覆うとともに前記上端部を
露出させる開口を有する樹脂層と、を有し、 前記基板は、第２の電気的接続部と、前記第２の電気的
接続部上に設けられた第２のろう材部を有し、 前記第１のろう材部の少なくとも前記上端部と前記第２
のろう材部を溶融させて一体化させ、前記樹脂層の前記
開口によって、くびれ部を有するように第３の電気的接
続部を形成する実装構造基板の製造方法。 - 【請求項１２】 請求項１１記載の実装構造基板の製造
方法において、 前記樹脂層の前記開口は、前記第１の電気的接続部の表
面よりも小さく、 前記第２の電気的接続部の表面は、前記樹脂層の前記開
口よりも小さい実装構造基板の製造方法。 - 【請求項１３】 請求項１２記載の実装構造基板の製造
方法において、 前記第１の電気的接続部の表面の直径Ａと、前記樹脂層
の前記開口の直径Ｂと、前記第２の電気的接続部の表面
の直径Ｃとは、 Ｃ＜Ｂ＜Ａ の関係を有する実装構造基板の製造方法。 - 【請求項１４】 請求項１３記載の実装構造基板の製造
方法において、 前記第１の電気的接続部の表面の直径Ａと、前記樹脂層
の前記開口の直径Ｂとは、 ０．７Ａ≦Ｂ＜１．０Ａ の関係を有する実装構造基板の製造方法。 - 【請求項１５】 請求項１３又は請求項１４記載の実装
構造基板の製造方法において、 前記樹脂層の前記開口の直径Ｂと、前記第２の電気的接
続部の表面の直径Ｃとは、 ０．７Ｂ≦Ｃ≦０．９Ｂ の関係を有する実装構造基板の製造方法。 - 【請求項１６】 請求項１２から請求項１５のいずれか
に記載の実装構造基板の製造方法において、 前記第１の電気的接続部の表面の面積ａと、前記樹脂層
の前記開口の面積ｂと、前記第２の電気的接続部の表面
の面積ｃとは、 ｃ＜ｂ＜ａ の関係を有する実装構造基板の製造方法。 - 【請求項１７】 請求項１６記載の実装構造基板の製造
方法において、 前記第１の電気的接続部の表面の面積ａと、前記樹脂層
の前記開口の面積ｂとは、 ０．５ａ≦ｂ＜１．０ａ の関係を有する実装構造基板の製造方法。 - 【請求項１８】 請求項１６又は請求項１７記載の実装
構造基板の製造方法において、 前記樹脂層の前記開口の面積ｂと、前記第２の電気的接
続部の表面の面積ｃとは、 ０．５ｂ≦ｃ≦０．８ｂ の関係を有する実装構造基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002008749A JP2003209137A (ja) | 2002-01-17 | 2002-01-17 | 実装構造基板及びその製造方法並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002008749A JP2003209137A (ja) | 2002-01-17 | 2002-01-17 | 実装構造基板及びその製造方法並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003209137A true JP2003209137A (ja) | 2003-07-25 |
Family
ID=27646931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002008749A Withdrawn JP2003209137A (ja) | 2002-01-17 | 2002-01-17 | 実装構造基板及びその製造方法並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003209137A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6894394B2 (en) | 2003-03-20 | 2005-05-17 | Seiko Epson Corporation | Semiconductor device, circuit board, electronic apparatus, and method for manufacturing semiconductor device |
| US7067929B2 (en) | 2003-03-20 | 2006-06-27 | Seiko Epson Corporation | Semiconductor wafer, semiconductor device, circuit board, electronic instrument, and method for manufacturing semiconductor device |
| US7183645B2 (en) | 2003-03-20 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device with external terminal joined to concave portion of wiring layer |
| WO2008131395A3 (en) * | 2007-04-23 | 2008-12-18 | Flipchip Int Llc | Solder bump interconnect for improved mechanical and thermo mechanical performance |
-
2002
- 2002-01-17 JP JP2002008749A patent/JP2003209137A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6894394B2 (en) | 2003-03-20 | 2005-05-17 | Seiko Epson Corporation | Semiconductor device, circuit board, electronic apparatus, and method for manufacturing semiconductor device |
| US7067929B2 (en) | 2003-03-20 | 2006-06-27 | Seiko Epson Corporation | Semiconductor wafer, semiconductor device, circuit board, electronic instrument, and method for manufacturing semiconductor device |
| US7183645B2 (en) | 2003-03-20 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device with external terminal joined to concave portion of wiring layer |
| WO2008131395A3 (en) * | 2007-04-23 | 2008-12-18 | Flipchip Int Llc | Solder bump interconnect for improved mechanical and thermo mechanical performance |
| US7973418B2 (en) | 2007-04-23 | 2011-07-05 | Flipchip International, Llc | Solder bump interconnect for improved mechanical and thermo-mechanical performance |
| US8188606B2 (en) | 2007-04-23 | 2012-05-29 | Flipchip International, Llc | Solder bump interconnect |
| US8446019B2 (en) | 2007-04-23 | 2013-05-21 | Flipchip International, Llc | Solder bump interconnect |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3996315B2 (ja) | 半導体装置およびその製造方法 | |
| US8153516B2 (en) | Method of ball grid array package construction with raised solder ball pads | |
| JP2004134606A (ja) | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 | |
| JP4494249B2 (ja) | 半導体装置 | |
| JP3678239B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000269271A (ja) | 半導体回路装置およびその製造方法 | |
| JP2004327480A (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
| JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
| US20070217177A1 (en) | Semiconductor device, manufacturing method and mounting method of the semiconductor device, circuit board, and electronic apparatus | |
| JP2003209137A (ja) | 実装構造基板及びその製造方法並びに電子機器 | |
| JP2003282790A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004146728A (ja) | 半導体装置とその製造方法 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP3458056B2 (ja) | 半導体装置およびその実装体 | |
| JP3743216B2 (ja) | 半導体装置及びその製造方法 | |
| JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3943037B2 (ja) | 半導体装置の製造方法 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001068603A (ja) | 半導体装置及びその製造方法 | |
| JPS58157147A (ja) | 混成集積回路基板 | |
| JP2000195890A (ja) | 半導体装置の製造方法 | |
| JPH10209164A (ja) | 半導体装置の製造方法 | |
| JP2004055660A (ja) | 配線基板及び半導体装置 | |
| JP2008091774A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050902 |