JP2003078100A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003078100A
JP2003078100A JP2001269989A JP2001269989A JP2003078100A JP 2003078100 A JP2003078100 A JP 2003078100A JP 2001269989 A JP2001269989 A JP 2001269989A JP 2001269989 A JP2001269989 A JP 2001269989A JP 2003078100 A JP2003078100 A JP 2003078100A
Authority
JP
Japan
Prior art keywords
semiconductor chip
external terminals
semiconductor device
semiconductor
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001269989A
Other languages
English (en)
Other versions
JP4674427B2 (ja
Inventor
Osamu Kano
修 加納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001269989A priority Critical patent/JP4674427B2/ja
Publication of JP2003078100A publication Critical patent/JP2003078100A/ja
Application granted granted Critical
Publication of JP4674427B2 publication Critical patent/JP4674427B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

(57)【要約】 【課題】 隣接する外部端子間のショートやボンディン
グミスが発生することなく、かつ、安価な製造コストで
高密度及び高機能の半導体装置及びその製造方法を提供
する。 【解決手段】 半導体チップ３の表面に形成された複数
の電極パッドの各々と２列の外部端子２ａ及び２ｂの各
端子とが金属細線５ａ及び５ｂによってワイヤボンディ
ング加工によって接続され、半導体チップ３、外部端子
２ａ及び２ｂ、並びに金属細線５ａ及び５ｂが樹脂６に
よって充填されている。外部端子２ａの列とその外側に
隣接する外部端子２ｂの列との間に溝７が形成されてい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関するものであり、より詳細には、リードフ
レームに搭載された半導体チップにワイヤボンディング
加工を施して製造された半導体装置及びその製造方法に
関するものである。
【０００２】
【従来の技術】図４は半導体装置を製造する一般的な製
造装置を示す立体図である。この半導体装置は、各リー
ドフレームごとに複数の半導体チップを配列して固着し
た複数のリードフレームを順番に搬送して、各半導体チ
ップにワイヤボンディング加工を施すものである。図に
おいて、ローダ側マガジン１１はローダ側エレベータ装
置（図示せず）に昇降可能に装着されている。また、ロ
ーダ側マガジン１１の収納部には複数のリードフレーム
が収納されている。図に示すように、各リードフレーム
１２はローダ側マガジン１１から送り出される。各リー
ドフレーム１２には、複数の半導体チップ１３が銀ペー
スト付けにより配列して固着されている。送り出された
リードフレームはワイヤボンディング装置１４の位置に
達するまで搬送される。ワイヤボンディング装置１４は
各半導体チップ１３に対してワイヤボンディング加工処
理を行う。そして、リードフレーム１２上の全ての半導
体チップ１３のワイヤボンディング加工が終了すると、
そのリードフレーム１２はアンローダ側マガジン１５の
収納部に送り出され、そこに収納される。このアンロー
ダ側マガジン１５はアンローダ側エレベータ装置（図示
せず）に昇降可能に装着されている。
【０００３】図５は従来の半導体装置のパッケージの構
造を簡略化して示すものであり、図５（１）は半導体装
置を下面すなわち実装面から見た平面図であり、図５
（２）は図５（１）におけるＸ−Ｘ線に沿った断面図で
ある。図５（１）、（２）において、矩形のダイパッド
２１の周辺には複数の外部端子２２が形成されている。
半導体チップ２３は銀ペースト２４を介してダイパッド
２１に固着され、半導体チップ２３の表面に形成された
複数の電極パッド（図示せず）の各々と複数の外部端子
２２の各々とが金属細線２５によってワイヤボンディン
グ加工によって接続されている。さらに、半導体チップ
２３、外部端子２２、及び金属細線２５が樹脂２６によ
って充填されている。実際の半導体装置は、外部端子の
数が図５よりもはるかに多数であり、したがって、金属
細線の数すなわちボンディング接続数もはるかに多数と
なる。
【０００４】
【発明が解決しようとする課題】近年においては、大容
量のメモリやアプリケーションＬＳＩ等のように高密度
及び高機能の半導体装置であるＩＣの需要が急増してい
る。このため、外部端子の数すなわちボンディング接続
数もいっそう増加する傾向にある。また一方で、半導体
装置を用いるパソコンや携帯電話等の製品の低価格化及
び小型化が要求されている。しかしながら、外部端子の
数が増加するに従って各外部端子の幅及び隣接する各外
部端子同士の間隔が狭くなるので、隣接する外部端子間
のショートやボンディングミスが発生する確率が高くな
ってしまう。このため、半導体装置の製造工程での歩留
まりが低下するので製造コストの高騰を招くことにな
り、その結果、製品コストも高騰することになる。
【０００５】この対策として、半導体チップと外部端子
との間の距離を大きくして、各外部端子の幅及び隣接す
る各外部端子同士の間隔を十分とることにより、外部端
子数を増加しても隣接する外部端子間のショートやボン
ディングミスが発生しないような製造方法が採用されて
いる。しかしながら、半導体チップと外部端子との間の
距離を大きくすると、パッケージサイズも大きくなるの
で、製品の小型化の障害になるという問題が発生する。
さらに、ボンディングに用いる金属細線が長くなる上、
半導体チップ等を充填する樹脂の量も増大する。また、
リードフレームにおける半導体チップの密度が低下して
しまうことになる。この結果、半導体装置の量産性が低
くなり、製品コストも上昇することになる。
【０００６】本発明は、上述の課題に鑑みてなされたも
ので、その目的とするところは、隣接する外部端子間の
ショートやボンディングミスが発生することなく、か
つ、安価な製造コストで高密度及び高機能の半導体装置
及びその製造方法を提供することである。
【０００７】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明における半導体装置は、半導体チップと、
半導体チップの側辺の周囲において複数の端子を一列と
する複数列からなる外部端子と、半導体チップの上面に
形成された複数の電極パッドの各々と外部端子の各端子
の上面とを接続する金属細線と、半導体チップ、金属細
線、及び外部端子の上面を充填して半導体パッケージを
形成すると共に半導体パッケージの下面に外部端子の下
面を露出させた充填樹脂とを有し、半導体パッケージの
下面に露出した外部端子の隣接する列の間には溝が形成
されていることを特徴とする。
【０００８】また、本発明における半導体装置の製造方
法は、リードフレームの上面に搭載された半導体チップ
に形成された複数の電極パッドの各々とリードフレーム
の上面に形成された複数の外部端子とを金属細線で接続
する際に各外部端子の異なる個所にそれぞれ１本の金属
細線を接続する工程と、半導体チップ、金属細線、及び
リードフレームの上面を樹脂材料で充填する工程と、樹
脂材料で充填されたリードフレームの下面側から各外部
端子における金属細線が接続された異なる個所同士を分
断する工程とを有することを特徴とする。
【０００９】また、本発明における半導体装置の製造方
法は、前記発明において、接続する工程は、各外部端子
において半導体チップに近い個所から遠い個所へと順に
接続することを特徴とすることを特徴とする。
【００１０】また、本発明における半導体装置の製造方
法は、前記発明において、分断する工程はエッチング処
理によって行うことを特徴とする。
【００１１】また、本発明における半導体装置は、前記
発明において、分断する工程はダイシング処理によって
行うことを特徴とする。
【００１２】
【発明の実施の形態】以下、図面を用いて、本発明にお
ける半導体装置の実施の形態について詳細に説明する。
図１は本発明の半導体装置のパッケージの構造を簡略化
して示すものであり、図１（１）は半導体装置を下面す
なわち実装面から見た平面図であり、図１（２）は図１
（１）におけるＸ−Ｘ線に沿った断面図である。図１
（１）、（２）において、矩形のダイパッド１の周囲に
は複数の端子を２列に並べた外部端子２ａ及び２ｂが形
成されている。すなわち、ダイパッド１に近い周囲に複
数の端子からなる外部端子２ａが形成され、その外部端
子２ａの外側を囲んで複数の端子からなる外部端子２ｂ
が形成されている。半導体チップ３は銀ペースト４を介
してダイパッド１に固着され、半導体チップ３の表面に
形成された複数の電極パッド（図示せず）の各々と２列
に形成された外部端子２ａ及び２ｂの各端子とが金属細
線５ａ及び５ｂによってワイヤボンディング加工によっ
て接続されている。さらに、半導体チップ３、外部端子
２ａ及び２ｂ、並びに金属細線５ａ及び５ｂが樹脂６に
よって充填されている。
【００１３】また、図１（１）において破線で示す領域
に溝７が形成されている。すなわち、図１（２）に示す
ように、複数の端子からなる外部端子２ａの列と、その
外側に隣接する複数の端子からなる外部端子２ｂの列と
の間に、これら外部端子２ａ及び２ｂの板厚よりも若干
深い溝７が形成されている。したがって、外部端子２ａ
の列を構成する各端子と外部端子２ｂの列を構成する各
端子との間は、溝７の幅だけ離間している。溝７の幅
は、この半導体装置のパッケージを基板に実装した場合
において、外部端子２ａの列を構成する各端子と外部端
子２ｂの列を構成する各端子とが互いにショートするこ
とがないような幅で形成されている。
【００１４】次に、本発明における半導体装置の製造方
法について図２及び図３を参照して説明する。図２
（１）は、リードフレーム８の上面に銀ペースト４によ
って固着された半導体チップ３の断面図の一部である。
また、図は示さないが固着された半導体チップ３の表面
には複数の電極パッドが形成されている。リードフレー
ム８の上面には、一定の間隔ごとに他の複数の半導体チ
ップがそれぞれ銀ペーストによって固着されている。リ
ードフレーム８は、図５における従来例と同様に、収納
されているローダ側マガジンからボンディング装置に搬
送されて、半導体チップ３の各電極パッドとリードフレ
ーム８の各外部端子との間にボンディング加工処理が施
され、アンローダ側マガジンに収納される。
【００１５】図２（２）は、ボンディング加工処理が施
されたリードフレーム８及び半導体チップ３等の断面図
の一部である。半導体チップ３の表面に形成された複数
の電極パッドと、半導体チップ３の周辺におけるリード
フレーム８の上面の複数の個所とが、図に示すように、
金属細線５ａ及び５ｂによってボンディング接続されて
いる。この場合において、金属細線５ａは半導体チップ
３に近い個所にボンディング接続され、金属細線５ｂは
半導体チップ３からやや遠い個所にボンディング接続さ
れている。したがって、金属細線５ａのボンディングを
行った後に、金属細線５ｂのボンディングを行う。
【００１６】図３は、リードフレーム８の上面におい
て、図２（２）における金属細線５ａ及び５ｂのボンデ
ィングの途中工程を示す平面図の一部である。図におい
て破線の部分は最終的にパッケージの外形となるもので
あり、この段階では外部端子２はリードフレーム８の部
分を構成している。なお、説明を簡便にするためにダイ
パッド及び銀ペーストは省略されている。半導体チップ
３の上面には、電極パッド３ａ及び３ｂが千鳥状に形成
されている。図に示すように、一組の電極パッド３ａ及
び３ｂからの一組の金属細線５ａ及び５ｂが共通の外部
端子２にボンディングされている。
【００１７】リードフレーム８における全ての半導体チ
ップ３のボンディングが終了すると、図２（３）に示す
ように、リードフレーム８の上面、半導体チップ３、及
び金属細線５ａ及び５ｂが樹脂６によって充填される。
樹脂６が硬化した後に、リードフレーム８は溝形成の工
程に送られる。図２（４）に溝形成の工程の断面図を示
す。この工程では、エッチング液によるエッチング加工
又は回転砥石刃によるダイシング加工によって、半導体
チップ３の搭載側とは反対のリードフレーム８の下面
（図２（４）においては、上側）に溝７を形成する。す
なわち、エッチング加工においては、形成する溝７以外
のリードフレーム８の範囲にレジスト膜を形成して、そ
のレジスト膜の上からエッチング液をかけて溝を形成す
るリードフレーム８の下面の部分を侵食する。また、ダ
イシング加工においては、形成する溝の幅と同じ厚みを
もつ回転砥石刃によって溝を形成するリードフレーム８
の下面の部分を削り取る。この結果、金属細線５ａ及び
５ｂが接続されたリードフレーム８の共通の外部端子に
おける異なる個所同士が溝７によって分断される。
【００１８】溝形成工程の後は、リードフレーム８に搭
載され樹脂６によって充填された半導体チップ３を含む
半導体パッケージをそれぞれ切断して、複数の半導体パ
ッケージが形成される。図２（５）に完成したパッケー
ジの断面図を示す。図において、金属細線５ａ及び５ｂ
が接続され、溝７によって分断された異なる個所が外部
端子２ａ及び２ｂを構成することになる。
【００１９】すなわち、図１（１）に示したように、半
導体パッケージの下面すなわち実装面に露出した内側の
外部端子と外側の外部端子の間に、破線で表した溝７が
形成される。この結果、隣接する外部端子間のショート
やボンディングミスが発生することなく、かつ、製造コ
ストの安いエッチング加工又はダイシング加工によっ
て、安価な製造コストで高密度及び高機能の半導体装置
を実現することができる。
【００２０】なお、前記実施の形態においては、溝７の
形成によって１列の外部端子を２列の外部端子に分離す
る構成にしたが、複数の溝を形成することによって、１
列の外部端子を３列以上の外部端子に分離する構成にす
ることも可能である。この場合には、よりいっそう高密
度及び高機能の半導体装置を実現することができる。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
隣接する外部端子間のショートやボンディングミスが発
生することなく、かつ、安価な製造コストで高密度及び
高機能の半導体装置を実現することができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態における半導体装置を
示し、（１）は半導体装置を実装面から見た平面図であ
り、（２）はそのＸ−Ｘ線に沿った断面図である。
【図２】 本発明の一実施の形態における半導体装置の
製造方法を示す断面図である。
【図３】 本発明の一実施の形態における半導体装置の
製造方法において、ボンディングの途中工程を示す平面
図の一部である。
【図４】 半導体装置をボンディングする一般的な半導
体ボンディング装置を示す立体図である。
【図５】 従来の半導体装置を示し、（１）は半導体装
置を実装面から見た平面図であり、（２）はそのＸ−Ｘ
線に沿った断面図である。
【符号の説明】
１…ダイパッド、２ａ，２ｂ…外部端子、３…半導体チ
ップ、３ａ，３ｂ…電極パッド、４…銀ペースト、５
ａ，５ｂ…金属細線、６…樹脂、７…溝、８…リードフ
レーム

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 前記半導体チップの側辺の周囲において複数の端子を一
    列とする複数列からなる外部端子と、 前記半導体チップの上面に形成された複数の電極パッド
    の各々と前記外部端子の各端子の上面とを接続する金属
    細線と、 前記半導体チップ、前記金属細線、及び前記外部端子の
    上面を充填して半導体パッケージを形成すると共に前記
    半導体パッケージの下面に前記外部端子の下面を露出さ
    せた充填樹脂とを有し、 前記半導体パッケージの下面に露出した前記外部端子の
    隣接する列の間には溝が形成されていることを特徴とす
    る半導体装置。
  2. 【請求項２】 リードフレームの上面に搭載された半導
    体チップに形成された複数の電極パッドの各々と前記リ
    ードフレームの上面に形成された複数の外部端子とを金
    属細線で接続する際に各外部端子の異なる個所にそれぞ
    れ１本の金属細線を接続する工程と、 前記半導体チップ、前記金属細線、及び前記リードフレ
    ームの上面を樹脂材料で充填する工程と、 前記樹脂材料で充填された前記リードフレームの下面側
    から前記各外部端子における前記金属細線が接続された
    異なる個所同士を分断する工程と、 を有することを特徴とする半導体装置の製造方法。
  3. 【請求項３】 前記接続する工程は、前記各外部端子に
    おいて前記半導体チップに近い個所から遠い個所へと順
    に接続することを特徴とする請求項２に記載の半導体装
    置の製造方法。
  4. 【請求項４】 前記分断する工程は、エッチング処理に
    よって行うことを特徴とする請求項２又は３に記載の半
    導体装置の製造方法。
  5. 【請求項５】 前記分断する工程は、ダイシング処理に
    よって行うことを特徴とする請求項２又は３に記載の半
    導体装置の製造方法。
JP2001269989A 2001-09-06 2001-09-06 半導体装置の製造方法 Expired - Fee Related JP4674427B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001269989A JP4674427B2 (ja) 2001-09-06 2001-09-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001269989A JP4674427B2 (ja) 2001-09-06 2001-09-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003078100A true JP2003078100A (ja) 2003-03-14
JP4674427B2 JP4674427B2 (ja) 2011-04-20

Family

ID=19095708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001269989A Expired - Fee Related JP4674427B2 (ja) 2001-09-06 2001-09-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4674427B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4163967A1 (en) * 2021-10-08 2023-04-12 NXP USA, Inc. Semiconductor device qfn package and method of making thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226059A (ja) * 1988-07-14 1990-01-29 Nec Corp 樹脂封止型半導体装置
JPH0287637A (ja) * 1988-09-26 1990-03-28 Nec Corp 半導体集積回路装置の製造方法
JPH08250641A (ja) * 1995-03-09 1996-09-27 Fujitsu Ltd 半導体装置とその製造方法
JPH10256460A (ja) * 1997-03-10 1998-09-25 Matsushita Electron Corp ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000286372A (ja) * 1999-03-30 2000-10-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001024135A (ja) * 1999-07-07 2001-01-26 Mitsui High Tec Inc 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226059A (ja) * 1988-07-14 1990-01-29 Nec Corp 樹脂封止型半導体装置
JPH0287637A (ja) * 1988-09-26 1990-03-28 Nec Corp 半導体集積回路装置の製造方法
JPH08250641A (ja) * 1995-03-09 1996-09-27 Fujitsu Ltd 半導体装置とその製造方法
JPH10256460A (ja) * 1997-03-10 1998-09-25 Matsushita Electron Corp ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000286372A (ja) * 1999-03-30 2000-10-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001024135A (ja) * 1999-07-07 2001-01-26 Mitsui High Tec Inc 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4163967A1 (en) * 2021-10-08 2023-04-12 NXP USA, Inc. Semiconductor device qfn package and method of making thereof

Also Published As

Publication number Publication date
JP4674427B2 (ja) 2011-04-20

Similar Documents

Publication Publication Date Title
JP3420057B2 (ja) 樹脂封止型半導体装置
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP3521758B2 (ja) 半導体装置の製造方法
US8102035B2 (en) Method of manufacturing a semiconductor device
US7338838B2 (en) Resin-encapsulation semiconductor device and method for fabricating the same
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US20090127682A1 (en) Chip package structure and method of fabricating the same
US20080164586A1 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
JP2004179622A (ja) 半導体装置の製造方法
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
JP2005057067A (ja) 半導体装置およびその製造方法
US7973404B2 (en) Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
TWI446461B (zh) 具有外部互連陣列的積體電路封裝件系統
US20110084374A1 (en) Semiconductor package with sectioned bonding wire scheme
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
US11715714B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US7126209B2 (en) Lead frame, resin-encapsulated semiconductor device, and method of producing the same
JP4674427B2 (ja) 半導体装置の製造方法
JP2003046053A (ja) 半導体装置およびその製造方法
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2000021906A (ja) 半導体チップの製造方法
JP4446719B2 (ja) 樹脂封止型半導体装置の製造方法
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
KR200148753Y1 (ko) 반도체 패키지
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050401

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees