JPH11251479A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11251479A JPH11251479A JP5194598A JP5194598A JPH11251479A JP H11251479 A JPH11251479 A JP H11251479A JP 5194598 A JP5194598 A JP 5194598A JP 5194598 A JP5194598 A JP 5194598A JP H11251479 A JPH11251479 A JP H11251479A
- Authority
- JP
- Japan
- Prior art keywords
- carrier tape
- electrodes
- semiconductor device
- interposer
- tape package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】高密度実装化に実用上十分に対応し得る半導体
装置及びその製造方法を実現し難かつた。 【解決手段】キヤリヤテープの一面側に半導体チツプが
実装されたキヤリアテープパツケージ部を形成する第１
の工程と、一面側にキヤリアテープパツケージ部の各電
極にそれぞれ対応させて複数の第１の電極が形成される
と共に、他面側に各第１の電極にそれぞれ対応させて対
応する各第１の電極とそれぞれ導通するように複数の第
２の電極が形成された変換基板の各第１の電極及びキヤ
リアテープパツケージ部の対応する各電極をそれぞれ導
通接続するようにしてキヤリアテープパツケージ部を変
換基板上に実装する第２の工程と、キヤリアテープパツ
ケージ部及び導通接続手段を一体に封止する第３の工程
とを設けるようにした。
装置及びその製造方法を実現し難かつた。 【解決手段】キヤリヤテープの一面側に半導体チツプが
実装されたキヤリアテープパツケージ部を形成する第１
の工程と、一面側にキヤリアテープパツケージ部の各電
極にそれぞれ対応させて複数の第１の電極が形成される
と共に、他面側に各第１の電極にそれぞれ対応させて対
応する各第１の電極とそれぞれ導通するように複数の第
２の電極が形成された変換基板の各第１の電極及びキヤ
リアテープパツケージ部の対応する各電極をそれぞれ導
通接続するようにしてキヤリアテープパツケージ部を変
換基板上に実装する第２の工程と、キヤリアテープパツ
ケージ部及び導通接続手段を一体に封止する第３の工程
とを設けるようにした。
Description
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術（図４〜図６） 発明が解決しようとする課題（図４〜図６） 課題を解決するための手段 発明の実施の形態 （１）本実施の形態による半導体装置の構成（図１〜図
２） （２）本実施の形態による半導体装置の製造方法（図３
及び図５（Ｄ）） （３）本実施の形態の動作及び効果（図１〜図３） （４）他の実施の形態（図１〜図３） 発明の効果
２） （２）本実施の形態による半導体装置の製造方法（図３
及び図５（Ｄ）） （３）本実施の形態の動作及び効果（図１〜図３） （４）他の実施の形態（図１〜図３） 発明の効果
【０００３】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、例えば高密度実装する半導体装置に適
用して好適なものである。
製造方法に関し、例えば高密度実装する半導体装置に適
用して好適なものである。
【０００４】
【従来の技術】従来、この種の半導体チツプのパツケー
ジとして、例えば図４に示すＴＣＰ（Tape Carrier Pac
kage）１が知られている。
ジとして、例えば図４に示すＴＣＰ（Tape Carrier Pac
kage）１が知られている。
【０００５】この場合このようなＴＣＰ１は、ポリイミ
ド等の樹脂材料からなるキヤリヤテープ２の中央部に例
えば半導体チツプ３と同形状でかつ、当該半導体チツプ
３よりも僅かに大きい開口部（以下、これをデバイスホ
ールと呼ぶ）４が穿設され、当該デバイスホール４に沿
つて例えば導電性の金属箔等からなるリード５が複数設
けられるキヤリヤテープ部６と、半導体チツプ３とがそ
れぞれリード５と半導体チツプ３の各電極３Ａ上に形成
される金バンプ３Ｂとを介して接続されている。
ド等の樹脂材料からなるキヤリヤテープ２の中央部に例
えば半導体チツプ３と同形状でかつ、当該半導体チツプ
３よりも僅かに大きい開口部（以下、これをデバイスホ
ールと呼ぶ）４が穿設され、当該デバイスホール４に沿
つて例えば導電性の金属箔等からなるリード５が複数設
けられるキヤリヤテープ部６と、半導体チツプ３とがそ
れぞれリード５と半導体チツプ３の各電極３Ａ上に形成
される金バンプ３Ｂとを介して接続されている。
【０００６】そしてデバイスホール４に接続された半導
体チツプ３を覆うように、例えば絶縁樹脂からなる封止
樹脂７を供給することによりＴＣＰ１は構成されてい
る。
体チツプ３を覆うように、例えば絶縁樹脂からなる封止
樹脂７を供給することによりＴＣＰ１は構成されてい
る。
【０００７】これによりこのＴＣＰ１は、各リード５を
所定形状に折り曲げてマザー基板８の実装面８Ａ上の各
電極９とはんだ付け等の方法で接続されることにより、
マザー基板８上に実装することができるようになされて
いる。
所定形状に折り曲げてマザー基板８の実装面８Ａ上の各
電極９とはんだ付け等の方法で接続されることにより、
マザー基板８上に実装することができるようになされて
いる。
【０００８】ここでこのようなＴＣＰ１は図５（Ａ）〜
図６（Ｂ）において示す以下の手順により製造される。
すなわちまず図５（Ａ）に示すように、フイルム状のキ
ヤリヤテープ２の長手方向の所定部位にデバイスホール
４を穿設する一方、当該デバイスホール４から放射状に
伸びるように例えば銅の金属箔からなるリード５を複数
形成する。
図６（Ｂ）において示す以下の手順により製造される。
すなわちまず図５（Ａ）に示すように、フイルム状のキ
ヤリヤテープ２の長手方向の所定部位にデバイスホール
４を穿設する一方、当該デバイスホール４から放射状に
伸びるように例えば銅の金属箔からなるリード５を複数
形成する。
【０００９】このとき各リード５は、図５（Ｂ）に示す
ように、半導体チツプ３の各電極３Ａ上に形成されるバ
ンプ３Ｂと対応する位置に形成される。また各リード５
に金等のめつき処理を施すことにより、半導体チツプ３
等との接続がよりし易くなる。そしてこの後図５（Ｃ）
に示すようにキヤリヤテープ２と半導体チツプ３とを所
定位置に固定するように接続する。
ように、半導体チツプ３の各電極３Ａ上に形成されるバ
ンプ３Ｂと対応する位置に形成される。また各リード５
に金等のめつき処理を施すことにより、半導体チツプ３
等との接続がよりし易くなる。そしてこの後図５（Ｃ）
に示すようにキヤリヤテープ２と半導体チツプ３とを所
定位置に固定するように接続する。
【００１０】次に図５（Ｄ）に示すようにキヤリヤテー
プ２の裏面側から当該キヤリヤテープ２の各リード５と
半導体チツプ３の各バンプ３Ｂとを覆うように、例えば
エポキシ系の絶縁樹脂等からなる封止樹脂７をデバイス
ホール４を介してデイスペンス等を用いて供給する。こ
の後、この封止樹脂７を所定温度で加熱して硬化させ
る。
プ２の裏面側から当該キヤリヤテープ２の各リード５と
半導体チツプ３の各バンプ３Ｂとを覆うように、例えば
エポキシ系の絶縁樹脂等からなる封止樹脂７をデバイス
ホール４を介してデイスペンス等を用いて供給する。こ
の後、この封止樹脂７を所定温度で加熱して硬化させ
る。
【００１１】そして図５（Ｅ）に示すように、キヤリヤ
テープ２から半導体チツプ３とリード５とを封止樹脂７
で封止した部位を当該部位周辺の長手及び幅方向に延長
されたリード５と共に、所定形状で金型等を用いて例え
ばパンチングする。これによりＴＣＰ１を形成すること
ができる。
テープ２から半導体チツプ３とリード５とを封止樹脂７
で封止した部位を当該部位周辺の長手及び幅方向に延長
されたリード５と共に、所定形状で金型等を用いて例え
ばパンチングする。これによりＴＣＰ１を形成すること
ができる。
【００１２】
【発明が解決しようとする課題】ところが近年、エレク
トロニクス機器は軽薄短小傾向を強め、高機能集積化及
び信号処理の高速化が進んできている。これに伴つて半
導体チツプの各電極間隔も狭ピツチ化されると共に、マ
ザー基板においても、半導体装置を高密度で実装するよ
うに要求されてきている。
トロニクス機器は軽薄短小傾向を強め、高機能集積化及
び信号処理の高速化が進んできている。これに伴つて半
導体チツプの各電極間隔も狭ピツチ化されると共に、マ
ザー基板においても、半導体装置を高密度で実装するよ
うに要求されてきている。
【００１３】この場合上述のようなＴＣＰ１では、半導
体チツプ３から引き出されたリード線５がキヤリヤテー
プ２を介して放射状に形成されるため実装の比較的容易
なリード間ピツチに拡がつた形状となる反面、キヤリヤ
テープ２を介して各リード５のリード間ピツチを拡げて
いるためにＴＣＰ１の外寸が半導体チツプ３の外寸と比
較して周辺の各端部が例えば10〔mm〕〜20〔mm〕程度大
きくなり、高密度実装の障害となる問題がある。
体チツプ３から引き出されたリード線５がキヤリヤテー
プ２を介して放射状に形成されるため実装の比較的容易
なリード間ピツチに拡がつた形状となる反面、キヤリヤ
テープ２を介して各リード５のリード間ピツチを拡げて
いるためにＴＣＰ１の外寸が半導体チツプ３の外寸と比
較して周辺の各端部が例えば10〔mm〕〜20〔mm〕程度大
きくなり、高密度実装の障害となる問題がある。
【００１４】従つて必要に応じてこのＴＣＰ１を小型化
できれば、ＴＣＰ１をマザー基板８上に高密度実装する
ことができると考えられる。
できれば、ＴＣＰ１をマザー基板８上に高密度実装する
ことができると考えられる。
【００１５】本発明は以上の点を考慮してなされたもの
で、高密度実装化に実用上十分に対応し得る半導体装置
及びその製造方法を提案しようとするものである。
で、高密度実装化に実用上十分に対応し得る半導体装置
及びその製造方法を提案しようとするものである。
【００１６】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、キヤリヤテープの一面側に半導体
チツプが実装されたキヤリアテープパツケージ部と、一
面側にキヤリアテープパツケージ部の各電極にそれぞれ
対応させて複数の第１の電極が形成されると共に、他面
側に各第１の電極にそれぞれ対応させて対応する各第１
の電極とそれぞれ導通するように複数の第２の電極が形
成された変換基板と、キヤリアテープパツケージ部の各
電極及び変換基板の対応する各第１の電極をそれぞれ導
通接続する導通接続手段と、キヤリアテープパツケージ
部及び導通接続手段を一体に封止する封止樹脂とにより
半導体装置を設けるようにした。
め本発明においては、キヤリヤテープの一面側に半導体
チツプが実装されたキヤリアテープパツケージ部と、一
面側にキヤリアテープパツケージ部の各電極にそれぞれ
対応させて複数の第１の電極が形成されると共に、他面
側に各第１の電極にそれぞれ対応させて対応する各第１
の電極とそれぞれ導通するように複数の第２の電極が形
成された変換基板と、キヤリアテープパツケージ部の各
電極及び変換基板の対応する各第１の電極をそれぞれ導
通接続する導通接続手段と、キヤリアテープパツケージ
部及び導通接続手段を一体に封止する封止樹脂とにより
半導体装置を設けるようにした。
【００１７】この結果この半導体装置では、半導体装置
を必要に応じて所定形状に小型化することができる。
を必要に応じて所定形状に小型化することができる。
【００１８】また本発明においては、キヤリヤテープの
一面側に半導体チツプが実装されたキヤリアテープパツ
ケージ部を形成する第１の工程と、一面側にキヤリアテ
ープパツケージ部の各電極にそれぞれ対応させて複数の
第１の電極が形成されると共に、他面側に各第１の電極
にそれぞれ対応させて対応する各第１の電極とそれぞれ
導通するように複数の第２の電極が形成された変換基板
の各第１の電極及びキヤリアテープパツケージ部の対応
する各電極をそれぞれ導通接続するようにしてキヤリア
テープパツケージ部を変換基板上に実装する第２の工程
と、キヤリアテープパツケージ部及び導通接続手段を一
体に封止する第３の工程とを設けるようにした。
一面側に半導体チツプが実装されたキヤリアテープパツ
ケージ部を形成する第１の工程と、一面側にキヤリアテ
ープパツケージ部の各電極にそれぞれ対応させて複数の
第１の電極が形成されると共に、他面側に各第１の電極
にそれぞれ対応させて対応する各第１の電極とそれぞれ
導通するように複数の第２の電極が形成された変換基板
の各第１の電極及びキヤリアテープパツケージ部の対応
する各電極をそれぞれ導通接続するようにしてキヤリア
テープパツケージ部を変換基板上に実装する第２の工程
と、キヤリアテープパツケージ部及び導通接続手段を一
体に封止する第３の工程とを設けるようにした。
【００１９】この結果この半導体装置の製造方法では、
半導体装置を必要に応じて所定形状に小型化することが
できる。
半導体装置を必要に応じて所定形状に小型化することが
できる。
【００２０】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
施の形態を詳述する。
【００２１】（１）本実施の形態による半導体装置の構
成 図１において、１０は全体として本実施の形態による半
導体装置を示し、インターポーザ１１の絶縁基板１２の
一面１２Ａ上にＴＣＰ部１３が実装されると共に、当該
ＴＣＰ部１３が例えば絶縁樹脂からなる封止樹脂１４に
より封止されることにより構成されている。
成 図１において、１０は全体として本実施の形態による半
導体装置を示し、インターポーザ１１の絶縁基板１２の
一面１２Ａ上にＴＣＰ部１３が実装されると共に、当該
ＴＣＰ部１３が例えば絶縁樹脂からなる封止樹脂１４に
より封止されることにより構成されている。
【００２２】この場合ＴＣＰ部１３においては、図１か
らも明らかなように、例えば図５（Ｄ）に示すようなフ
イルム状態で供給されるパンチング工程前のＴＣＰ１と
ほぼ同様の構成からなり、当該ＴＣＰ１を半導体チツプ
３の外周の各辺端部からこのフイルムの長手方向及び幅
方向に所定寸法の部位で切断することにより形成される
ようになされている。
らも明らかなように、例えば図５（Ｄ）に示すようなフ
イルム状態で供給されるパンチング工程前のＴＣＰ１と
ほぼ同様の構成からなり、当該ＴＣＰ１を半導体チツプ
３の外周の各辺端部からこのフイルムの長手方向及び幅
方向に所定寸法の部位で切断することにより形成される
ようになされている。
【００２３】一方インターポーザ１１においては、図２
（Ａ）に示すように、ガラスエポキシ等からなる絶縁基
板１２の一面１２Ａ上にＴＣＰ部１３の各リード５にそ
れぞれ対応させて複数のパツド１５が形成されると共
に、これら各パツド１５がそれぞれ配線パターン１６及
びスルーホール１７を順次介して図２（Ｂ）のように、
絶縁基板１２の他面１２Ｂ側に形成された対応する電極
１８と接続されることにより構成されている。
（Ａ）に示すように、ガラスエポキシ等からなる絶縁基
板１２の一面１２Ａ上にＴＣＰ部１３の各リード５にそ
れぞれ対応させて複数のパツド１５が形成されると共
に、これら各パツド１５がそれぞれ配線パターン１６及
びスルーホール１７を順次介して図２（Ｂ）のように、
絶縁基板１２の他面１２Ｂ側に形成された対応する電極
１８と接続されることにより構成されている。
【００２４】そしてこのインターポーザ１１の一面１２
Ａ上に、エポキシ等の絶縁性樹脂材料からなるダイボン
ド用ペースト１９を介してＴＣＰ部１３が固着されると
共に、当該ＴＣＰ部１３は各リード５の先端部がそれぞ
れインターポーザ１１の対応する各パツド１５にワイヤ
２０を介して導通接続されることによりインターポーザ
１１上に実装されると共に、このワイヤ２０により接続
される部位を保護するように例えばＴＣＰ部１３の封止
樹脂７と同様の絶縁樹脂からなる封止樹脂１４により封
止されている。
Ａ上に、エポキシ等の絶縁性樹脂材料からなるダイボン
ド用ペースト１９を介してＴＣＰ部１３が固着されると
共に、当該ＴＣＰ部１３は各リード５の先端部がそれぞ
れインターポーザ１１の対応する各パツド１５にワイヤ
２０を介して導通接続されることによりインターポーザ
１１上に実装されると共に、このワイヤ２０により接続
される部位を保護するように例えばＴＣＰ部１３の封止
樹脂７と同様の絶縁樹脂からなる封止樹脂１４により封
止されている。
【００２５】かくしてこの半導体装置１０においては、
マザー基板の各電極とインターポーザ１１の各電極１８
とがそれぞれ導通接続することにより当該マザー基板上
に実装することができ、この状態においてインターポー
ザ１１の各電極１８をそれぞれ介してＴＣＰ部１３の半
導体チツプ３とマザー基板との間で信号を入出力し得る
ようになされている。
マザー基板の各電極とインターポーザ１１の各電極１８
とがそれぞれ導通接続することにより当該マザー基板上
に実装することができ、この状態においてインターポー
ザ１１の各電極１８をそれぞれ介してＴＣＰ部１３の半
導体チツプ３とマザー基板との間で信号を入出力し得る
ようになされている。
【００２６】（２）本実施の形態による半導体装置の製
造方法 ここで実際上このような半導体装置１０は、図１との対
応部分に同一符号を付した図３（Ａ）〜図３（Ｄ）に示
す以下の手順により製造することができる。
造方法 ここで実際上このような半導体装置１０は、図１との対
応部分に同一符号を付した図３（Ａ）〜図３（Ｄ）に示
す以下の手順により製造することができる。
【００２７】すなわちまず図５（Ｄ）に示すようなフイ
ルム状態で供給されるパンチング工程前のＴＣＰ１を半
導体チツプ３の外周の各辺端部から当該フイルムの長手
方向及び幅方向に例えば１〔mm〕のところで切断するこ
とにより、図３（Ａ）に示すようなＴＣＰ部１３を形成
する。このときＴＣＰ部１３においては、リード５の金
めつきの所定部位が露出する。
ルム状態で供給されるパンチング工程前のＴＣＰ１を半
導体チツプ３の外周の各辺端部から当該フイルムの長手
方向及び幅方向に例えば１〔mm〕のところで切断するこ
とにより、図３（Ａ）に示すようなＴＣＰ部１３を形成
する。このときＴＣＰ部１３においては、リード５の金
めつきの所定部位が露出する。
【００２８】次に図３（Ｂ）に示すように、インターポ
ーザ１１の絶縁基板１２の一面１２Ａ上にダイボンド用
ペースト１９をデイスペンス法等で供給した後、当該Ｔ
ＣＰ部１３を例えば半導体チツプ３側を上にしてインタ
ーポーザ１１上にマウントし所定温度で加熱することに
より硬化させて固着させる。
ーザ１１の絶縁基板１２の一面１２Ａ上にダイボンド用
ペースト１９をデイスペンス法等で供給した後、当該Ｔ
ＣＰ部１３を例えば半導体チツプ３側を上にしてインタ
ーポーザ１１上にマウントし所定温度で加熱することに
より硬化させて固着させる。
【００２９】この後図３（Ｃ）に示すように、ＴＣＰ部
１３の各リード５とインターポーザ１１の各パツド１５
とをワイヤ２０により接続する。このときこの各パツド
１５は各リード５と同様に金等のめつき処理が施されて
いるため、ワイヤ２０により容易に接続できる。
１３の各リード５とインターポーザ１１の各パツド１５
とをワイヤ２０により接続する。このときこの各パツド
１５は各リード５と同様に金等のめつき処理が施されて
いるため、ワイヤ２０により容易に接続できる。
【００３０】そして図３（Ｄ）に示すようにＴＣＰ部１
３とインターポーザ１１とがワイヤ２０により接続され
た部位を保護するため、インターポーザ１１の一面１２
Ａ上に封止樹脂１４を供給する。これにより図１に示す
上述の半導体装置１０を得ることかできる。
３とインターポーザ１１とがワイヤ２０により接続され
た部位を保護するため、インターポーザ１１の一面１２
Ａ上に封止樹脂１４を供給する。これにより図１に示す
上述の半導体装置１０を得ることかできる。
【００３１】（３）本実施の形態の動作及び効果 以上の構成において、この実施の形態による半導体装置
１０は、所定形状に切断されることにより形成されるＴ
ＣＰ部１３をインターポーザ１１の所定部位上にダイボ
ンド用ペースト１９を介して固着させると共に、ＴＣＰ
部１３の各リード５とインターポーザ１１の各パツド１
５とをそれぞれワイヤ２０により接続した後、このワイ
ヤ２０により接続された部位を保護するようにインター
ポーザ１１の一面１２Ａ上に封止樹脂１４を供給するこ
とにより製造することができる。
１０は、所定形状に切断されることにより形成されるＴ
ＣＰ部１３をインターポーザ１１の所定部位上にダイボ
ンド用ペースト１９を介して固着させると共に、ＴＣＰ
部１３の各リード５とインターポーザ１１の各パツド１
５とをそれぞれワイヤ２０により接続した後、このワイ
ヤ２０により接続された部位を保護するようにインター
ポーザ１１の一面１２Ａ上に封止樹脂１４を供給するこ
とにより製造することができる。
【００３２】従つてこの半導体装置１０は、ＴＣＰ部１
３を必要に応じて所定形状に切断して形成できる分、全
体として小型化することができる。
３を必要に応じて所定形状に切断して形成できる分、全
体として小型化することができる。
【００３３】以上の構成によれば、半導体装置１０は所
定形状に切断されることにより形成されるＴＣＰ部１３
をインターポーザ１１の所定部位上にダイボンド用ペー
スト１９を介して固着させると共に、ＴＣＰ部１３の各
リード５とインターポーザ１１の各パツド１５とをワイ
ヤ２０により導通接続した後、このワイヤ２０により接
続された部位を保護するようにインターポーザ１１の一
面１２Ａ上に封止樹脂１４を供給することにより製造で
きるため、ＴＣＰ部１３を必要に応じて所定形状に切断
して形成できる分、半導体装置１０を全体として小型化
することができ、かくして高密度実装化に実用上十分に
対応し得る半導体装置１０を実現することができる。
定形状に切断されることにより形成されるＴＣＰ部１３
をインターポーザ１１の所定部位上にダイボンド用ペー
スト１９を介して固着させると共に、ＴＣＰ部１３の各
リード５とインターポーザ１１の各パツド１５とをワイ
ヤ２０により導通接続した後、このワイヤ２０により接
続された部位を保護するようにインターポーザ１１の一
面１２Ａ上に封止樹脂１４を供給することにより製造で
きるため、ＴＣＰ部１３を必要に応じて所定形状に切断
して形成できる分、半導体装置１０を全体として小型化
することができ、かくして高密度実装化に実用上十分に
対応し得る半導体装置１０を実現することができる。
【００３４】（４）他の実施の形態 なお上述の実施の形態においては、封止手段としての封
止樹脂７及び１４をエポキシ系の絶縁樹脂を用いて形成
するようにした場合について述べたが、本発明はこれに
限らず、要は絶縁性の樹脂材料を用いて封止樹脂７及び
１４の熱膨張率を揃えるものであればその材料として
は、この他種々の材料を広く適用することができる。
止樹脂７及び１４をエポキシ系の絶縁樹脂を用いて形成
するようにした場合について述べたが、本発明はこれに
限らず、要は絶縁性の樹脂材料を用いて封止樹脂７及び
１４の熱膨張率を揃えるものであればその材料として
は、この他種々の材料を広く適用することができる。
【００３５】また上述の実施の形態においては、ダイボ
ンド用ペースト１９をエポキシ樹脂を用いてデイスペン
ス法によりインターポーザ１１の一面１２Ａ上に供給す
るようにした場合について述べたが、本発明はこれに限
らず、要は絶縁性である樹脂材料を用いてインターポー
ザ１１の一面１２Ａ上に供給するものであればその材料
及び供給方法としては、この他種々の材料及び供給方法
を広く適用することができる。
ンド用ペースト１９をエポキシ樹脂を用いてデイスペン
ス法によりインターポーザ１１の一面１２Ａ上に供給す
るようにした場合について述べたが、本発明はこれに限
らず、要は絶縁性である樹脂材料を用いてインターポー
ザ１１の一面１２Ａ上に供給するものであればその材料
及び供給方法としては、この他種々の材料及び供給方法
を広く適用することができる。
【００３６】さらに上述の実施の形態においては、ＴＣ
Ｐ部１３を半導体チツプ３の外周の各辺端部からキヤリ
ヤテープ２の長手方向及び幅方向に１〔mm〕のところで
切断して形成するようにした場合について述べたが、本
発明はこれに限らず、要はＴＣＰ部１３のリード５が封
止樹脂７から露出する形状及び寸法であればその形状及
び寸法としては、この他種々の必要に応じた形状及び寸
法を広く適用することができる。
Ｐ部１３を半導体チツプ３の外周の各辺端部からキヤリ
ヤテープ２の長手方向及び幅方向に１〔mm〕のところで
切断して形成するようにした場合について述べたが、本
発明はこれに限らず、要はＴＣＰ部１３のリード５が封
止樹脂７から露出する形状及び寸法であればその形状及
び寸法としては、この他種々の必要に応じた形状及び寸
法を広く適用することができる。
【００３７】さらに上述の実施の形態においては、ＴＣ
Ｐ部１３の製造方法として、フイルム状態で供給される
パンチング工程前のＴＣＰ１を切断して形成するように
した場合について述べたが、本発明はこれに限らず、Ｔ
ＣＰ部１３の形成方法としては、例えばインターポーザ
１１上にダイボンド用ペースト１９を介して所定形状に
形成した樹脂フイルム等をマウントし、当該絶縁基板上
にリード５等の端子を封止樹脂７を介して半導体チツプ
３の各電極に対応して形成し、この各リード５と半導体
チツプ３とを導通接続するようにして形成する等の種々
の製造方法を広く適用することができる。
Ｐ部１３の製造方法として、フイルム状態で供給される
パンチング工程前のＴＣＰ１を切断して形成するように
した場合について述べたが、本発明はこれに限らず、Ｔ
ＣＰ部１３の形成方法としては、例えばインターポーザ
１１上にダイボンド用ペースト１９を介して所定形状に
形成した樹脂フイルム等をマウントし、当該絶縁基板上
にリード５等の端子を封止樹脂７を介して半導体チツプ
３の各電極に対応して形成し、この各リード５と半導体
チツプ３とを導通接続するようにして形成する等の種々
の製造方法を広く適用することができる。
【００３８】
【発明の効果】上述のように本発明によれば、キヤリヤ
テープの一面側に半導体チツプが実装されたキヤリアテ
ープパツケージ部と、一面側にキヤリアテープパツケー
ジ部の各電極にそれぞれ対応させて複数の第１の電極が
形成されると共に、他面側に各第１の電極にそれぞれ対
応させて対応する各第１の電極とそれぞれ導通するよう
に複数の第２の電極が形成された変換基板と、キヤリア
テープパツケージ部の各電極及び変換基板の対応する各
第１の電極をそれぞれ導通接続する導通接続手段と、キ
ヤリアテープパツケージ部及び導通接続手段を一体に封
止する封止樹脂とにより半導体装置を設けるようにした
ことにより、半導体装置を必要に応じて所定形状に小型
化することができ、かくして高密度実装化に実用上十分
に対応し得る半導体装置を実現することができる。
テープの一面側に半導体チツプが実装されたキヤリアテ
ープパツケージ部と、一面側にキヤリアテープパツケー
ジ部の各電極にそれぞれ対応させて複数の第１の電極が
形成されると共に、他面側に各第１の電極にそれぞれ対
応させて対応する各第１の電極とそれぞれ導通するよう
に複数の第２の電極が形成された変換基板と、キヤリア
テープパツケージ部の各電極及び変換基板の対応する各
第１の電極をそれぞれ導通接続する導通接続手段と、キ
ヤリアテープパツケージ部及び導通接続手段を一体に封
止する封止樹脂とにより半導体装置を設けるようにした
ことにより、半導体装置を必要に応じて所定形状に小型
化することができ、かくして高密度実装化に実用上十分
に対応し得る半導体装置を実現することができる。
【００３９】また上述のように本発明によれば、キヤリ
ヤテープの一面側に半導体チツプが実装されたキヤリア
テープパツケージ部を形成する第１の工程と、一面側に
キヤリアテープパツケージ部の各電極にそれぞれ対応さ
せて複数の第１の電極が形成されると共に、他面側に各
第１の電極にそれぞれ対応させて対応する各第１の電極
とそれぞれ導通するように複数の第２の電極が形成され
た変換基板の各第１の電極及びキヤリアテープパツケー
ジ部の対応する各電極をそれぞれ導通接続するようにし
てキヤリアテープパツケージ部を変換基板上に実装する
第２の工程と、キヤリアテープパツケージ部及び導通接
続手段を一体に封止する第３の工程とを設けるようにし
たことにより、半導体装置を必要に応じて所定形状に小
型化することができ、かくして高密度実装化に実用上十
分に対応し得る半導体装置を実現することができる。
ヤテープの一面側に半導体チツプが実装されたキヤリア
テープパツケージ部を形成する第１の工程と、一面側に
キヤリアテープパツケージ部の各電極にそれぞれ対応さ
せて複数の第１の電極が形成されると共に、他面側に各
第１の電極にそれぞれ対応させて対応する各第１の電極
とそれぞれ導通するように複数の第２の電極が形成され
た変換基板の各第１の電極及びキヤリアテープパツケー
ジ部の対応する各電極をそれぞれ導通接続するようにし
てキヤリアテープパツケージ部を変換基板上に実装する
第２の工程と、キヤリアテープパツケージ部及び導通接
続手段を一体に封止する第３の工程とを設けるようにし
たことにより、半導体装置を必要に応じて所定形状に小
型化することができ、かくして高密度実装化に実用上十
分に対応し得る半導体装置を実現することができる。
【図１】本実施の形態による半導体装置の構成を示す断
面図である。
面図である。
【図２】インターポーザの構成を示す斜視図及び断面図
である。
である。
【図３】本実施の形態による半導体装置の製造手順の説
明に供する断面図である。
明に供する断面図である。
【図４】ＴＣＰの構成を示す斜視図である。
【図５】ＴＣＰの製造手順の説明に供する斜視図及び断
面図である。
面図である。
【図６】ＴＣＰの製造手順の説明に供する斜視図及び断
面図である。
面図である。
１……ＴＣＰ、２……キヤリヤテープ、３……半導体チ
ツプ、３Ａ、９、１８……電極、３Ｂ……バンプ、４…
…デバイスホール、５……リード、６……キヤリヤテー
プ部、７、１４……封止樹脂、８……マザー基板、１０
……半導体装置、１１……インターポーザ、１２……絶
縁基板、１２Ａ……一面、１２Ｂ……他面、１３……Ｔ
ＣＰ部、１５……パツド、１６……配線パターン、１７
……スルーホール、１９……ダイボンド用ペースト、２
０……ワイヤ。
ツプ、３Ａ、９、１８……電極、３Ｂ……バンプ、４…
…デバイスホール、５……リード、６……キヤリヤテー
プ部、７、１４……封止樹脂、８……マザー基板、１０
……半導体装置、１１……インターポーザ、１２……絶
縁基板、１２Ａ……一面、１２Ｂ……他面、１３……Ｔ
ＣＰ部、１５……パツド、１６……配線パターン、１７
……スルーホール、１９……ダイボンド用ペースト、２
０……ワイヤ。
Claims (4)
- 【請求項１】フイルム状の樹脂材料からなるキヤリヤテ
ープの一面側に半導体チツプが実装されたキヤリアテー
プパツケージ部と、 一面側に上記キヤリアテープパツケージ部の各電極にそ
れぞれ対応させて複数の第１の電極が形成されると共
に、他面側に各上記第１の電極にそれぞれ対応させて、
対応する各上記第１の電極とそれぞれ導通するように複
数の第２の電極が形成された変換基板と、 上記キヤリアテープパツケージ部の各上記電極及び上記
変換基板の対応する各上記第１の電極をそれぞれ導通接
続する導通接続手段と、 上記キヤリアテープパツケージ部及び上記導通接続手段
を一体に封止する封止樹脂とを具えることを特徴とする
半導体装置。 - 【請求項２】上記キヤリアテープパツケージ部は、外寸
が上記半導体チツプの外寸よりも僅かに大きくなるよう
に形成されたことを特徴とする請求項１に記載の半導体
装置。 - 【請求項３】フイルム状の樹脂材料からなるキヤリヤテ
ープの一面側に半導体チツプが実装されたキヤリアテー
プパツケージ部を形成する第１の工程と、 一面側に上記キヤリアテープパツケージ部の各電極にそ
れぞれ対応させて複数の第１の電極が形成されると共
に、他面側に各上記第１の電極にそれぞれ対応させて、
対応する各上記第１の電極とそれぞれ導通するように複
数の第２の電極が形成された変換基板の各上記第１の電
極及び上記キヤリアテープパツケージ部の対応する各上
記電極をそれぞれ導通接続するようにして上記キヤリア
テープパツケージ部を上記変換基板上に実装する第２の
工程と、 上記キヤリアテープパツケージ部及び上記導通接続手段
を一体に封止する第３の工程とを具えることを特徴とす
る半導体装置の製造方法。 - 【請求項４】上記第１の工程では、 上記キヤリアテープパツケージ部をその外寸が上記半導
体チツプの外寸よりも僅かに大きくなるように形成する
ことを特徴とする請求項３に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5194598A JPH11251479A (ja) | 1998-03-04 | 1998-03-04 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5194598A JPH11251479A (ja) | 1998-03-04 | 1998-03-04 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251479A true JPH11251479A (ja) | 1999-09-17 |
Family
ID=12901022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5194598A Pending JPH11251479A (ja) | 1998-03-04 | 1998-03-04 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251479A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223162A (ja) * | 2004-02-06 | 2005-08-18 | Sony Corp | チップ状電子部品、その製造方法及び実装構造 |
-
1998
- 1998-03-04 JP JP5194598A patent/JPH11251479A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223162A (ja) * | 2004-02-06 | 2005-08-18 | Sony Corp | チップ状電子部品、その製造方法及び実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652461A (en) | Semiconductor device with a convex heat sink | |
| US6482674B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5444301A (en) | Semiconductor package and method for manufacturing the same | |
| US5198964A (en) | Packaged semiconductor device and electronic device module including same | |
| US7528460B2 (en) | Semiconductor device sealed with electrical insulation sealing member | |
| US5949142A (en) | Chip size package and method of manufacturing the same | |
| US5479051A (en) | Semiconductor device having a plurality of semiconductor chips | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| WO1998018161A1 (en) | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| US5704593A (en) | Film carrier tape for semiconductor package and semiconductor device employing the same | |
| US6465876B1 (en) | Semiconductor device and lead frame therefor | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JP2000243875A (ja) | 半導体装置 | |
| JP2803656B2 (ja) | 半導体装置 | |
| KR100192758B1 (ko) | 반도체패키지의 제조방법 및 구조 | |
| JPH11251479A (ja) | 半導体装置及びその製造方法 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP3251810B2 (ja) | 集積回路装置の実装方法 | |
| JPH03105961A (ja) | 樹脂封止型半導体装置 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JP2002237559A (ja) | 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法 | |
| KR100459820B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 |