JP5253041B2 - マトリックスコンバータ制御装置 - Google Patents
マトリックスコンバータ制御装置 Download PDFInfo
- Publication number
- JP5253041B2 JP5253041B2 JP2008214305A JP2008214305A JP5253041B2 JP 5253041 B2 JP5253041 B2 JP 5253041B2 JP 2008214305 A JP2008214305 A JP 2008214305A JP 2008214305 A JP2008214305 A JP 2008214305A JP 5253041 B2 JP5253041 B2 JP 5253041B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- signal
- voltage
- signal wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ac-Ac Conversion (AREA)
Description
Vus=V・cos(γ) (1)
Vvs=V・cos(γ‐2π/3) (2)
Vws=V・cos(γ‐4π/3) (3)
のように演算して出力する。
Po=Vus・iu+Vvs・iv+Vws・iw (4)
のように計算される。Vr,Vs,Vtは3相2相変換により2相電圧ベクトルVa,Vbに変換され、√(Va・Va+Vb・Vb)の計算により、マトリックスコンバータ入力線間電圧実効値Eが求められる。ここで、マトリックスコンバータの入力力率を1に制御するものとすると、マトリックスコンバータの入力電流の振幅Issは
Iss=√2・Po/(√3・E) (5)
となる。
よって、マトリックスコンバータ入力電流(以下、入力電流と表記)をir,is,itとすると、
ir=Po・Vr/(E・E) (6)
is=Po・Vs/(E・E) (7)
it=Po・Vt/(E・E) (8)
と表される。
Imid=iu・Ku+iv・Kv+iw・Kw (9)
と表すことができる。Ku,Kv,Kwを総じて中間相接続率と定義する。特許文献1記載の中間相接続率は、キャリア信号と比較される信号波の最大値と最小値との差が最小になるように決定される。そのようにすることで信号波がキャリア信号の振幅内に収まりやすくなり、マトリックスコンバータの出力電圧を可能な限り上げることができる。以下にその原理について説明する。
SuH=U+Ku・G (10)
SuL=U−Ku・(1−G) (11)
SvH=V+Kv・G (12)
SvL=V−Kv・(1−G) (13)
SwH=W+Kw・G (14)
SwL=W−Kw・(1−G) (15)
のように計算される。キャリア信号の振れ幅は1としている。従来技術では、中間相電流指令値Imidの符号と同符号の出力電流の相しか中間相に接続しない。ここで、中間相電流指令値Imidの符号と同じ符号の出力電流がiu,ivだった場合を考える。中間相電流指令値Imidと異符号の出力電流の相の中間相接続率Kwは0とするので、SwH=SwL=Wである。またKuとKvと中間相電流指令値Imidは
Imid=Ku・iu+Kv・iv (16)
を満たす必要がある。まず、SuH,SuL,SvH,SvLの4つの信号の最大信号と最小信号の差が最小となるKuおよびKvを算出する。たとえばU>Vであるとするなら、
SuH≧SvH (17)
SuL≧SvL (18)
なので、(16)式を代入すると
Kv≦Iu・(U−V)/(G・(iu+iv))+Imid/(iu+iv)
(19)
Ku≦Iv・(U−V)/((1−G)・(iu+iv))+Imid/(iu+iv)
(20)
を満たす必要があり、また(16)式より
Kv≦Imid/iv (21)
Ku≦Imid/iu (22)
であり、SuH,SuL,SvH,SvLの4つの信号の最大信号と最小信号の差
SuH−SvL=U+Ku・G−V+Kv・(1−G) (23)
を最小とするにはG≧(1−G)・iu/ivならばKu≧0、(21)かつ(19)式を満たせばよい。また、G≦(1−G)・iu/ivならばKv≧0、(22)かつ(20)式を満たせばよい。ここまでで得られたKuとKvで仮のSuH,SuL,SvH,SvLを求めて、それらをSuH’,SuL’,SvH’,SvL’とする。
Ku≦(W−SuH’)/G (24)
と(20)式と(22)式を満たす最大の値とすればよい。その時のKvは、(16)式より求める。W<SvL’の場合は、SvL’がWを下回らない範囲でKvを大きくできるので、その条件である
Kv≦(SvL’−W)/(1−G) (25)
と(19)式と(21)式を満たす最大の値とすればよい。その時のKuは、(16)式より求める。中間相電流指令値Imidの符号と同じ符号の電流がiu,iv以外の場合も上記と同様の計算で求める。中間相電流指令値Imidの符号と同じ符号の電流が1つだけだった場合は、(16)式より簡単に求めることができる。以上の演算後、従来の信号波演算器46は、SuH〜SwLの6本の信号波のうちの最大と最小の差の半分の値ηを求め、SuHからSwLの信号波からηを引いたそれぞれ6本の信号波をKuH,KvH,KwH,KuL,KvL,KwLとして出力する。
SuHa=U+Ku・G (26)
SuLa=U−Ku・(1−G) (27)
SvHa=SvLa=V (28)
SwHa=SwLa=W (29)
として演算する。ここで、u相中間相接続率Ku=(Imid/iu)とし、Kv=0、Kw=0とする。ただし、Kuが負になる場合とiuが0である場合はKuをキャリア信号Cの振れ幅よりも大きな値(例えばKuをキャリア信号Cの振れ幅の10倍)とする。
SuHb=SuLb=U (30)
SvLb=V+Kv・G (31)
SvLb=V−Kv・(1−G) (32)
SwLb=SwLb=W (33)
のように計算する。同様に、Kvが負になる場合とivが0である場合はKvをキャリア信号Cの振れ幅よりも大きな値とする。信号波生成器C43についても同様に、Ku=Kv=0,Kw≠0としてキャリア信号と比較されるべき6本の信号波SuHc,SuLc,SvHc,SvLc,SwHc,SwLcを演算し、Kwが負になる場合とiwが0である場合はKwをキャリア信号Cの振れ幅よりも大きな値とする。
KuH=SuH+ζ (34)
KuL=SuL+ζ (35)
KvH=SvH+ζ (36)
KvL=SvL+ζ (37)
KwH=SwH+ζ (38)
KwL=SwL+ζ (39)
を出力する。KuH〜KwLはキャリア比較器5へ入力され、従来技術と同様にマトリックスコンバータのスイッチ制御に用いられる。
2 電圧指令生成器
3 出力電流検出器
41 信号波生成器A
42 信号波生成器B
43 信号波生成器C
44 信号波選択器
45 オフセット調整器
46 従来の信号波演算器
5 キャリア比較器
6 キャリア発生器
7 信号波出力器
Claims (3)
- 9つのスイッチを用いて3相交流電源から可変周波数可変電圧の3相電圧を出力するマトリックスコンバータの制御装置であって、該マトリックスコンバータの3相入力電圧と該3相入力電圧の位相を検出する電圧検出器と、前記マトリックスコンバータの3相出力電圧指令を生成する電圧指令生成器と、前記マトリックスコンバータの3相出力電流を検出する電流検出器と、該電圧検出器の出力の3相入力電圧と該電圧指令生成器の出力の3相出力電圧指令と前記電流検出器の出力の3相出力電流を入力して各出力相をu,v,w相とした場合にu相の信号波としてKuH,KuLの2本の信号波を生成し同様にv,w相の信号波としてそれぞれKvH,KvL,KwH,KwLを生成して計6本の信号波を出力する信号波出力器と、該位相を入力し前記位相により該3相交流電源の大小関係を明らかにし、さらに該信号波出力器の出力とキャリア発生器の出力であるキャリアを比較して、KuHとKuLよりも該キャリアが大きい場合はu相を前記3相交流電源の内で最小電圧の相に接続し、KuHとKuLの間に前記キャリアがある場合はu相を前記3相交流電源の内で中間の電圧の相に接続し、KuHとKuLよりも前記キャリアが小さい場合はu相を前記3相交流電源の内で最大電圧の相に接続するようにし、v,w相でも同様にして前記9つのスイッチを操作する信号を出力するキャリア比較器とからなり、前記マトリックスコンバータの出力電圧を前記電圧指令生成器の出力の電圧指令通りとなるようにするとともに前記3相交流電源の電流を所定力率の正弦波とするマトリックスコンバータ制御装置において、前記信号波出力器の出力の各出力相の2本の信号波の値が異なる出力相は1つのみとすることを特徴とするマトリックスコンバータ制御装置。
- 前記信号波出力器が、v,w各相のそれぞれの2本の信号波の値を一致させた信号を生成する信号波生成器Aと、u,w各相のそれぞれの2本の信号波の値を一致させた信号を生成する信号波生成器Bと、u,v各相のそれぞれの2本の信号波の値を一致させた信号を生成する信号波生成器Cと、該信号波生成器Aの出力と該信号波生成器Bの出力と該信号波生成器Cの出力の内で最大と最小との差が最小であるものを選択して前記信号波出力器の出力とする信号波選択器とで構成されることを特徴とする請求項1記載のマトリックスコンバータ制御装置。
- 前記信号波選択器の出力を入力し、該入力の6本の信号波に同じオフセットを加算することで、前記入力の6本の信号波の内で各出力相の2本の信号波の値が異なるそれぞれの信号波の平均値M1が前記入力の6本の信号波の最大値と最小値の平均値M2よりも小さい場合は、前記入力の6本の信号波の最大値を前記キャリアの最大値に一致させるようにし、該平均値M1が該平均値M2よりも大きい場合は前記入力の6本の信号波の最小値を前記キャリアの最小値に一致させるようにした信号を前記信号波出力器の出力として出力するオフセット調整器を具備することを特徴とする請求項2記載のマトリックスコンバータ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008214305A JP5253041B2 (ja) | 2008-08-22 | 2008-08-22 | マトリックスコンバータ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008214305A JP5253041B2 (ja) | 2008-08-22 | 2008-08-22 | マトリックスコンバータ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010051118A JP2010051118A (ja) | 2010-03-04 |
JP5253041B2 true JP5253041B2 (ja) | 2013-07-31 |
Family
ID=42067726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008214305A Expired - Fee Related JP5253041B2 (ja) | 2008-08-22 | 2008-08-22 | マトリックスコンバータ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5253041B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104883071A (zh) * | 2015-05-22 | 2015-09-02 | 中南大学 | 一种面向多模块矩阵变换器的同相层叠载波调制方法 |
CN104901554A (zh) * | 2015-05-22 | 2015-09-09 | 中南大学 | 基于数学构造的多模块矩阵变换器调制方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7759137B2 (en) | 2008-03-25 | 2010-07-20 | Stats Chippac, Ltd. | Flip chip interconnection structure with bump on partial pad and method thereof |
US9345148B2 (en) | 2008-03-25 | 2016-05-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad |
JP5312088B2 (ja) * | 2009-02-20 | 2013-10-09 | 東洋電機製造株式会社 | マトリックスコンバータ制御装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4822978B2 (ja) * | 2006-08-09 | 2011-11-24 | 東洋電機製造株式会社 | マトリックスコンバータ制御装置 |
-
2008
- 2008-08-22 JP JP2008214305A patent/JP5253041B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104883071A (zh) * | 2015-05-22 | 2015-09-02 | 中南大学 | 一种面向多模块矩阵变换器的同相层叠载波调制方法 |
CN104901554A (zh) * | 2015-05-22 | 2015-09-09 | 中南大学 | 基于数学构造的多模块矩阵变换器调制方法 |
CN104883071B (zh) * | 2015-05-22 | 2017-07-28 | 中南大学 | 一种面向多模块矩阵变换器的同相层叠载波调制方法 |
CN104901554B (zh) * | 2015-05-22 | 2017-10-24 | 中南大学 | 基于数学构造的多模块矩阵变换器调制方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2010051118A (ja) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20130078380A (ko) | 회생형 고압 인버터의 제어장치 | |
US20210408953A1 (en) | Direct power conversion device | |
JP2008228498A (ja) | 交流−交流直接変換装置の空間ベクトル変調方法 | |
US10186984B1 (en) | Inverter control device | |
JP5253041B2 (ja) | マトリックスコンバータ制御装置 | |
JP6494378B2 (ja) | 電力変換システムおよび電力変換システムの制御方法 | |
JP2018129963A (ja) | 電力変換器の制御装置 | |
JP6583922B2 (ja) | 電力変換装置 | |
JP5147624B2 (ja) | インバータ装置 | |
JP2005160257A (ja) | 単相/三相変換装置及びその制御方法 | |
KR101047391B1 (ko) | 3상 공간벡터 펄스폭변조 인버터용 불평형 출력전압 제어기 | |
JP5293072B2 (ja) | 交流−交流直接変換装置 | |
US11211876B2 (en) | Voltage compensation device | |
JP2013048503A (ja) | 多重マトリックスコンバータ装置とその制御方法 | |
JP3426939B2 (ja) | 自励式電流形電力変換装置の制御装置 | |
JP4822978B2 (ja) | マトリックスコンバータ制御装置 | |
JP4870019B2 (ja) | マトリックスコンバータ制御装置 | |
JP5171286B2 (ja) | マトリックスコンバータ制御装置 | |
JP3369487B2 (ja) | 電力変換装置の制御装置 | |
JP4870025B2 (ja) | マトリックスコンバータ制御装置 | |
JPH11122944A (ja) | Npc変換器の制御装置 | |
JP2006311725A (ja) | 電力変換装置の制御装置 | |
JP5312088B2 (ja) | マトリックスコンバータ制御装置 | |
JP5874835B2 (ja) | 電力変換装置 | |
JP2011172387A (ja) | 電力変換制御装置、コンバータ制御回路、電力変換制御方法、電力変換制御用プログラム及び記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5253041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |