JP4744070B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置および半導体モジュールに関し、特に実装基板に半導体装置が実装された際、熱膨張係数のミスマッチによる不具合を防止する技術に関するものである。

従来、電子機器にセットされる混成集積回路装置は、例えばプリント基板、セラミック基板または金属基板の上に導電パターンが形成され、この上には、ＬＳＩまたはディスクリートＴＲ等の能動素子、チップコンデンサ、チップ抵抗またはコイル等の受動素子が実装される。そして、前記導電パターンと前記素子が電気的に接続されて所定の機能の回路が実現されている。

回路の一例として、図２４を示す。この回路は、オーディオ回路であり、これらに示す素子は、図２５の様に実装されている。

図２５に於いて、一番外側の矩形ラインは、少なくとも表面が絶縁処理された実装基板１である。そしてこの上には、Ｃｕから成る導電パターン２が貼着されている。この導電パターン２は、外部取り出し用電極２Ａ、配線２Ｂ、ダイパッド２Ｃ、ボンディングパッド２Ｄ、受動素子３を固着する電極４等で構成されている。

ダイパッド２Ｃには、ＴＲ、ダイオード、複合素子またはＬＳＩ等がベアチップ状で、半田を介して固着されている。そしてこの固着されたチップ上の電極と前記ボンディングパッド２Ｄが金属細線５Ａ、５Ｂ、５Ｃを介して電気的に接続されている。この金属細線は、一般に、小信号と大信号用に分類され、小信号部は約４０μｍφから成るＡｕ線またはＡｌ線５Ａが採用され、大信号部は約１００〜３００μｍφのＡｕ線またはＡｌ線が採用されている。特に大信号は、線径が大きいため、コストの点が考慮され、１５０μｍφのＡｌ線５Ｂ、３００μｍφのＡｌ線５Ｃが選択されている。

また大電流を流すパワーＴＲ６は、チップの温度上昇を防止するために、ダイパッド２Ｃ上のヒートシンク７に固着されている。

そして前記外部取り出し用電極２Ａ、ダイパッド２Ｃ、ボンディングパッド２Ｄ、電極４を回路とするため配線２Ｂが色々な所に延在される。また、チップの位置、配線の延在の仕方の都合で、配線同士が交差をする場合は、ジャンピング線８Ａ、８Ｂが採用されている。

一方、この実装基板１に実装される半導体装置として、絶縁性樹脂でパッケージされた半導体装置がある。例えば、リードフレームに半導体チップが実装され、絶縁性樹脂でパッケージされたリードフレーム型半導体装置、セラミック基板、プリント基板またはフレキシブルシートを支持基板として採用し、この上に半導体チップが実装され絶縁性樹脂でパッケージされた支持基板型半導体装置、またメッキ電極の上に半導体チップが実装され、メッキ電極も含めてパッケージされたメッキ型半導体装置がある（下記特許文献１を参照）。

これの概略図を図２６Ａに示す。符号１０Ａ〜１０Ｄは、メッキ膜で形成された導電路であり、ダイパッド１０Ａの上には、半導体チップ１１が固着され、半導体チップ１１のボンディングパッドとメッキからなるボンディングパッド１０Ｂが金属細線１２により電気的に接続されている。また電極１０Ｃと、電極１０Ｄとの間には、受動素子１３がロウ材を介して固着されている。この半導体装置は。支持基板を採用することなくメッキ膜が絶縁性樹脂に埋め込まれているため、薄型の半導体装置が可能となる。
特開平３−９４４３１号公報

前述したように実装基板１上には、色々な方法でパッケージされた半導体装置が実装されている。しかしリードフレーム型半導体装置は、リードがパッケージから飛び出しているため、実装基板での専有面積が大きくなる問題があり、実装基板の大型化を招く問題があった。更には、リードフレームをカットしたり、リードにバリが発生してしまう問題もあった。また支持基板型半導体装置は、支持基板を採用するため半導体装置が厚くなってしまい、それにより重量も増大する問題があった。更にメッキ型半導体装置は、支持基板を採用せず、リードもパッケージから飛び出していないため、薄くサイズの小さい半導体装置が実現できるが、以下の点で問題があった。

図２６Ｂは、それを説明するための図であり、図２６Ａの○の部分を模式的に拡大したものである。三角錐の集合体で示した符号１０Ｂが、メッキにより形成された導電路、符号１７が半田である。また符号１５が実装基板、１６が実装基板１５に貼着された導電パターンである。

このメッキ膜は、一般には電解メッキで成膜され、先端が細くなった柱状結晶構造を持つ。これを図の三角錐で示した。この膜は膜厚が薄く、多結晶構造であるため、機械的強度が弱く、更に絶縁性樹脂との熱膨張係数の違いによりクラックも発生しやすい欠点があった。しかも結晶粒界は、外部からの物質を容易に拡散させる。例えば半田に使用されるフラックスや湿気等の外部雰囲気ガスが、この結晶粒界を介して金属細線１２の接続部に浸入し、接続強度を劣化させる問題がある。またＣｕメッキで電極１１Ｂを形成した際、下層の半田が拡散し、メッキ膜自身が半田に喰われ、金属細線との接続強度を劣化させる問題があった。

またメッキ膜を配線として細く長く形成すると、絶縁性樹脂の熱膨張係数とのミスマッチにより配線の断線も発生する。同様に、このメッキ型半導体装置を実装基板に実装した場合、実装基板の熱膨張係数とのミスマッチによりやはり配線にクラックが発生し、断線や配線抵抗の上昇をきたす問題がある。特にメッキ電極１０Ｂで細長い配線が形成された場合、その応力は、長さに比例して発生する。よって絶縁性樹脂１４または実装基板１５との熱膨張係数の違いが、メッキ膜の欠点をより冗長し、信頼性の低下をより加速する問題があった。

本発明は、前述した課題に鑑みて成され、第１に、Ｘ、Ｙ方向の結晶成長が大きい導電材料より成る複数の導電路と、前記導電路と電気的に接続された半導体チップと、前記半導体チップを被覆し且つ前記導電路間の分離溝に充填され前記導電路の裏面を露出して一体に支持する絶縁性樹脂とを備えることで解決するものである。

ここで図１Ａの如く、Ｘ軸−Ｙ軸方向の成長よりもＺ軸方向の成長が大きい膜をＺ膜と呼び、Ｚ軸方向の成長よりもＸ軸−Ｙ軸方向の成長が大きい膜をＸ−Ｙ膜と呼ぶ。例えばＺ膜は、電解、無電解により成長させたメッキ膜であり、Ｘ−Ｙ膜は、圧延により形成された膜、例えば圧延銅箔である。

図１Ｃの様に、Ｘ−Ｙ膜を断面で見ると、この膜は、それぞれの結晶がＸ−Ｙ軸方向に広がって積層されているため、結晶粒界の面積が図１ＡのＺ膜よりも抑制される。よって結晶粒界を介した拡散または透過現象が大幅に抑制される。また図１ＢのＺ膜は、折り曲げ、左右に延びる外力が働く応力に対して非常に弱い構造を持つ。しかしＸ−Ｙ膜は、図１Ｃに示すように、Ｘ−Ｙ膜自体の反り、破断に対してＺ膜よりも強い膜となる。従って、導電路自身を封止する絶縁性樹脂の熱膨張係数の違いにより、導電路のクラック発生を防止できる。また結晶のサイズが大きいため、全体の導電路自体の抵抗も下げることができる。特に、パッケージの厚みが０．５ｍｍ以下で、この中に導電路を埋め込む場合、厚みに対して平面サイズの方が大きいために、導電路と絶縁性樹脂の熱膨張係数の違いにより、Ｘ−Ｙ方向に応力が加わる。しかし一つ一つの結晶がＸ−Ｙ方向に大きく成長しているため、その応力に対して強い構造となる。

例えば、圧延Ｃｕ箔で成る電極を絶縁性樹脂に埋め込んだ場合と、Ｃｕメッキによる電極を埋め込んだ場合では、前述した応力に対する強度は、圧延銅箔の方が優れ、また拡散による接触部の汚染も圧延銅箔の方が優れる。

第２に、前記絶縁性樹脂の裏面と前記導電路の側面を、実質同一のエッチング面で描くことで解決するものである。

後の製造方法で明瞭になるが、ハーフエッチングした後に、絶縁性樹脂を埋め込むため、ハーフエッチングされた湾曲構造が絶縁性樹脂の形状となる。これは、アンカー効果も発生すると同時に裏面の接触抵抗も低下する特徴を有する。よって半導体装置自身の移動、セルフアライメントを容易にするものである。

第３に、前記分離溝の裏面よりも、前記導電路の裏面が凹んで形成されることで解決するものである。

導電路が凹んで形成されることにより、この導電路に形成される半田を厚くでき、また絶縁性樹脂の凸部が形成されることにより、隣同士の半田が接触することもなくなる。

第４に、前記絶縁性樹脂と接する導電路の表面には、前記導電材料の酸化物が形成されることで解決するものである。

導電路、特にＣｕを主材料とする金属の表面に酸化銅を形成することで、絶縁性樹脂との密着性を向上させることが出来る。

第５に、前記絶縁性樹脂の厚みは、実質１ｍｍよりも薄く、前記導電路は、圧延工法で可能な厚みであることで解決するものである。

第６に、Ｘ、Ｙ方向がＺ軸よりも大きい結晶から成る複数の導電路と、前記導電路の上面に形成され、主としてＺ軸方向がＸ軸、Ｙ軸方向よりも大きい結晶から成る導電被膜と、前記導電被膜と電気的に接続された半導体チップと、前記半導体チップを被覆し且つ前記導電路間の分離溝に充填され前記導電路の裏面を露出して一体に支持する絶縁性樹脂とを備えることで解決するものである。

原則として、電極や配線となる導電パターンは、Ｘ−Ｙ膜で形成し、電気的接続が必要な部分のみにＺ膜を成長すれば、全ての導電パターンをＺ膜で形成するよりも優れた特性を発揮することが出来る。例えば、断線や接続部の汚染に対して優れた半導体装置となる。

第７に、Ｘ、Ｙ方向がＺ軸よりも大きい結晶から成る複数の導電路と、前記導電路の上面に形成され、主としてＺ軸方向がＸ軸、Ｙ軸方向よりも大きい導電被膜と、前記導電被膜と電気的に接続された半導体チップと、前記半導体チップを被覆し且つ前記導電路間の分離溝に充填され前記導電路の裏面を露出して一体に支持する絶縁性樹脂とを備え、
前記絶縁性樹脂の裏面と前記導電路の側面は、実質同一のエッチング面を描いていることで解決するものである。

第８に、Ｘ、Ｙ方向がＺ軸よりも大きい結晶から成る複数の導電路と、前記導電路の上面に形成され、メッキにより主としてＺ軸方向の結晶成長が大きい導電被膜と、前記導電被膜と電気的に接続された半導体チップと、前記半導体チップを被覆し且つ前記導電路間の分離溝に充填され前記導電路の裏面を露出して一体に支持する絶縁性樹脂とを備え、
前記導電路の側面は、湾曲にエッチングされ、前記絶縁性樹脂裏面の少なくとも一部は、このエッチング面と連続したカーブを描くことで解決するものである。

第９に、前記エッチング面は、非異方性的エッチングにより形成される面と連続したカーブを描くことで解決するものである。

第１０に、前記絶縁性樹脂裏面よりも、前記導電路の裏面が凹んで形成される形成されることで解決するものである。

第１１に、前記絶縁性樹脂と接する前記導電路は、表面に酸化物が形成されることで解決するものである。

第１２に、前記導電路の裏面には、導電被膜が形成されることで解決するものである。

導電路の裏面に例えば金属膜、半田等を被覆することで、導電路の酸化を防止することができる。よって、実装基板上の回路パターンと前記導電路とをロウ材で接続しても、導電路の酸化物が無いため、その不良は大幅に抑制できる。

第１３に、前記導電被膜は、前記導電路の表面でひさしを構成することで解決するものである。

導電路と導電被膜または導電路自身でひさしの形状が実現できるため、アンカー効果が発生し、導電路の抜け、剥がれを抑制することが出来る。

第１４に、前記絶縁性樹脂から露出された導電路は、電気的接続箇所を除き絶縁被膜で被覆されることで解決するものである。

色々な形状の導電路が有る場合、全領域にロウ材が濡れてしまう。よって、半田の量が異なると同時に、そのサイズ、表面張力、自重により半田の厚みも異なってしまう。よって露出した導電路に半田の濡れ性の悪い膜を形成することで、半田の濡れる面積を制御し、導電路の裏面に所望の厚みの半田を形成できる。

第１５に、前記導電路として配線が設けられ、前記絶縁性樹脂から露出された導電路は、電気的接続箇所を除き絶縁被膜で被覆されることで解決するものである。

本半導体装置の構造は、導電路の裏面が絶縁性樹脂から露出するものである。そのため、図６、図７、図１１に示すような配線も、裏面が長い距離で露出延在される。よって、実装基板上にこの半導体装置を実装した際、この実装基板の導電パターンと配線が短絡してしまう。しかし絶縁被膜が形成されることによりその短絡は、防止できる。

第１６に、Ｘ、Ｙ方向の結晶成長がＺ軸よりも大きい導電材料より成る複数の導電路と、前記導電路の上面に形成され、主としてＺ軸方向の結晶成長により成る導電被膜と、前記導電被膜と電気的に接続された半導体チップと、前記半導体チップを被覆し且つ前記導電路間の分離溝に充填され前記導電路の裏面を露出して一体に支持する絶縁性樹脂とを備えた半導体装置が、前記露出部を介して前記実装基板に実装されることで解決するものである。

第１７に、Ｘ、Ｙ方向の結晶成長がＺ軸よりも大きい導電材料より成る複数の導電路と、前記導電路の上面に形成され、主としてＺ軸方向の結晶成長により成る導電被膜と、前記導電被膜と電気的に接続された半導体チップと、前記半導体チップを被覆し且つ前記導電路間の分離溝に充填され前記導電路の裏面を露出して一体に支持する絶縁性樹脂とを備え、前記絶縁性樹脂の裏面と前記導電路の側面が、実質連続したカーブを描いている半導体装置が、前記露出部を介して前記実装基板に実装されることで解決するものである。

第１８に、Ｘ、Ｙ方向の結晶成長がＺ軸よりも大きい導電材料より成る複数の導電路と、前記導電路の上面に形成され、メッキにより主としてＺ軸方向の結晶成長が大きい導電被膜と、前記導電被膜と電気的に接続された半導体チップと、前記半導体チップを被覆し且つ前記導電路間の分離溝に充填され前記導電路の裏面を露出して一体に支持する絶縁性樹脂とを備え、前記導電路の側面は、湾曲にエッチングされ、前記絶縁性樹脂裏面の少なくとも一部は、このエッチング面と実質一致している半導体装置が、前記露出部を介して前記実装基板に実装されることで解決するものである。

第１９に、前記導電路の裏面と前記実装基板は、ロウ材を介して接続され、前記導電路の裏面または／および前記実装基板上の接続パターンは、ロウ材の流れを防止する被膜が設けられることで解決するものである。

サイズの異なる複数の導電路を採用した場合、ロウ材は導電路の全域に濡れようと広がり、半導体装置の裏面に形成されるロウ材は、その厚みが異なってしまう。これは、実装基板側の導電パターンでも同様の現象が発生する。この現象により実装基板と導電路の間の隙間が狭くなる事がある。しかし少なくとも一方にロウ材に対して濡れ性の悪い膜を形成することにより、このロウ材の広がりを抑制することができ、この隙間を一定に保つことができる。

第２０に、前記エッチング面は、非異方性的エッチングにより形成される面と実質的に同一カーブを描くことで解決するものである。

第２１に、前記絶縁性樹脂裏面よりも、前記導電路の裏面が凹んで形成される形成されることで解決するものである。

第２２に、前記絶縁性樹脂と接する前記導電路は、表面に酸化物が形成されることで解決するものである。

第２３に、前記導電路の裏面には、導電被膜が形成されることで解決するものである。

第２４に、前記導電被膜は、前記導電路の表面でひさしを構成することで解決するものである。

以上の説明から明らかなように、本発明では、薄型の半導体装置が、ディスクリート型、ＢＧＡ型、マルチチップ型、ハイブリット型等と広範囲な形で実装可能になる。また薄型であるために、半導体装置の反りが問題となるが、導電路として圧延のＸ−Ｙ膜を用いているため、反り、樹脂収縮による導電路の断線を防止することが出来る。また半導体装置として採用される電気的接続部分は、下層にＸ−Ｙ膜を採用することにより、その接続部の汚染を防止でき、パッケージされた後の経時変化や不良に対しても強い半導体装置としてユーザーに供給することが出来る。しかも細く長く形成される配線は、他の導電路よりもその応力が加わりやすいが、Ｘ−Ｙ膜の採用により、配線の断線の抑制を可能とする。

また絶縁性樹脂裏面と導電路の側面は、本製造方法を採用するため、同一のエッチング面を描く。特に絶縁性樹脂の裏面は、湾曲となり、ここの湾曲部と隣接した部分には空き領域が形成される。よって溶けた半田の逃げ領域を作ったり、半導体装置裏面の摩擦係数を小さくすることが可能となる。

またハーフエッチングした後、導電箔は、酸化膜生成の熱処理工程を経るため、その表面にＣｕの酸化物が形成される。この酸化物は、導電箔と絶縁性樹脂との接着性を向上させることが出来る。

まず本半導体装置のサイズを図５を参照して説明する。採用される半導体チップ３０は、ここではＴＲチップを用いたため、約０．５５×０．５５ｍｍ、厚みが０．２４ｍｍである。また半導体装置３１平面のサイズは、１．６×２．３ｍｍ、厚みが０．５ｍｍである。チップの平面サイズに対する半導体装置の平面サイズは、２倍以上であり、パッケージの厚みは、チップの厚みの倍程度からそれ以下、特にフェイスダウンで実装する場合は、金属細線が上に延在されない分、更に薄型化が可能となる。つまり薄型であるが、平面のサイズは、これから述べる半導体素子、受動素子の組み合わせにより、１ｍｍ×２ｍｍ程度からこのサイズをはるかに越えるサイズまで、色々なサイズで展開できるものである。

後述するが、図６Ｂ、図７、図１０、図１１も一緒に考慮すれば判るように、本半導体装置は、ディスクリートのパッケージから回路やシステムを構成するパッケージまで可能であり、しかも薄型が可能な半導体装置である。

また本半導体装置は、一方の面に導電路３２〜３４が露出し、この導電路３２〜３４から他方の面に向かい絶縁性樹脂３５が被覆されている。そのため、絶縁性樹脂３５の収縮率の方が大きく、全体として反りやすい構造を持つ。従って、この応力にも耐えうる導電路３２〜３４の採用が要求される。特に、配線が長くなればなるほどこの問題は、重要になる。

更には、半導体装置としてコストの上昇を考慮すると共に、導電路３２〜３４が約３０〜５０μｍ以下と薄いために、結晶粒界の界面を介した不純物やガスの拡散、電気的接続部の劣化を総合的に考慮し、採用する必要がある。尚、パワー半導素子の実装の場合、電流容量と発生する熱を考慮し、導電路の膜厚は、１００〜２００μｍが好ましい。

一般に、電極として採用される材料は、図１Ａに示すＺ膜、図１Ｃに示すＸ−Ｙ膜の二種類がある。課題の欄でも説明したように、Ｚ膜から成る導電路４０の裏面は、界面が多数存在し、矢印で示したように、結晶粒界４１を介して外部からの汚染物質が拡散しやすい構造を有している。例えば、汚染物質としては、外部雰囲気のガスであり、湿気等である。またロウ材を用いる場合、フラックス等が汚染物質である。これは、Ｚ膜に固着された金属細線４２の固着力の劣化を意味し、またＺ膜にダイボンドされたチップ４３の固着力の劣化を意味する。

更に、図１Ｂに示すように、絶縁性樹脂４４の収縮で発生する反りに対し、Ｚ膜４０は、断線４９が発生したり、断線４９が発生しなくてもそれぞれの結晶粒４５の間隔を広げるため、抵抗が大きくなる問題を有する。またこれを防止するには、Ｚ膜４０を厚くしたり、何層に渡るＺ膜を積層する必要がある。しかしこれは、成膜時間が長くなり、コストの上昇を来す問題がある。

一方、図１Ｃに示すように、Ｘ−Ｙ膜から成る導電路４６の裏面は、界面４７の露出量がＺ膜４０よりも少ない。またＸ−Ｙ方向に向かった結晶成長が大きく、結晶粒４８が何層にも積層されるため、矢印で示したように、結晶粒界４７を介した外部からの汚染物質の拡散が防止できる特徴を持つ。これは、前記拡散によって発生する導電路４６の表面の汚染が、大幅に抑制できることを意味している。

更に、絶縁性樹脂４４の収縮で発生する反りに対し、Ｘ−Ｙ膜４６は、断線が発生しにくく、またその抵抗も小さくなる特徴を有する。例えば、圧延で処理された金属材料より成る導電箔がＸ−Ｙ膜として掲げられる。

図２は、Ｃｕを主材料とした圧延導電箔（Ｘ−Ｙ膜）と電解で処理された電解箔（Ｚ膜）の屈曲特性を示している。圧延後にアニールされた導電箔、圧延だけの導電箔は、電解箔に比べて破断に対して非常に強いことが判る。

つまり図１Ｄに示すように、長さや面積を大きく取る導電路、例えばダイパッド、ボンディングパッドまたは配線にこのＸ−Ｙ膜を採用することで、導電路として優れた特性を持つことが判る。つまり図６〜図１１に示す配線としてＸ−Ｙ膜を採用すると、Ｚ膜を採用した配線よりも優れた特性を出すことが判る。

しかもコストや抵抗を考えると、Ｃｕを主材料とした圧延銅箔が好ましい。しかしＣｕは、その表面が酸化しやすく、金属細線のボンダビリティが悪いこと、Ａｕバンプとの接合性が悪いことを考慮すると、図３で説明する様に、これらの電気的接続箇所にＺ膜４０を配置する事が重要である。また反りが発生し、Ｚ膜４０にクラック４９が発生しても、Ｘ−Ｙ膜４６が下層に安定して配置されているため、断線を防止できる。

またＡｇのメッキ膜に於いては、２〜１０μｍ程度の膜厚がボンディング性に優れ、この膜厚を越えて成膜されるとボンディング性が劣化すると言われている。またＡｕのメッキ膜に於いても、０．２μｍ程度で良好なボンディングが得られることが判っている。これは、膜厚が厚くなるほど、それぞれの結晶粒の成長率が大きく異なり始め、その表面に凹凸が発生するためと言われている。ボンデイングして接続されるボールとＺ膜の間は、凹凸のあるＺ膜とボールが接合しているだけで、両者の間は、接続強度が弱く、接続抵抗も大きいと言われている。ところが薄いＺ膜を採用し、ボンディング性を高めようとしても、配線やダイパッドにクラックや破断が発生し易く、信頼性が逆に低下する。

よって、本発明では、配線５０、ダイパッド、ボンディングパッド５１の如き導電路として破断に強いＸ−Ｙ膜４６を採用し、必要によりこのＸ−Ｙ膜４６を支持膜として活用し、このＸ−Ｙ膜４６の上にＺ膜４０を形成している。例えば、ボンディング性や半田付け性を要求する部分には、必要によりＡｇ、Ａｕ、Ｎｉ、Ｐｄ等のメッキ膜が採用される。しかし接続強度やコストを考えるとこのＺ軸成長膜４０は、前述したような薄い膜厚になる。よって全導電路をＺ膜のみで構成せず、Ｘ−Ｙ膜４６を支持膜、保護膜として機能させ、この上にＺ膜４０を設けることにより、導電路の断線、抵抗増大等の特性劣化を防止している。

図３は、この点について説明するものである。図３は、Ｚ膜４０にクラック４９が発生して２つの領域４０Ａ、４０Ｂに分断されいる。しかし、２つのＺ軸成長膜４０Ａ、４０ＢはＸ−Ｙ膜４６で電気的に接続されるため、等価的に２つのＺ軸成長膜は、電気的に接続されていることになり、断線不良と成らないことを説明している。また矢印は、Ｘ−Ｙ膜４６が外部雰囲気からの浸入に対してバリア膜となり、Ｚ膜４０の表面の汚染を防止していることを説明している。

図１Ｄや図３Ｂに於いて、前述した特徴の他に、以下の特徴が発生する。Ｘ−Ｙ膜４６の側面には、湾曲構造５２またはひさし５３が設けられ、この構造により、絶縁性樹脂４４に埋め込まれたＸ−Ｙ膜４６が剥がれず、安定した状態で埋め込まれる特徴を有する。よってこの上に設けられたＺ膜４０は、更に安定した状態で維持される。

図４に、絶縁性樹脂４４で封止される前で、且つハーフエッチングされた導電箔５４を示す。Ｚ膜４０が形成された領域を除く表面には、Ｃｕの酸化膜（Ｃｕ２Ｏ、ＣｕＯ）５５が生成され、この酸化膜５５により封止材である絶縁性樹脂４４との化学的結合が向上し、導電路と絶縁性樹脂の接着性が向上することを説明している。

また図４Ａでは、導電路５６の上面全域にＺ膜４０が形成され、図４Ｂは、主領域を除き酸化膜５５が露出されている。図４Ｂでは、酸化銅５５が図４Ａよりも露出するため、導電路５６上面の接着性が更に向上する。

また導電路５６にハーフエッチングによる分離溝５７を形成する際、非異方性でエッチングすることにより、以下の効果も発生する。まず湾曲構造５２やひさし５３が発生するためアンカー効果が発生すると同時に酸化銅５５の領域がストレートの分離溝よりも拡大し、絶縁性樹脂との接着性が向上するメリットも有する。

最後に、図２Ｂで剛性について説明する。図２Ｂの下図は、本導電箔５４Ａをリードフレームの如き形状で取り扱い、金型に装着させることを示すものである。半導体メーカーは、リードフレームを採用してトランスファーモールドしており、ここで採用する金型で本半導体装置が製造できる点にメリットを有する。本発明は、図１４〜の説明で明らかになるが、導電箔５４をハーフエッチングして、これを金型に装着させるため、取り扱いの容易さ、上下金型に挟まれる点を考慮すると、剛性が求められる。圧延による導電箔は、製造方法上、簡単に不純物が入れられ、その剛性を高めることが出来る。図２Ｂの表には、その不純物の重量パーセントを示した。タイプＡは、Ｎｉ、Ｓｉ、Ｚｎ、Ｓｎが主に不純物として採用されている。またタイプＢは、Ｚｎ、Ｓｎ、Ｃｒが不純物として混入されている。更に、タイプＣは、Ｚｎ、Ｆｅ、Ｐが混入されている。この表に示す不純物の種類、重量パーセントは、一例であり、Ｃｕを主材料とする導電箔に剛性ががあらわれるものであれば良い。

一方、メッキ膜だけで導電箔を構成しようとすると、製造方法上不純物を入れることが難しく、実質純Ｃｕで構成される。よって導電箔は、軟らかく作業性が落ちる問題が発生し、導電箔を支持する支持基板が必要になって来る。

一般に、リードフレームのサイズは、大きければ大きいほど、半導体装置の取り数は多くなる。しかし、サイズが大きくなる分、反ったり、曲がったりするため、作業性が低下する。本発明では、長さ２２０ｍｍ、幅４５ｍｍ、厚さ７０μｍの矩形の導電箔を採用した。また、一般に採用されるリードフレームは、長さが〜２５０ｍｍ、幅が〜７５ｍｍ程度まで、厚さは〜０．５ｍｍ程度であり、また業界で標準として使われる導電箔を採用すれば、リードフレームのモールドで採用される金型を採用できる。

では、具体的に半導体装置の構造について説明していく。本発明は、一つのＴＲが封止
されたディスクリート型、一つのＩＣやＬＳＩが封止されたＢＧＡ型、複数のＴＲまたは複数のＩＣが実装されたマルチチップ型、または複数のＴＲ、複数のＩＣおよび／または受動素子が実装され、導電路として配線が用いられ、所望の回路が構成されたハイブリッド型等に大まかに分類することができる。つまり半導体素子の殆どのパッケージをこの方法一つで実現できる重要なものである。

<参考例１>
ディスクリート型の半導体装置を説明する参考例
図５は、ＴＲを、パッケージしたものであり、絶縁性樹脂３５に埋め込まれ、導電路３２〜３４の裏面が露出されている。

符号３２〜符号３４は、コレクタ電極、ベース電極およびエミッタ電極となる導電路であり、その表面には、図５Ｃに示すようにＺ膜３６としてＡｇが被覆されている。このＺ膜３６は、ワイヤーボンディング、ダイボンディングを可能とする膜であり、この他にＡｕ、Ｐｄ、Ｎｉ等が考えられる。この導電路３２〜３４は、非異方性でエッチングされるため、その側面が湾曲構造５２となり、また導電路の表面にはひさし５３も形成可能である。よってこれらの少なくとも一つを採用することにより、絶縁性樹脂３５とのアンカー効果を発生することが出来る。また絶縁性樹脂３５は、ハーフエッチングにより形成された分離溝５７に埋め込まれ、半導体装置３１の裏面から露出する絶縁性樹脂３５は、パッケージの外形となる。ハーフエッチングで分離溝５７が形成され、底部が湾曲しているため、チップの摩擦係数を小さくできる特徴もある。また導電路３２〜３４の裏面よりも、分離溝５７の底部が突出しているので、導電路間の短絡を防止でき、しかもその分半田等の接続材料をより厚く形成できるメリットも有する。

図５Ｅに、半導体チップ３０をフェイスダウンで実装した半導体装置を示す。例えば半導体素子の表面に半田ボールが形成され、これを導電路に溶融したものである。半導体チップ３０と導電路との間が非常に狭くなり、絶縁性樹脂３５の浸透性が悪い場合は、粘度が低く隙間に浸透しやすいアンダーフィル材３７が採用される。この場合、図５Ｄと異なり、アンダーフィル材３７が分離溝５７に充填され、外形の一要素となる。また図５Ｄ、図５Ｅに示すように、導電路は露出している。そのため、実装基板の回路パターンと電気的に接続するため、適当な導電材料が選択され被覆される。例えばこの露出部分には、図５Ｆに示すように、半田等のロウ材ＳＬ、Ａｕ、Ａｇ等のメッキ材料、導電ペースト等が形成される。

また露出する導電路の面積が異なるため、ロウ材の厚みが異なってしまうことから、図５Ｇの如く絶縁被膜３８を裏面に被覆し、その露出形状を実質一定にしても良い。

発明の実施の形態の文頭にも説明したように、約０．５５×０．５５ｍｍ、厚みが０．２４ｍｍの半導体チップをモールドしても、半導体装置３１として、１．６×２．３ｍｍ、厚みが０．５ｍｍまたはそれ以下と非常に薄い半導体装置が実現でき、携帯用の機器、コンピュータ機器等ので使用に好適である事が判る。

<参考例２>
マルチチップ型（またはハイブリッド型）の半導体装置を説明する参考例
続いて、図６にハイブリッド型またはマルチチップ型の半導体装置６０を示す。トランジスタチップのみで構成されているのでマルチチップ型であり、この中にコンデンサ、抵抗等の受動素子が実装されればハイブリッド型と成る。

図２４は、オーディオ回路であり、左からＡｕｄｉｏ Ａｍｐ １ｃｈ回路部、Ａｕｄｉｏ Ａｍｐ ２ｃｈ回路部、切り替え電源回路を太い一点鎖線で囲んで示す。

またそれぞれの回路部には、実線で囲まれた回路が半導体装置として形成されている。

まずＡｕｄｉｏ Ａｍｐ １ｃｈ回路部では、３種類の半導体装置と、２ｃｈ回路部と一体となった２つの半導体装置が用意されている。

ここでは、一例として半導体装置６０を図６に示した。図６０Ａに示すように、ＴＲ１、ＴＲ２で成るカレントミラー回路とＴＲ３、ＴＲ４から成る差動回路が一体となって構成されている。この半導体装置６０は、図６Ｂ〜図６Ｅに示されている。ここでは、０．５５×０．５５ｍｍ、厚さ０．２４ｍｍのトランジスタチップを４つ採用し、Ａｕ細線でボンデイングしている。尚、半導体装置６０のサイズは、２．９×２．９ｍｍ、厚さ０．５ｍｍである。図６Ｃは、Ｚ膜３６が形成されたダイパッド６１、Ｚ膜３６が形成されたボンディングパッド６２およびダイパッドやボンディングパッドを電気的に接続する配線６３が図示されている。特に、配線６３は、図では非常に短く設けられているが、実際は、図１１に示すように、長く形成されても良い。

この配線６３は、本発明の特徴とするところであり、この配線の主材料として圧延銅箔を用いることに特徴を有する。図６Ａに示す回路の規模にも依るが、パッケージ全体の平面サイズが大きくなると、そこに配置される配線の長さも長くなる。更に絶縁性樹脂３５と導電路の熱膨張係数の違いから、熱が加わるたびに配線に反りが加わる。しかし図２Ａに示すように、圧延銅箔（Ｘ−Ｙ膜）は、この反りの繰り返し（屈曲性）に対して耐久性を持つため、配線の断線を抑制できる。

<参考例３>
ＢＧＡ型の半導体装置を説明する参考例
まず半導体装置７０について図７を採用して説明する。図には、絶縁性樹脂７１に以下の構成要素が埋め込まれている。つまりボンディングパッド７２Ａ…と、このボンディングパッド７２Ａ…と一体の配線７２Ｂと、配線７２Ｂと一体で成り、この配線７２Ｂの他端に設けられた外部接続電極７２Ｃが埋め込まれている。更にはこの導電パターン７２Ａ〜７２Ｃに囲まれた一領域に設けられた放熱用の電極７２Ｄと、この放熱用の電極７２Ｄの上に設けられた半導体素子７３が埋め込まれている。尚、半導体素子７３は、絶縁性接着手段ＡＤを介して前記放熱用の電極７２Ｄと固着され、図７Ａでは、点線で示されている。またボンディングを可能とするため、ボンディングパッド７２Ａが半導体素子７３の周囲に位置するようにパターニングされ、この半導体素子７３のボンディング電極７４とボンディングパッド７２Ａは、金属細線Ｗを介して電気的に接続されている。

また前記導電パターン７２Ａ〜７２Ｄの側面は、非異方性でエッチングされ、ここではウェットエッチンクで形成されるため湾曲構造を有し、この湾曲構造によりアンカー効果を発生している。

本構造は、半導体素子７３と、複数の導電パターン７２Ａ〜７２Ｃ、放熱用の電極７２Ｄと、金属細線Ｗ、絶縁性接着手段ＡＤ、これらを埋め込む絶縁性樹脂７１で構成される。また半導体素子７３の配置領域に於いて、導電パターン７２Ｂ〜７２Ｄの上およびその間の分離溝７５には、前記絶縁性接着手段ＡＤが形成され、特にエッチングにより形成された分離溝７５に前記絶縁性接着手段ＡＤが設けられる。そして、導電パターン７２Ａ〜７２Ｄの裏面が露出される様に、絶縁性樹脂７１で封止されている。

絶縁性接着手段としては、絶縁材料から成る接着剤、接着性の絶縁シートが好ましい。また後の製造方法により明らかになるが、ウェハ全体に貼着でき、且つホトリソグラフィによりパターニングできる材料が好ましい。

また絶縁性樹脂７１としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。

また導電パターン７２Ａ〜７２Ｄとしては、ハーフエッチング性、メッキの形成性、耐熱応力、耐屈曲性を考慮すると圧延で形成されたＣｕを主材料とする導電材料、圧延銅箔が好ましい。

本発明では、絶縁性樹脂７１および絶縁性接着手段ＡＤが前記分離溝７５にも充填されているために、導電パターンの抜けを防止できる特徴を有する。またエッチングとしてドライエッチング、あるいはウェットエッチングを採用して非異方性的なエッチングを施すことにより、導電パターンの側面を湾曲構造とし、アンカー効果を発生させることもできる。その結果、導電パターン７２Ａ〜７２Ｄが絶縁性樹脂７１から抜けない構造を実現できる。

しかも導電パターン７２Ａ〜７２Ｄの裏面は、パッケージの裏面に露出している。よって、放熱用の電極７２Ｄの裏面は、実装基板上の電極と固着でき、この構造により、半導体素子７３から発生する熱は、実装基板上の電極に放熱でき、半導体素子７３の温度上昇を防止でき、その分半導体素子７３の駆動電流を増大できる構造が実現できる。また放熱用の電極７２Ｄと実装基板上の電極を熱的に結合させる方法として、ロウ材または導電ペーストで接続しても良いし、シリコーン等の熱伝導の優れた絶縁材料を間に配置しても良い。

本半導体装置は、導電パターン７２Ａ〜７２Ｄを封止樹脂である絶縁性樹脂７１で支持しているため、支持基板が不要となる。この構成は、本発明の特徴である。従来の半導体装置の導電路は、支持基板（フレキシブルシート、プリント基板またはセラミック基板）で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型・軽量となり、しかも材料費が抑制できるため安価となる特徴を有する。

また、パッケージの裏面は、導電パターン７２Ａ〜７２Ｄが露出している。この領域に例えば半田等のロウ材を被覆すると、放熱用の電極７２Ｄの方が面積が広いため、ロウ材が厚く濡れる。そのため、実装基板上に固着させる場合、外部接続電極７２Ｃ裏面のロウ材が実装基板上の電極に濡れず、接続不良になってしまう場合が想定される。

これを解決するために、半導体装置７０の裏面に絶縁被膜７６を形成している。図７Ａで示した点線の○は、絶縁被膜７６から露出した外部接続電極７２Ｃ…、放熱用の電極７２Ｄを示すものである。つまりこの○以外は絶縁被膜７６で覆われ、○の部分のサイズが実質同一サイズであるため、ここに形成されたロウ材の厚みは実質同一になる。これは、半田印刷後、リフロー後でも同様である。またＡｇ、Ａｕ、Ａｇ−Ｐｄ等の導電ペーストでも同様のことが言える。この構造により、電気的接続不良も抑制できる。また放熱用の電極７２Ｄの露出部７７は、半導体素子の放熱性が考慮され、外部接続電極７２Ｃの露出サイズよりも大きく形成されても良い。また外部接続電極７２Ｃ…は全てが実質同一サイズであるため、外部接続電極７２Ｃ…は全領域に渡り露出され、放熱用の電極７２Ｄの裏面の一部が外部接続電極７２Ｃと実質同一サイズで絶縁被膜７６から露出されても良い。

また絶縁被膜７６を設けることにより、実装基板に設けられる配線を本半導体装置の裏
面に延在させることができる。一般に、実装基板側に設けられた配線は、前記半導体装置の固着領域を迂回して配置されるが、前記絶縁被膜１８の形成により迂回せずに配置できる。しかも絶縁性樹脂７１、絶縁性接着手段ＡＤが導電パターンよりも飛び出しているため、実装基板側の配線と導電パターンとの間に隙間を形成でき、短絡を防止することができる。

<参考例４>
ＢＧＡ型の半導体装置７８を説明する参考例
まず図８於いて、半導体素子７３をフェイスダウンで実装した事、導電パターンの上に流れ防止膜ＤＭを配置した事、絶縁性接着手段ＡＤの代わりにアンダーフィル材ＡＦを採用した事以外は、実質同一であるため、この点について述べる。

まず半導体素子７３のボンディング電極７４とパッド７２Ａは、半田等のロウ材、導電ペースト、異方性導電性樹脂等の電気的接続手段ＳＤを介して電気的に接続されている。

また、電気的接続手段ＳＤの流れを防止するために、導電パターンには流れ防止膜ＤＭが設けられている。例えば、半田を例にあげれば、導電パターン７２Ａ〜７２Ｃの少なくとも一部に流れ防止膜ＤＭを形成し、半田の流れをこの膜で阻止している。流れ防止膜としては、半田との濡れ性が悪い膜、例えば高分子膜（半田レジスト）またはＮｉの表面に形成された酸化膜等である。

この流れ防止膜は、少なくとも半田が配置される領域の周囲に設けられ、半田等のロウ材、Ａｇペースト等の導電ペースト、導電性樹脂の流れを防止するものであり、これらの電気的接続手段に対して濡れ性が悪いものである。例えば、半田が設けられた場合、半田が溶けた際に流れ防止膜ＤＭで堰き止められ、表面張力によりきれいな半球の半田が形成される。またこの半田が付く半導体素子のボンディング電極７４の周囲は、パシベーション膜が形成されるため、ボンディング電極だけに半田が濡れる。よって半導体素子とパッドを半田を介して接続すると、半田は貝柱状に一定の高さで維持される。また半田の量でこの高さも調整可能なので、半導体素子と導電パターンの間に一定の隙間を設けることができ、この間に洗浄液を浸入させたり、また粘性の低い接着剤（ここではアンダーフィル材）も浸入させることが可能となる。更に、接続領域以外を全て流れ防止膜ＤＭで被覆することにより、アンダーフィル材ＡＦとの接着性を向上させることも可能となる。

本構造は、半導体素子７３と、複数の導電パターン７２Ａ〜７２Ｃ、放熱用の電極７２Ｄと、アンダーフィル材ＡＦ、これらを埋め込む絶縁性樹脂７１で構成される。また前述したように半導体素子７３の配置領域に於いて、導電パターン７２Ａ〜７２Ｄの上およびこれらの間の分離溝には、前記アンダーフィル材ＡＦが充填される。特にエッチングにより形成された分離溝７５に前記アンダーフィル材ＡＦが充填され、これらを含む全てが絶縁性樹脂７１で封止されている。そして絶縁性樹脂７１やアンダーフィル材ＡＦにより前記導電パターン７２Ａ〜７２Ｄ、半導体素子７３が支持されている。

このアンダーフィル材ＡＦとしては、半導体素子と導電パターンの隙間に浸透できる材料が好ましく、更にはスペーサとして機能し、熱伝導に寄与するフィラーが混入されても良い。

本発明では、絶縁性樹脂７１およびアンダーフィル材ＡＦが前記分離溝７５にも充填されているために、アンカー効果により導電パターンの抜けを防止できる特徴を有する。またエッチングとしてドライエッチング、あるいはウェットエッチングを採用して非異方性的なエッチングを施すことにより、パッド７２Ａ…の側面を湾曲構造にできる。その結果、導電パターン７２Ａ〜７２Ｄがパッケージから抜けない構造を実現できる。

しかも導電パターン７２Ａ〜７２Ｄの裏面は、絶縁性樹脂７１から露出している。特に、放熱用の電極７２Ｄの裏面は、図示されない実装基板上の回路パターンと固着できる。この構造により、半導体素子７３から発生する熱を実装基板上の第２の回路パターンに放熱でき、半導体素子７３の温度上昇を防止でき、その分半導体素子７３の駆動電流を増大させることができる。尚、放熱性が考慮されない場合、放熱用の電極７２Ｄを省略しても良い。この時は、実装基板の回路パターンは、省略される。

本半導体装置は、導電パターン７２Ａ〜７２Ｄを封止樹脂である絶縁性樹脂７１やアンダーフィル材ＡＦで支持しているため、支持基板が不要となる。この構成は、本発明の特徴である。従来の技術の欄でも説明したように、従来の半導体装置の銅箔パターンは、支持基板（フレキシブルシート、プリント基板またはセラミック基板）で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型・軽量となり、しかも材料費がかからないため安価となる特徴を有する。

また本半導体装置は、外部接続電極７２Ｃ、ロウ材を介した第１の放熱パス、放熱用の電極７２Ｄ、ロウ材を介した第２の放熱パスを有し、これらにより半導体素子の駆動能力をより向上できるものである。

また半導体素子７３の裏面は、絶縁性樹脂膜７１から露出させても良い。露出させることにより放熱手段と半導体素子７３の熱的結合をより向上させることができる。ただし、放熱手段と半導体素子７３が電気的に結合されるとまずい場合は、その間にシリコーン樹脂等の絶縁材が設けられる。このシリコーン樹脂は、熱に強く、フィラーが混入されていることにより熱伝導が優れているため、従来から多用されているものである。

<本発明の実施例１>
ＢＧＡ型の半導体装置７９を説明する実施例
図８では、パッド７２Ａには、配線７２Ｂ、外部接続電極７２Ｃが一体で形成されていたが、ここでは図９に示す如く、パッド７２Ａの裏面が外部接続電極と成っている。

またボンディングパッド７２Ａが矩形で成っているため、絶縁被膜７６から露出する放熱用の電極７２Ｄのパターンも同一パターンで形成されている。また絶縁性接着手段ＡＤの固着性が考慮されて、放熱用の電極７２Ｄが複数に分割されるように溝８０が形成されている。尚、符号Ｗは、金属細線である。

また半導体素子７３をフェイスダウンで実装しても良い。この場合、図８に示すように、アンダーフィル材を採用する。この実施の形態では、配線と外部接続電極が設けられない分、放熱用の電極７２Ｄを拡大でき、半導体素子の放熱が向上するメリットを有する。

マルチチップ型半導体装置８１を説明する第６の実施の形態
図９の実装法を活用し、複数の半導体チップ７２Ａ、７２Ｂを実装した半導体装置８１について図１０を参照して説明する。

本実施の形態では、ブリッヂ８３を採用して第１の半導体チップ７３Ａと第２の半導体チップ７３Ｂを電気的に接続している。このブリッヂ８３をリードフレームで形成すると、アイランド状に形成されるため、吊りリードや接着テープで支持する必要がある。しかし後の製造方法から判るように、導電箔のハーフエッチング、樹脂モールドをした後に、導電路の分離を行うため、これら支持材が不要になるメリットを有する。またどちらの半導体チップ８２Ａ、８２Ｂも、接続される金属細線Ｗは、ボールボンディングで接続され、ブリッヂ８３側でスティッチボンデイングとなるため、スティッチボンデイングの衝撃をチップに加えることがない特徴がある。

またボンディングパッド７２には、図７に示す様に、配線、外部接続電極を一体で設けても良い。この場合、第１のダイパッド８２Ａ、第２のダイパッド８２Ｂのサイズを半導体チップのサイズよりも小さくし、配線、外部接続電極の延在領域を拡大した方がよい。また半導体チップ７３とダイパッド８２は、半田等のロウ材で電気的に接続されている。しかし前記配線や外部接続電極が半導体チップの下に延在される場合は、短絡防止を考慮し、絶縁性接着手段ＡＤを設けた方がよい。

一方、半導体チップ７３をフェイスダウンで実装しても良い。これを図１０Ｃに示す。この構造は、図８と実質同一である。半導体チップとパッドとは、半田等のロウ材で接続されるため、この隙間には、アンダーフィル材ＡＦ等が浸透される。

<本発明の実施例２>
半導体装置の特徴および製造方法を説明する実施例
図１２〜図１３で示す特徴は、絶縁性樹脂９０から成る突出部９１を形成し、導電路９２は、前記突出部９１よりも内側に入り、そこに凹み部９３が形成されることにある。これにより、半田９４の接続強度の増大、半田または導電路９２同士の短絡防止、半導体装置裏面の摩擦係数の減少を実現できるものである。

では、製造方法を図１４〜図２１を参照して説明していく。

まず図１４の如く、シート状の導電箔１００を用意する。この導電箔１００は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした圧延の導電箔が用いられる。また各工程での取り扱いが容易になるように、不純物が拡散され、導電箔に剛性を付加している。尚、この不純物の一例を図２Ｂに示す。

導電箔の厚さは、後のエッチングを考慮すると３５μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも３５μｍ以下でも基本的には良い。後述するように、導電箔１００の厚みよりも浅い分離溝１０１が形成できればよい。また後のトランスファーモールド、一般に後工程で採用されるトランスファーモールドの金型、これに採用される標準の導電箔を考えると、導電箔のサイズは、長さが〜２２０ｍｍ程度、幅が〜７５ｍｍ、厚みが〜３００ｍｍ程度で、短冊状にカットされた方がよい。このサイズを採用すれば、市販のトランスファーモールド装置、金型、導電箔が採用でき、コスト的にメリットを出せる。

尚、シート状の導電箔１００は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良い。（以上図１４を参照）
続いて、少なくとも導電路１０２となる領域を除いた導電箔１００を、導電箔１００の厚みよりも薄く除去する工程がある。

まず、Ｃｕ箔１００の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電路１０２となる領域を除いた導電箔１００が露出するようにホトレジストＰＲをパターニングする（以上図１５を参照）。

そして、図１６の如く、前記ホトレジストＰＲを介してエッチングすればよい。

エッチングにより形成された分離溝１０１の深さは、例えば５０μｍであり、その側面は、エッチング処理や粗面化処理により粗面となるため絶縁性樹脂１０３との接着性が向上される。

またこの分離溝１０１の側壁は、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。またプレスで形成しても良い。ウェットエッチングの場合エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は、図１６Ｂ、図１６Ｃに示すように湾曲構造になる。例えば図１６Ｂに於いて、耐エッチングマスクとして密着性が良いものを選択したり、Ｎｉ等を採用すると、ひさしが形成される。これは、導電路自身がひさしを構成したり、導電路の上に形成される導電被膜と一緒にひさしが形成される。また耐エッチングマスクの形成方法によっては、図１６Ｃの如く、半円を描く場合もある。どちらにしても湾曲構造１０４が形成されるため、アンカー効果を発生させることが出来る。

またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。

またレーザでは、直接レーザ光を当てて分離溝を形成でき、この場合は、どちらかといえば分離溝１０１の側面はストレートに形成される。

またダイシングでは、曲折した複雑なパターンを形成することは不可能であるが、格子状の分離溝を形成することは可能である。

尚、図１６に於いて、ホトレジストＰＲの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ｎｉ、Ａｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。

例えばＡｇ被膜は、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのまま導電路５１上のＡｇ被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またＡｇの導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。（以上図１６を参照）
続いて、図１７の如く、分離溝１０１が形成された導電箔１００に回路素子１０５を電気的に接続して実装する工程がある。

回路素子１０５としては、図１〜図１３までに説明したように、トランジスタ、ダイオード、ＩＣチップ等の半導体素子１０５Ａ、チップコンデンサ、チップ抵抗等の受動素子１０５Ｂである。また厚みが厚くはなるが、ウェハスケールＣＳＰ等で代表されるＣＳＰ、ＢＧＡ等のフェイスダウン型の半導体素子も実装できる。

ここでは、ベアの半導体チップとしてトランジスタチップ１０５Ａが導電路１０２Ａにダイボンディングされ、エミッタ電極と導電路１０５Ｂ、ベース電極と導電路１０５Ｂが、熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等で固着された金属細線１０６を介して接続される。また１０５Ｂは、チップコンデンサ等の受動素子および／または能動素子であり、ここではチップコンデンサを採用し、半田等のロウ材または導電ペースト１０７で固着される。（以上図１７を参照）
更に、図１８に示すように、前記導電箔１００および分離溝１０１に絶縁性樹脂１０３を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。

本実施の形態では、導電箔１００表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。

本工程の特徴は、絶縁性樹脂１０３を被覆するまでは、導電路１０２となる導電箔１００が支持基板となることである。例えばプリント基板やフレキシブルシートを採用したＣＳＰでは、本来必要としない支持基板（プリント基板やフレキシブルシート）を採用して導電路を形成しているが、本発明では、支持基板となる導電箔１００は、導電路として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。

また分離溝１０１は、導電箔の厚みよりも浅く形成されているため、導電箔１００が導電路１０２として個々に分離されていない。従って、回路素子の実装からダイシングまで取り扱え、特に絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。また前述したように、不純物が添加されているため、導電箔に剛性が付加され、更に作業性が向上されている。

続いて、導電箔１００の裏面を化学的および／または物理的に除き、導電路１０２として分離する工程がある。ここでこの除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。

この分離法で形成された半導体装置を図２１Ａ〜図２１Ｃで示す。

まず図２１Ａは、最終的に裏面を研磨し、導電路１０２の裏面と分離溝１０１の裏面を一致させたものである。

続いて、図２１Ｂは、少なくとも分離溝１０１が露出する前からエッチングを施したものである。一般には、導電路１０２を完全に分離するため、オーバーエッチングするため、分離溝１０２の裏面よりも導電路１０２の方が凹んでいる。

更に図２１Ｃは、図１８の段階で、導電箔１００の裏面に外部接続電極となる部分に耐エッチングマスクを形成し、このマスクを介してエッチングしたものである。これにより、導電路１０２の一部が、分離溝１０１の裏面よりも突出して形成される。

尚、図２１Ａ、Ｂに示した露出面を図１８で点線で示す。

図１９に、導電路１０２が分離された半導体装置の一例を示す。尚、ウェットエッチングで分離している。

更に、実装基板上の配線と短絡するのを防止するために、半導体装置の裏面に、絶縁被膜１０８を形成している。尚、１０９は、半田等のロウ材である。絶縁被膜１０８が、ロウ材に対して濡れないため、きれいな半球のロウ材が形成される。
その結果、約４０μｍの厚さの導電路１０２として分離される。（以上図２０参照）
尚、導電路１０２の裏面にＡｕやＡｇの導電被膜を被着しても良い。この図１４〜図１７の導電箔の裏面に、前もってこの導電被膜を形成しておけば良い。被着方法は、例えばメッキである。またこの導電被膜は、エッチングに対して耐性がある材料がよい。

尚、本製造方法では、導電箔１００に半導体チップとチップコンデンサが実装されているだけであるが、これを１単位としてマトリックス状に配置しても良い。この場合、１単位毎に分離するためダイシングが施される。

<本発明の主な効果>
以上の製造方法からも判るように、本製造方法により、色々な半導体装置が製造できる。能動素子（半導体チップ）としてトランジスタ、ダイオード、ＩＣまたはＬＳＩを１つ実装したディスクリート型やＢＧＡ型、また前記能動素子を複数個実装したマルチチップ型、更には、能動素子（半導体チップ）としてトランジスタ、ダイオード、ＩＣまたはＬＳＩ、受動素子としてチップ抵抗、チップコンデンサを実装し、所望の回路を実現するために導電路として配線も形成することで構成されるハイブリッドＩＣ型、等色々な半導体装置が展開できる。

以上の製造方法によって、絶縁性樹脂に導電路が埋め込まれ、絶縁性樹脂の裏面に導電路５１の裏面が露出する半導体装置が実現できる。

本製造方法は、絶縁性樹脂を支持基板として活用し導電路の分離作業ができる特徴を有する。絶縁性樹脂は、導電路を埋め込む材料として必要な材料であり、不要な支持基板を必要としない。従って、最小限の材料で製造でき、コストの低減が実現できる特徴を有する。

以上の製造方法から判るように、導電路の分離方法により、図１２Ａに示すように、導電路裏面に凹み部９３を形成することが出来る。しかも導電路側面のカーブと分離溝側面のカーブが一致したパッケージと成る。また分離溝底部は、非異方性エッチングで形成されるため、曲面を描き、三角形で示す空き領域９３Ａが形成される。

この分離溝の曲面により、分離溝の部分に溶けた半田が設けられても、分離溝が傾斜を持ち且つ半田の表面張力により矢印で示すように半田が流れ、全てが分離したアイランド状の半球半田を形成することが可能となる。また空き領域９３Ａが設けられるため、半田の逃げ領域が形成され、溶けた半田が隣同士で一体になり短絡する現象が抑制できる。

図１２Ｂは、分離溝の突出部を一部フラットにしたものである。エッチングの場合、導電路の間隔により分離溝の深さが異なり、突出部９１の高さが異なることがある。この場合、半導体装置を水平に配置できない場合が想定でき、この際は、導電路を分離した後、半導体装置の裏面を研磨し、突出部の高さを全て統一している。ＦＬで示した部分が、そのフラット部分である。

また図１３に実装基板５２０に半導体装置を実装した構造を示す。この実装基板の導電路上に形成された回路パターン５２１は、半導体チップと接続された導電路５２２と結合されるため、半導体チップの熱を回路パターンへ放出できるメリットを有する。

また図１２に示す符号Ｈは、突出部９１の頂部が導電路の裏面からどれだけ飛び出しているかを示すものである。ここでは、Ｈは、約２０μｍである。そして導電路の裏面に固化されたロウ材は、固化した状態で、突出部９１よりも高く形成されなければ成らない。しかし溶融時、半田９４は、素子の自重、外力によりつぶされ、突出部９１がストッパーとなり、図１３に示すように突出部が実装基板５２０と当接する。しかし突出部９１が湾曲を描くため、半導体装置の裏面の摩擦係数が小さいことも手伝い、半導体装置の移動が容易であり、またセルフアライメントが容易となる特徴もある。

図２２は、本発明の半導体装置を採用することにより、どのくらいサイズが小さくなるか説明するものである。図に示す写真は、同倍率であり、左からリードフレームを採用した単品ＳＭＤ、リードフレームを採用した複合ＳＭＤ更に本発明の半導体装置を示すものである。単品ＳＭＤは、１個のＴＲが、複合ＴＲは、２つのＴＲがモールドされている。本発明の半導体装置は、図６に示す回路が実装された半導体装置であり、４個のＴＲが封止されている。図からも明らかなように、複合ＳＭＤの二倍の素子が封止されているにもかかわらず、本半導体装置のサイズは、リードフレームも含めた複合ＳＭＤよりもやや大きいだけである。尚１個のＴＲが封止された半導体装置を一番右側に示した。これからも判るように、本発明によって小型・薄型の半導体装置が実現でき、携帯用の電子機器に最適である。

最後に本半導体装置を実装した実装基板を図２３に示す。図２５に示す従来の実装基板に、回路パターンを形成し直し、実装したものである。図２３から明らかなように、実装基板の回路パターンが簡略化され、間隔が広く形成できている。これは、実装基板の回路パターンをより密に形成でき、実装基板の小型化を可能とする。また半導体チップのダイボンデイング数、ワイヤーボンディング数が減り、実装基板上の組立工数が大幅に減る。また実装基板では、何種かの金属細線を用いる。例えば、図２５に於いて、小信号系に用いる４０μｍのＡｕ線またはＡｌ線、大信号系に用いる１５０μｍと３００μｍのＡｌ線が採用されるとする。そしてこの３種類の内、少なくとも１種類の金属細線と接続される半導体素子は、全て本構造にすれば、この金属細線のボンデイングが全く不要になる。例えば、Ａｕ線とＡｌ線は、ボンダーの機構が全く異なるので、別々のボンダーで接続される。しかしＡｕ線で接続される半導体素子を全てこの構造でパッケージし、Ａｕ線でジャンピングしている部分は、Ａｌ線で代用すれば、実装基板の組み立てで、Ａｕ線のボンダーが全く要らなくなる。これは、組み立て工程の簡略化に大きくつながる。

また従来用いたリードフレームのパッケージでは、かならずパッケージの側面にカットされた吊りリード、タイバー等が露出する。よってこの露出部分との接触が考慮されパッケージとパッケージは接して配置することは出来ない。しかし本発明は、裏面以外は、全て絶縁性樹脂でカバーされるため、半導体装置と半導体装置を接触させて実装基板に配置することが可能となる。

更に、半導体装置の裏面は、絶縁性樹脂からなる突出部が曲面を描いており、この裏面は、摩擦係数が非常に小さい。また半導体装置自身が薄型軽量で有ることも相まって、半田付けの際、半導体装置が自然にセルフアライメントされる特徴もある。

また実装基板として金属基板を採用すれば、本半導体装置の熱が金属基板を介して放出でき、実装基板全体のモジュールとしての温度上昇も抑制できる。

本発明の半導体装置に採用するＸ−Ｙ膜を説明する図である。 図１のＸ−Ｙ膜の特性を説明する図である。 本発明の半導体装置に採用するＸ−Ｙ膜を説明する図である。 Ｘ−Ｙ膜の表面構造を説明する図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置に採用される導電パターンを説明する図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置を実装した実装基板を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置の製造方法を説明する図である。 本発明の半導体装置のサイズを説明する図である。 本発明の半導体装置を実装した混成集積回路基板を説明する図である。 本発明の半導体装置に採用される回路例を説明する図である。 図２４の回路を使った従来の混成集積回路基板を説明する図である。 従来の半導体装置を説明する図である。

符号の説明

４０、４６ 導電路
４１、４７ 結晶粒界
４２ 金属細線
４３ 半導体チップ
４４ 絶縁性樹脂
４５、４８ 結晶粒
５０ 配線
５１ ダイパッドまたはボンディングパッド
５２ 湾曲構造
５３ ひさし

Claims (2)

1. Ｃｕを主材料とし、Ｚ軸よりもＸ軸−Ｙ軸方向の成長が大きい圧延により形成され、膜厚が１００μｍ〜２００μｍの圧延導電膜よりなる矩形の導電路と、
   前記導電路の上面に形成された２μｍ〜１０μｍのＡｇから成る導電被膜と、
   前記導電路と前記導電被膜を介して、金属細線により電気的に接続された半導体素子と、
   前記半導体素子および前記金属細線の接続部の裏面が露出されて外部接続電極となる前記導電路を封止する絶縁性樹脂とを具備し、
   前記導電路上面の主領域は、前記導電被膜が設けられ、前記主領域を除いた領域には酸化銅が形成され、前記酸化銅と前記絶縁性樹脂は化学的な結合により接着される事を特徴とする半導体装置。
2. 前記導電路は、Ｎｉ、Ｓｉ、ＺｎおよびＳｎが不純物として採用されたもの、Ｚｎ、ＳｎまたはＣｒが不純物として採用されたもの、またはＺｎ、ＦｅおよびＰが不純物として採用されたものである請求項１に記載の半導体装置。

Images