JPH10321792A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10321792A
JPH10321792A JP12557597A JP12557597A JPH10321792A JP H10321792 A JPH10321792 A JP H10321792A JP 12557597 A JP12557597 A JP 12557597A JP 12557597 A JP12557597 A JP 12557597A JP H10321792 A JPH10321792 A JP H10321792A
Authority
JP
Japan
Prior art keywords
mold
semiconductor chips
chip module
wiring board
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP12557597A
Other languages
English (en)
Inventor
Katsuhiro Yoneyama
勝廣 米山
Toshifumi Nakamura
利文 中村
Naoji Nada
直司 名田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP12557597A priority Critical patent/JPH10321792A/ja
Publication of JPH10321792A publication Critical patent/JPH10321792A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は装置全体として小型化し得ると共に、
複数の電子部品を高密度で実装し得る半導体装置及びそ
の製造方法を実現しようとするものである。 【解決手段】それぞれ実装面に所定の電極パターンが形
成された複数の電子部品を、各実装面が所定間隔で同一
平面上に位置するように固定した後、当該位置固定され
た各電子部品を絶縁材によつて一体化して封止し、絶縁
材の一面側から各電子部品の電極パターンが露出するよ
うに加工したことにより、装置全体として小型化し得る
と共に、複数の電子部品を高密度で実装し得る半導体装
置及びその製造方法を実現することができる。

Description

【発明の詳細な説明】
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術（図８（Ａ）及び（Ｂ）） 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態 （１）第１の実施の形態（図１〜図４） （２）第２の実施の形態（図５〜図７（Ｂ）） （３）他の実施の形態 発明の効果
【０００３】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、例えばマルチチツプモジユール（ＭＣ
Ｍ：Multi Chip Module ）等の半導体装置及びその製造
方法に適用して好適なものである。
【０００４】
【従来の技術】従来、信号伝送速度の向上のために高密
度実装を図るべく、１枚の多層配線基板の基板上に各チ
ツプ間の配線長さが短くなるように複数のＩＣチツプ
（主として半導体チツプ）を搭載した高速性能を有する
マルチチツプモジユールが開発されている。
【０００５】ここで図８（Ａ）に示すように、マルチチ
ツプモジユール１は、配線基板２の一面２Ａに複数の半
導体チツプ３が実装された構成を有し、当該配線基板２
の他面２Ｂには各半導体チツプ３の接続パツド４と導通
するように所定パターンのはんだ材でなる突起電極（以
下、これをはんだバンプと呼ぶ）５が外部接続用の端子
として形成されている。複数の半導体チツプ３はそれぞ
れ配線基板２の一面２との間でエポキシ樹脂等でなる封
止樹脂６が充填され、熱応力による各接続パツド４の破
損防止に加えて各半導体チツプ３の回路面を外部から保
護し得るようになされている。
【０００６】このマルチチツプモジユール１をマザーボ
ードとしての多層配線基板１０に実装する場合、図８
（Ｂ）に示すように多層配線基板１０の一面１０Ａに、
マルチチツプモジユール１の各はんだバンプ５と対応し
て形成された各ランド１１を覆うように、当該一面１０
Ａ全体に亘つて所定の膜厚でなる１枚の異方性導電膜１
２を貼り付ける。続いて、マルチチツプモジユール１の
各はんだバンプ５を対応するランド１１と位置合わせし
てマウントした後、熱圧着することにより、マルチチツ
プモジユール１を異方性導電膜１２を介して多層配線基
板１０と電気的及び物理的に接続する。
【０００７】
【発明が解決しようとする課題】ところで、配線基板２
の一面２Ａに複数の半導体チツプ３が実装された構成か
らなるマルチチツプモジユール１においては、各半導体
チツプ３間の間隔が狭くなるにつれて配線基板２の一面
２Ａとの間に充填する封止樹脂６の量が減少するため、
各半導体チツプ３を所定間隔以下で実装することが困難
となり、この結果、各半導体チツプ３が高密度に実装さ
れたマルチチツプモジユール１を実現することが困難と
なる問題があつた。
【０００８】さらにマルチチツプモジユール１において
は、複数の半導体チツプ３を配線基板２を介して間接的
に多層配線基板１０の一面１０Ａに実装する必要があ
り、複数の半導体チツプ３を一括して多層配線基板１０
の一面１０Ａに直接実装することが非常に困難であつ
た。このため配線基板２の他面２Ｂ側に所定パターンの
はんだバンプ５を形成する煩雑さや、各半導体チツプ３
及び配線基板２の一面２Ａ間をそれぞれ樹脂封止する煩
雑さを回避し得ないという問題があり、さらにはマルチ
チツプモジユール１全体として小型化を図ることが困難
となる問題があつた。
【０００９】本発明は以上の点を考慮してなされたもの
で、装置全体として小型化し得ると共に、複数の電子部
品を高密度で実装し得る半導体装置及びその製造方法を
提案しようとするものである。
【００１０】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、それぞれ実装面に所定の電極パタ
ーンが形成された複数の電子部品と、当該各電子部品の
電極パターンが一面側から露出するように、各電子部品
を一体化して封止する絶縁材とを備えるようにする。
【００１１】また本発明においては、それぞれ実装面に
所定の電極パターンが形成された複数の電子部品を、各
実装面が所定間隔で同一平面上に位置するように固定し
た後、当該位置固定された各電子部品を絶縁材によつて
一体化して封止する。続いて絶縁材の一面側から各電子
部品の電極パターンが露出するように加工する。
【００１２】これにより複数の電子部品の各電極パター
ンを直接的に外部接続用の電極端子として用いると共
に、各電子部品間の間隔が比較的狭くても当該各電子部
品を一体化して絶縁材で封止し得る半導体装置を実現す
ることができる。
【００１３】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
【００１４】（１）第１の実施の形態 図１において２０は全体として本発明を適用したマルチ
チツプモジユールを示し、例えばエポキシ樹脂等でなる
モールドシート２１内部に複数の半導体チツプ２２が所
定パターンで埋設された構成からなり、当該各半導体チ
ツプ２２に形成された複数のはんだバンプ２３が全てモ
ールドシート２１の一面２１Ａ側から突出するように配
列されている。
【００１５】このモールドシート２１の各隅部にはねじ
止め用の穴（以下、これをねじ穴と呼ぶ）２４Ａ〜２４
Ｄが形成され、マザーボード（図示せず）への実装時に
各ねじ穴２４Ａ〜２４Ｄをねじ止めすることにより、マ
ザーボードに対して固定し得るようになされている。
【００１６】このマルチチツプモジユール２０は、図２
（Ａ）〜（Ｇ）に示す以下の手順により製造することが
できる。まず例えばポリイミド樹脂でなる基板（以下、
これを位置決め用基板と呼ぶ）２５の一面２５Ａに銅箔
を所定パターンでエツチングすることにより複数の位置
マーク２６を形成する（図２（Ａ））。
【００１７】続いて複数の半導体チツプ２２に形成され
た各はんだバンプ２３を覆うようにそれぞれ実装面に接
着材２７を塗布しておき、当該各はんだバンプ２３をそ
れぞれ対応する位置マーク２６に位置合わせした後、当
該各半導体チツプ２２を位置決め用基板２５の一面２５
Ａにマウントして接着させる（図２（Ｂ））。
【００１８】次いで各半導体チツプ２２がマウントされ
た位置決め用基板２５をモールド金型３０（例えば半導
体製造におけるトランスフアーモールド金型）の底部３
０Ａの所定位置に載置する（図２（Ｃ））。このモール
ド金型３０の底部３０Ａの所定位置には複数の吸引穴３
０Ｂが形成され、外部に設けられた吸引ポンプ（図示せ
ず）の駆動に応じて各吸引穴３０Ｂに所定の負圧を与え
ることにより、位置決め用基板２５を吸引保持しながら
位置固定し得るようになされている。
【００１９】この状態において、図示しないモールド装
置を用いてモールド金型３０内に例えばエポキシ樹脂等
でなるモールド材３１を充填することにより、各半導体
チツプ２２を位置決め用基板２５と共に埋没させる。そ
の後、スキージ（図示せず）を用いてモールド金型３０
の外部に溢れたモールド材３１をかき出して平坦化させ
る（図２（Ｄ））。
【００２０】このモールド金型３０を、所定の内部温度
に保たれた加熱炉（図示せず）内に入れて所定時間加熱
することにより、当該モールド金型３０内のモールド材
３１を硬化させる。この後、複数の半導体チツプ２２及
び位置決め基板２５と一体となつて硬化したモールド材
（以下、これをモールドシートと呼ぶ）２１をモールド
金型３０内から取り出す（図２（Ｅ））。
【００２１】続いて図２（Ｆ）に示すように、モールド
シート２１から位置決め基板２５を剥離した後、当該剥
離した面側を研磨機（図示せず）を用いて研磨すること
によつてＡ−Ａ′線で示す位置まで削り取ることによ
り、モールドシート２１に埋設された複数の半導体チツ
プ２２の各はんだバンプ２３を露出させることができ
る。かくしてモールドシート２１の各隅部にねじ穴２４
Ａ〜２４Ｄを形成することにより、マルチチツプモジユ
ール２０を作製することができる（図２（Ｇ））。
【００２２】このようにして作製されたマルチチツプモ
ジユール２０をマザーボードに実装する工程を図３
（Ａ）及び（Ｂ）に示す。まず図３（Ａ）に示すように
マザーボードとしての多層配線基板３５の両面３５Ａ及
び３５Ｂに、それぞれマルチチツプモジユール２０の各
はんだバンプ２３に対応するように所定パターンでラン
ド３６Ａ及び３６Ｂを形成しておく。続いて多層配線基
板３５の両面３５Ａ及び３５Ｂにそれぞれ異方性導電シ
ート３８を貼り付けた後、各マルチチツプモジユール２
０を多層配線基板３５の両面３５Ａ及び３５Ｂに位置合
わせした状態でそれぞれ異方性導電シート３８を介して
マウントする（図３（Ｂ））。
【００２３】この異方性導電シート３８は、絶縁性のシ
リコンゴムをシート状に加工したシリコンゴムシート３
８Ａ内に、その厚み方向に貫通するように複数の金属細
線（例えば真鍮線に金メツキを施したもの）（図示せ
ず）が所定ピツチで格子状に埋設された構成からなる
（信越ポリマー株式会社製の「シンエツインターコネク
ターＭＴタイプ」（商品名））。これにより所定の温
度、圧力及び時間という条件下で異方性導電シート３８
が圧縮変形して、マルチチツプモジユール２０の各はん
だボール２３と多層配線基板３５の各ランド３６とが若
干位置ずれした場合でも、異方性導電シート３８内の金
属細線が各はんだボール２３及び対応するランド３６間
を常に導通状態に保つことができる。
【００２４】さらに各マルチチツプモジユール２０の各
隅部に形成されたねじ穴２４Ａ〜２４Ｄにそれぞれねじ
４０を差し込んでねじ止めすることにより、各マルチチ
ツプモジユール２０を多層配線基板３５に対して固定す
ることができる。
【００２５】実際上、マルチチツプモジユール２０を多
層配線基板３５に実装する場合、図４に示すようにマル
チチツプモジユール２０の上面に放熱部材としてのヒー
トシンク４１を貼り付け、マルチチツプモジユール２０
と共にねじ止めするようになされている。これによりマ
ルチチツプモジユール２０内の各半導体チツプ２２から
生じる熱をヒートシンク４１を介して外部に放熱し得、
この結果、各半導体チツプ２２が発熱によつて破損する
のを防止することができる。
【００２６】以上の構成において、このマルチチツプモ
ジユール２０を製造する場合、まず実装面にそれぞれ接
着材２７が塗布された複数の半導体チツプ２２を、位置
決め用基板２５の一面２５Ａにそれぞれ実装面を対向す
るように位置決めして固着した後、これらを一体として
モールド金型３０内に固定保持する。
【００２７】この状態でモールド金型３０内にモールド
材３１を充填することにより、複数の半導体チツプ２２
が埋め込まれたモールドシート２１を成形する。続いて
モールド金型３０内からモールドシート２１を取り出し
た後、当該モールドシート２１から位置決め用基板２５
を剥離すると共に、当該剥離した面側を研磨することに
より、複数の半導体チツプ２２の各はんだバンプ２３を
露出させる。
【００２８】このようにして製造されたマルチチツプモ
ジユール２０では、複数の半導体チツプ２２の各はんだ
バンプ２３を直接マザーボード用の接続端子として用い
ることができ、この結果、従来のマルチチツプモジユー
ル１（図８（Ａ））のように各半導体チツプ３を配線基
板２を介して間接的にマザーボードに実装する場合と比
較して、配線基板を設ける必要がなくて済むことから、
マルチチツプモジユール２０全体として小型化すること
ができる。
【００２９】また従来のマルチチツプモジユール１（図
８（Ａ））では、各半導体チツプ３及び配線基板２間に
それぞれ封止樹脂６を充填することにより、各半導体チ
ツプ３間の間隔が狭くなるにつれて封止樹脂６の充填量
が減少するため、熱応力を緩和することを考慮すれば各
半導体チツプ３を所定間隔以下で実装することが困難で
あつた。これに対して本発明によるマルチチツプモジユ
ール２０では、各半導体チツプ２２がモールドシート２
１内で一体化して封止されているため、各半導体チツプ
２２間の間隔を従来よりも格段と狭くすることができ
る。
【００３０】以上の構成によれば、複数の半導体チツプ
２２をそれぞれ各はんだバンプ２３が一面側から露出す
るようにモールドシート２１内で一体化して封止したこ
とにより、装置全体として小型化し得ると共に、複数の
半導体チツプを高密度で実装し得るマルチチツプモジユ
ール２０を実現することができる。
【００３１】（２）第２の実施の形態 図１との対応部分に同一符号を付して示す図５におい
て、マルチチツプモジユール５０は、図１に示すマルチ
チツプモジユール２０と同様に、例えばエポキシ樹脂等
でなるモールドシート５１内に複数の半導体チツプ５２
が所定パターンで埋設された構成からなり、各半導体チ
ツプ５２に所定パターンで形成された複数の平面電極５
３が全てモールドシート５１の一面５１Ａ側から露出す
るように配列されている。
【００３２】またモールドシート５１の各隅部にはねじ
穴５４Ａ〜５４Ｄが形成され、マザーボード（図示せ
ず）への実装時に各ねじ穴５４Ａ〜５４Ｄをねじ止めす
ることにより、マザーボードに対して固定し得るように
なされている。
【００３３】このマルチチツプモジユール５０は、図６
（Ａ）〜（Ｆ）に示す以下の手順により製造することが
できる。まず例えばポリイミド材でなる位置決め用基板
２５の一面２５Ａに銅箔を所定パターンでエツチングす
ることにより複数の位置マーク２６を形成した後、一面
２５Ａ全体に接着剤（図示せず）を塗布しておく（図６
（Ａ））。
【００３４】続いて複数の半導体チツプ５２に形成され
た各平面電極５３をそれぞれ対応する位置マーク２６に
位置合わせした後、当該各半導体チツプ５２を位置決め
用基板２５の一面２５Ａにマウントして固着させる（図
６（Ｂ））。
【００３５】次いで各半導体チツプ５２がマウントされ
た位置決め用基板２５を、底面５５Ａが位置決め用基板
２５の一面２５Ａと同じ大きさでなるモールド金型５５
の底部５５Ａに載置する（図６（Ｃ））。またモールド
金型５５の底部５５Ａの所定位置には複数の吸引穴５５
Ｂが形成され、外部に設けられた吸引ポンプ（図示せ
ず）の駆動に応じて各吸引穴５５Ｂに所定の負圧を与え
ることにより、位置決め用基板２５を吸引保持しながら
位置固定し得るようになされている。
【００３６】この状態において、図示しないモールド装
置を用いてモールド金型５５内に例えばエポキシ樹脂等
でなるモールド材５６を充填することにより、各半導体
チツプ５２を位置決め用基板２５と共に埋没させる。そ
の後、スキージ（図示せず）を用いてモールド金型５５
の外部に溢れたモールド材５６をかき出して平坦化させ
る（図６（Ｄ））。
【００３７】このモールド金型５５を、所定の内部温度
に保たれた加熱炉（図示せず）内に入れて所定時間加熱
することにより、当該モールド金型５５内のモールド材
５６を硬化させる。この後、複数の半導体チツプ５２及
び位置決め基板２５と一体となつて硬化したモールド材
（以下、これをモールドシートと呼ぶ）５１をモールド
金型５５内から取り出す（図６（Ｅ））。
【００３８】続いてモールドシート５１から位置決め基
板２５を剥離すると共に、当該剥離した面に化学的処理
を施して接着剤を除去することにより、モールドシート
５１に埋設された複数の半導体チツプ５２の各平面電極
５３を露出させることができる。さらに各平面電極５３
に保護膜として例えば感光性ポリイミド樹脂等を塗布し
た後、モールドシート５１の各隅部にねじ穴５４Ａ〜５
４Ｄを形成することにより、マルチチツプモジユール５
０を作製することができる（図６（Ｆ））。
【００３９】このようにして作製されたマルチチツプモ
ジユール５０をマザーボードに実装する工程を図３
（Ａ）及び（Ｂ）との対応部分に同一符号を付した図７
（Ａ）及び（Ｂ）に示す。第１の実施の形態の場合と同
様に、多層配線基板３５の両面３５Ａ及び３５Ｂにそれ
ぞれ異方性導電シート３８を貼り付けた後、各マルチチ
ツプモジユール５０の各平面電極５３を対応するランド
３６Ａ及び３６Ｂに位置合わせした状態でそれぞれ上述
した異方性導電シート３８を介してマウントする。続い
て各マルチチツプモジユール５０の各隅部に形成された
ねじ穴５４Ａ〜５４Ｄにそれぞれねじ６０を差し込んで
ねじ止めすることにより、各マルチチツプモジユール５
０を多層配線基板３５に対して固定することができる。
【００４０】以上の構成において、このマルチチツプモ
ジユール５０を製造する場合、まず複数の半導体チツプ
５２を、一面２５Ａ全体に接着剤が塗布された位置決め
用基板２５の当該一面２５Ａにそれぞれ実装面を対向す
るように位置決めして固着した後、これらを一体として
モールド金型５５内に固定保持する。
【００４１】この状態でモールド金型５５内にモールド
材５６を充填することにより、複数の半導体チツプ５２
が埋め込まれたモールドシート５１を成形する。続いて
モールド金型５５内からモールドシート５１を取り出し
た後、当該モールドシート５１から位置決め用基板２５
を剥離して接着剤を除去することにより、当該剥離した
面側から複数の半導体チツプ５２の各平面電極５３を露
出させる。
【００４２】このようにして製造されたマルチチツプモ
ジユール５０では、複数の半導体チツプ２２の各平面電
極５３を直接マザーボード用の接続端子として用いるこ
とができ、この結果、第１の実施の形態の場合と同様に
マルチチツプモジユール５０全体として小型化し得ると
共に、各半導体チツプ５２間の間隔を従来よりも格段と
狭くすることができる。
【００４３】以上の構成によれば、複数の半導体チツプ
５２をそれぞれ各平面電極５３が一面側から露出するよ
うにモールドシート５１内で一体化して封止したことに
より、装置全体として小型化し得ると共に、複数の半導
体チツプを高密度で実装し得るマルチチツプモジユール
５０を実現することができる。
【００４４】（３）他の実施の形態 なお第１の実施の形態においては、電子部品の実装面に
形成された電極パターンとして、マルチチツプモジユー
ル２０に複数のはんだバンプ２３を形成するようにした
場合について述べたが、本発明はこれに限らず、はんだ
バンプ２３以外にも金等の金属を蒸着又は鍍金してバン
プを形成するようにしても良く、さらには金ワイヤ等を
熱及び超音波によつて突起電極として形成するようにし
ても良い。
【００４５】また上述の実施の形態においては、絶縁材
としてエポキシ樹脂でなるモールド材３１を適用した場
合について述べたが、本発明はこれに限らず、絶縁材と
してはその他種々の樹脂、例えばフエノール樹脂、ポリ
イミド樹脂、ポリエステル樹脂及びフツ素樹脂等を用い
るようにしても良い。
【００４６】さらに上述の実施の形態においては、電子
部品として半導体チツプを適用した場合について述べた
が、本発明はこれに限らず、実装面に所定の電極パター
ンが形成されているものであれば種々の電子部品に広く
適用しても良い。
【００４７】さらに上述の実施の形態においては、位置
決め用基板２５としてポリイミド樹脂からなるリジツド
基板を適用した場合について述べたが、本発明はこれに
限らず、エポキシ樹脂等でなる有機基板、セラミツクス
等でなる無機基板及び硝子基板等の種々の材質のものを
適用しても良い。要は、一面２５Ａに所定パターンで位
置マーク２６を形成し得れば、位置決め用基板２５はリ
ジツド基板以外にもフレキシブル基板等を適用しても良
い。さらに複数の位置マーク２６として、銅箔を所定パ
ターンでエツチングしたものを適用した場合について述
べたが、複数の半導体チツプ２２を位置決めするマーク
として機能できれば、所定パターンの印を印刷する程度
でも良い。
【００４８】さらに上述の実施の形態においては、モー
ルド金型３０の底面３０Ａに複数の吸引穴３０Ｂを設
け、当該各吸引穴３０Ｂに所定の負圧を与えて位置決め
用基板２５を吸引保持するようにした場合について述べ
たが、本発明はこれに限らず、モールド金型３０の底面
３０Ａに載置した位置決め用基板２５を複数のピン（図
示せず）を用いて位置固定するようにしても良い。
【００４９】さらに上述の実施の形態においては、異方
性導電シート３８としてシリコンゴムシート３８Ａ内に
その厚みを貫通するように複数の金属細線が所定ピツチ
で格子状に埋設されたものを適用した場合について述べ
たが、本発明はこれに限らず、所定の厚みを有し、内部
に複数の導電性粒子が分散して混入された異方性導電膜
（図示せず）を用いるようにしても良い。また異方性導
電シート３８に代えて、マルチチツプモジユール２０
（５０）の各はんだバンプ２３（各平面電極５３）と多
層配線基板３５の各ランド３６とにそれぞれクリームは
んだを塗布した後、加熱して溶融結合させるようにして
も良い。
【００５０】
【発明の効果】上述のように本発明によれば、それぞれ
実装面に所定の電極パターンが形成された複数の電子部
品と、当該各電子部品の電極パターンが一面側から露出
するように、各電子部品を一体化して封止する絶縁材と
を設けたことにより、装置全体として小型化し得ると共
に、複数の電子部品を高密度で実装し得る半導体装置を
実現することができる。
【００５１】また本発明においては、それぞれ実装面に
所定の電極パターンが形成された複数の電子部品を、各
実装面が所定間隔で同一平面上に位置するように固定し
た後、当該位置固定された各電子部品を絶縁材によつて
一体化して封止し、絶縁材の一面側から各電子部品の電
極パターンが露出するように加工したことにより、装置
全体として小型化し得ると共に、複数の電子部品を高密
度で実装し得る半導体装置の製造方法を実現することが
できる。
【図面の簡単な説明】
【図１】本発明によるマルチチツプモジユールの第１の
実施の形態を示す斜視図である。
【図２】第１の実施の形態によるマルチチツプモジユー
ルの製造工程の説明に供する部分的断面図である。
【図３】第１の実施の形態によるマルチチツプモジユー
ルの実装工程の説明に供する部分的断面図である。
【図４】ヒートシンクを装着したマルチチツプモジユー
ルの実装例を示す略線的側面図である。
【図５】本発明によるマルチチツプモジユールの第２の
実施の形態を示す斜視図である。
【図６】第２の実施の形態によるマルチチツプモジユー
ルの製造工程の説明に供する部分的断面図である。
【図７】第２の実施の形態によるマルチチツプモジユー
ルの実装工程の説明に供する部分的断面図である。
【図８】従来のマルチチツプモジユールの構成及び実装
状態を示す部分的断面図である。
【符号の説明】
１、２０、５０……マルチチツプモジユール、２……配
線基板、３、２２、５２……半導体チツプ、４……接続
パツド、５、２３……はんだバンプ、６……封止樹脂、
１０、３５……多層配線基板、１１、３６……ランド、
２１、５１……モールドシート、２４Ａ〜２４Ｄ、５４
Ａ〜５４Ｄ……ねじ穴、２５……位置決め用基板、２６
……位置マーク、２７……接着剤、３０、５５……モー
ルド金型、３１、５６……モールド材、３８……異方性
導電シート、４０、６０……ねじ。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】それぞれ実装面に所定の電極パターンが形
    成された複数の電子部品と、 上記各電子部品の上記電極パターンが一面側から露出す
    るように、上記各電子部品を一体化して封止する絶縁材
    とを具えることを特徴とする半導体装置。
  2. 【請求項２】上記絶縁材の他面側に放熱部材を設けたこ
    とを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】それぞれ実装面に所定の電極パターンが形
    成された複数の電子部品を、上記各実装面が所定間隔で
    同一平面上に位置するように固定する第１のステツプ
    と、 上記位置固定された上記各電子部品を絶縁材によつて一
    体化して封止する第２のステツプと、 上記絶縁材の一面側から上記各電子部品の上記電極パタ
    ーンが露出するように加工する第３のステツプとを具え
    ることを特徴とする半導体装置の製造方法。
  4. 【請求項４】上記第３のステツプにおいて、上記絶縁材
    の他面側に放熱部材を設けることを特徴とする請求項３
    に記載の半導体装置の製造方法。
JP12557597A 1997-05-15 1997-05-15 半導体装置及びその製造方法 Abandoned JPH10321792A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12557597A JPH10321792A (ja) 1997-05-15 1997-05-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12557597A JPH10321792A (ja) 1997-05-15 1997-05-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH10321792A true JPH10321792A (ja) 1998-12-04

Family

ID=14913583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12557597A Abandoned JPH10321792A (ja) 1997-05-15 1997-05-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH10321792A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069276A (ko) * 2001-02-24 2002-08-30 주식회사 글로텍 모듈용 소켓 타입 멀티플 라인 그리드 어레이 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069276A (ko) * 2001-02-24 2002-08-30 주식회사 글로텍 모듈용 소켓 타입 멀티플 라인 그리드 어레이 패키지

Similar Documents

Publication Publication Date Title
US5610442A (en) Semiconductor device package fabrication method and apparatus
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US7145225B2 (en) Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US5777386A (en) Semiconductor device and mount structure thereof
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US7274095B2 (en) Interposers with receptacles for receiving semiconductor devices and assemblies and packages including such interposers
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
US7091606B2 (en) Circuit device and manufacturing method of circuit device and semiconductor module
US7786567B2 (en) Substrate for electrical device and methods for making the same
EP1354351B1 (en) Direct build-up layer on an encapsulated die package
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
US20070096292A1 (en) Electronic-part built-in substrate and manufacturing method therefor
US8334174B2 (en) Chip scale package and fabrication method thereof
JPH0758254A (ja) マルチチップモジュール及びその製造方法
JP2003068931A (ja) 半導体パッケージ及びその製造方法
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
JP3565090B2 (ja) 半導体装置の製造方法
US7615408B2 (en) Method of manufacturing semiconductor device
JP3291289B2 (ja) 電子部品の製造方法
US6602739B1 (en) Method for making multichip module substrates by encapsulating electrical conductors and filling gaps
JP2001274282A (ja) 半導体装置
JP2004319644A (ja) 高放熱型プラスチックパッケージ及びその製造方法
JPH0951015A (ja) 半導体装置
US6706624B1 (en) Method for making multichip module substrates by encapsulating electrical conductors
JPH10321792A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060421

A762 Written abandonment of application

Effective date: 20060524

Free format text: JAPANESE INTERMEDIATE CODE: A762