TWI778333B - 封裝結構以及製造方法 - Google Patents

封裝結構以及製造方法 Download PDF

Info

Publication number
TWI778333B
TWI778333B TW109106821A TW109106821A TWI778333B TW I778333 B TWI778333 B TW I778333B TW 109106821 A TW109106821 A TW 109106821A TW 109106821 A TW109106821 A TW 109106821A TW I778333 B TWI778333 B TW I778333B
Authority
TW
Taiwan
Prior art keywords
node
circuit
voltage
transistor
driving
Prior art date
Application number
TW109106821A
Other languages
English (en)
Other versions
TW202029441A (zh
Inventor
楊長暻
王良丞
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/262,421 external-priority patent/US10978403B2/en
Priority claimed from US16/403,396 external-priority patent/US10819332B2/en
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Publication of TW202029441A publication Critical patent/TW202029441A/zh
Application granted granted Critical
Publication of TWI778333B publication Critical patent/TWI778333B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

本發明提出一種積體電路，包括第一功率電晶體、第二功率電晶體以及隔離器。第一功率電晶體與第一驅動電路整合在一起。第二功率電晶體與第二驅動電路整合在一起。隔離器根據輸入信號，提供第一控制信號至第一功率電晶體且提供第二控制信號至第二功率電晶體。

Description

封裝結構以及製造方法
本發明係有關於一種整合氮化鎵(GaN)功率電晶體之驅動電路，特別係有關於包括驅動電路、隔離器以及氮化鎵功率電晶體之封裝結構。
在一個電力電路中，往往需要利用電荷泵將供應電壓升壓至更高的電壓來驅動功率電晶體。第1圖係顯示一般的電力電路。如第1圖所示之電力電路100中，上橋驅動電路DRV1用以驅動第一功率電晶體110A，下橋驅動電路DRV2用以驅動第二功率電晶體110B。此外，升壓電容CB以及升壓二極體DB用以將供應電壓VDD升壓至升壓電壓VB，使得第一功率電晶體110A能夠完全導通。因此，第一功率電晶體110A由輸入電壓VIN所供應，第二功率電晶體110B能夠透過電感L以及電容C來驅動負載裝置RL。
因為電感L會在切換節點SW上產生顯著的寄生效應，如藉由第二功率電晶體110B之導通的內接二極體(body diode)而在切換節點SW上產生負電壓突波，這些寄生效應會在升壓電容CB經由 功率電晶體充電時干擾升壓電壓VB。因此，需要降低驅動電路的寄生效應。
有鑑於此，本發明提出一種積體電路，包括一第一功率電晶體、一第二功率電晶體以及一隔離器。上述第一功率電晶體與一第一驅動電路整合在一起。上述第二功率電晶體與一第二驅動電路整合在一起。上述隔離器可根據一輸入信號，提供一第一控制信號至一第一功率電晶體且提供一第二控制信號至一第二功率電晶體。
根據本發明之一實施例，積體電路更包括一第一電力電路以及一第二電力電路。第一電力電路包括上述第一驅動電路以及上述第一功率電晶體，其中上述第二電力電路包括上述第二驅動電路以及上述第二功率電晶體。
根據本發明之一實施例，積體電路更包括一自舉二極體以及一自舉電容。上述自舉二極體包括一自舉陽極以及一自舉陰極，其中上述自舉陽極係耦接至一第一供應電壓，上述自舉陰極係耦接至一第二供應電壓。上述自舉電容耦接於上述第二供應電壓以及一開關節點之一開關電壓。
根據本發明之一實施例，上述第一驅動電路係由上述第二供應電壓以及上述開關電壓所供電，並可根據上述第一控制信號於一第一驅動節點產生一第一驅動電壓，其中上述第一功率電晶體可根據上述驅動電壓而將一高電壓供電至上述開關節點。
根據本發明之一實施例，上述第二驅動電路係由上述第一供應電壓以及一第二接地端所供電，並可根據上述第二控制信號於一第二驅動節點產生一第二驅動電壓，其中上述第二功率電晶體可根據上述第二驅動電壓而將上述開關電壓下拉至上述第一接地端。
根據本發明之一實施例，上述第一功率電晶體以及上述第二功率電晶體之每一者係為一氮化鎵電晶體。
根據本發明之一實施例，上述高電壓係超過上述第一供應電壓以及上述第二供應電壓。
根據本發明之一實施例，上述隔離器包括一第一子隔離器以及一第二子隔離器。上述第一子隔離器包括一第一發射器、一第一接收器以及一第一隔離阻障。上述第一發射器係由一第三供應電壓以及一第二接地端所供電，且可根據上述輸入信號發送一第一射頻信號。上述第一接收器係由一第二供應電壓以及上述開關電壓所供電，且可根據上述第一射頻信號產生上述第一控制信號。上述第一隔離阻障用以將上述第一發射器以及上述第一接收器之間電性隔離。上述第二子隔離器包括一第二發射器、一第二接收器以及一第二隔離阻障。上述第二發射器係由一第三供應電壓以及一第二接地端所供電，且可根據上述輸入信號發送一第二射頻信號。上述第二接收器係由上述第一供應電壓以及上述第一接地端所供電，且可根據上述第二射頻信號產生上述第二控制信號。上述第二隔離阻障用以將上述第二發射器以及上述第二接收器之間電性隔離。
根據本發明之一實施例，上述隔離器包括一發射器、一第一接收器、一第一隔離阻障、一第二接收器以及一第二隔離阻障。上述發射器係由一第三供應電壓以及一第二接地端所供電，且可根據上述輸入信號發送一第一射頻信號以及一第二射頻信號。上述第一接收器係由上述第二供應電壓以及上述開關電壓所供電，且可根據上述第一射頻信號產生上述第一控制信號。上述第一隔離阻障用以將上述發射器以及上述第一接收器之間電性隔離。上述第二接收器係由上述第一供應電壓以及上述第一接地端所供電，且可根據上述第二射頻信號產生上述第二控制信號。上述第二隔離阻障用以將上述發射器以及上述第二接收器之間電性隔離。
根據本發明之一實施例，積體電路更包括一解耦合電容。上述解耦合電容耦接於上述高電壓以及上述第一接地端之間，其中上述第一子隔離器、上述第二子隔離器、上述第一電力電路、上述第二電力電路以及上述解耦合電容係封裝在一起。
根據本發明之一實施例，上述第一電力電路以及上述第二電力電路之每一者包括一前置驅動電路。上述前置驅動電路可根據一控制信號產生上述第一內部信號，其中上述前置驅動電路用以增進上述控制信號之驅動能力，其中一驅動電路可根據上述第一內部信號，產生一驅動電壓。
根據本發明之一實施例，上述第一電力電路以及上述第二電力電路之每一者更包括一上橋電晶體、一下橋電晶體以及一電荷泵。上述上橋電晶體可根據一上橋節點之一上橋電壓，將一供應電壓提供至一驅動節點。上述下橋電晶體，可根據上述第一內部信號，將上述驅動節點耦接至一接地端。上述電荷泵耦接至上述 上橋節點以及上述驅動節點，其中上述電荷泵用以根據上述第一內部信號，產生超過上述供應電壓之上述上橋電壓。
根據本發明之一實施例，上述第一電力電路以及上述第二電力電路之每一者更包括一遲滯電路。上述遲滯電路耦接於上述控制信號以及上述前置驅動電路之間，可用以接收上述控制信號而產生一第二內部信號，使得上述前置驅動電路可根據上述第二內部信號而產生上述第一內部信號，其中上述遲滯電路用以提供一遲滯功能給上述控制信號。
根據本發明之一實施例，上述第一電力電路以及上述第二電力電路之每一者更包括一上橋常導通電晶體。上述上橋常導通電晶體包括耦接至上述驅動節點之源極端、耦接至上述驅動節點之閘極端以及由上述供應電壓供電之汲極端，其中上述上橋常導通電晶體用以增進上述上橋電晶體之驅動能力。
本發明更提出一種封裝結構，包括：一基板、一解耦合電容、一積體電路以及一導線層。上述解耦合電容位於上述基板之上。上述積體電路與上述解耦合電容固定於一第一介電層之中。上述導線層用以將解耦合電容電性耦接至上述積體電路，其中上述導線層係位於上述第一介電層且穿過一第二介電層。
根據本發明之一實施例，上述解耦合電容包括一第一導電單元、一第一介電單元以及一第二導電單元。上述第一導電單元形成於上述第一介電層之中。上述第一介電單元形成於上述第一導電單元之上。上述第二導電單元形成於上述第一介電單元之上。
根據本發明之一實施例，封裝結構更包括一自舉電容。上述自舉電容位於上述基板之上，其中上述積體電路以及上述自舉電容係固定於上述第一介電層或上述第二介電層之中。
根據本發明之一實施例，上述自舉電容包括一第三導電單元、一第二介電單元以及一第四導電單元。上述第三導電單元形成於上述第一介電層之中。上述第二介電單元形成於上述第三導電單元之上。上述第四導電單元形成於上述第二介電單元之上。
根據本發明之一實施例，上述第一介電單元以及上述第二介電單元之材料係與上述第一介電層以及上述第二介電層之材料不同。
根據本發明之一實施例，上述積體電路包括一隔離器、一第一電力電路以及一第二電力電路。上述隔離器可根據一輸入信號，提供一第一控制信號以及一第二控制信號。上述第一電力電路包括一第一驅動電路以及一第一功率電晶體。上述第一驅動電路係由一第二供應電壓以及一開關電壓所供電，且可根據上述第一控制信號於一第一驅動節點產生一第一驅動電壓，其中一自舉二極體以及上述自舉電容係用以將一第一供應電壓升壓至上述第二供應電壓，其中上述自舉二極體包括耦接至上述第一供應電壓之一自舉陽極以及耦接至上述第二供應電壓之一自舉陰極，其中上述自舉電容係耦接於上述第二供應電壓以及一開關節點之上述開關電壓之間。上述第一功率電晶體可根據上述第一驅動電壓，將一高電壓供電至上述開關節點。上述第二電力電路包括一第二驅動電路以及一第二功率電晶體。上述第二驅動電路係由上述第一供應電壓以及一第一接地端所供電，且根據上述第二控制信號於一第二驅動節點產 生一第二驅動電壓。上述第二功率電晶體可根據上述第二驅動電壓，將上述開關電壓下拉至上述第一接地端。
根據本發明之一實施例，上述第一功率電晶體以及上述第二功率電晶體之每一者係為一氮化鎵電晶體。
根據本發明之一實施例，上述隔離器包括一第一子隔離器以及一第二子隔離器。上述第一子隔離器包括一第一發射器、一第一接收器以及一第一隔離阻障。上述第一發射器係由一第三供應電壓以及一第二接地端所供電，且可根據上述輸入信號發送一第一射頻信號。上述第一接收器係由一第二供應電壓以及上述開關電壓所供電，且可根據上述第一射頻信號產生上述第一控制信號。上述第一隔離阻障用以將上述第一發射器以及上述第一接收器之間電性隔離。上述第二子隔離器包括一第二發射器、一第二接收器以及一第二隔離阻障。上述第二發射器係由一第三供應電壓以及一第二接地端所供電，且可根據上述輸入信號發送一第二射頻信號。上述第二接收器係由上述第一供應電壓以及上述第一接地端所供電，且可根據上述第二射頻信號產生上述第二控制信號。上述第二隔離阻障用以將上述第二發射器以及上述第二接收器之間電性隔離。
根據本發明之一實施例，上述隔離器包括一發射器、一第一接收器、一第一隔離阻障、一第二接收器以及一第二隔離阻障。上述發射器係由一第三供應電壓以及一第二接地端所供電，且可根據上述輸入信號發送一第一射頻信號以及一第二射頻信號。上述第一接收器係由上述第二供應電壓以及上述開關電壓所供電，且可根據上述第一射頻信號產生上述第一控制信號。上述第一 隔離阻障用以將上述發射器以及上述第一接收器之間電性隔離。上述第二接收器係由上述第一供應電壓以及上述第一接地端所供電，且可根據上述第二射頻信號產生上述第二控制信號。上述第二隔離阻障用以將上述發射器以及上述第二接收器之間電性隔離。
根據本發明之一實施例，上述解耦合電容係耦接於上述高電壓以及上述第一接地端之間。
根據本發明之一實施例，上述第一電力電路以及上述第二電力電路之每一者包括一前置驅動電路。上述前置驅動電路可根據一控制信號產生上述第一內部信號，其中上述前置驅動電路用以增進上述控制信號之驅動能力，其中一驅動電路根據上述第一內部信號，產生一驅動電壓。
根據本發明之一實施例，上述第一電力電路以及上述第二電力電路之每一者包括一上橋電晶體、一下橋電晶體以及一電荷泵。上述上橋電晶體可根據一上橋節點之一上橋電壓，將一供應電壓提供至一驅動節點。上述下橋電晶體可根據上述第一內部信號，將上述驅動節點耦接至一接地端。上述電荷泵耦接至上述上橋節點以及上述驅動節點，其中上述電荷泵用以根據上述第一內部信號，產生超過上述供應電壓之上述上橋電壓。
根據本發明之一實施例，上述上橋電晶體以及上述下橋電晶體皆為常閉電晶體。
本發明更提出一種製造方法，用以製造一封裝結構，包括：提供一解耦合電容放置於一基板上；提供一積體電路放置於上述基板上； 透過一第一介電質固定上述解耦合電容以及上述積體電路，並形成一第一介電層；形成一導線層於上述第一介電層之上，使得上述解耦合電容透過上述導線層電性耦接至上述積體電路；以及透過一第二介電質固定上述導線層以及上述第一介電層，並形成一第二介電層放置於上述第一介電層之上。
根據本發明之一實施例，上述提供上述解耦合電容放置於上述基板上之步驟更包括：形成一第一導電單元於上述第一介電層中；形成一第一介電單元於上述第一導電單元之上；以及形成一第二導電單元於上述第一介電單元之上。
根據本發明之一實施例，製造方法更包括：提供一自舉電容於上述基板上；以及透過上述第一介電質固定上述自舉電容、解耦合電容以及上述積體電路，並形成上述第一介電層。
根據本發明之一實施例，上述提供上述自舉電容放置於上述基板上之步驟更包括：形成一第三導電單元於上述第一介電層中；形成一第二介電單元於上述第三導電單元之上；以及形成一第四導電單元於上述第二介電單元之上。
根據本發明之一實施例，上述積體電路包括一隔離器、一第一電力電路以及一第二電力電路。上述隔離器包括一第一供應節點、一第二供應節點、一第三供應節點、一第四供應節點、一第一參考節點、一第二參考節點、一第三參考節點、一第四參考節點、一第一輸入節點、一第二輸入節點、一第一輸出節點以及一第二輸出節點。上述第一電力電路包括耦接至上述第二供應節點之一第五供應節點、一第六供應節點、耦接至上述第二參考節點之一第五參考節點以及耦接至第一輸出節點之一第一PWM節點。上述第 二電力電路包括耦接至上述第四供應節點之一第七供應節點、耦接至上述第五參考節點之一第八參考節點、一第六參考節點以及耦接至上述第二輸出節點之一第二PWM節點。
根據本發明之一實施例，製造方法更包括：形成一第一導電層於上述基板之上，其中上述第一電力電路以及上述自舉電容係放置於上述第一導電層之上。上述第一導電層係耦接至上述自舉電容之一第一端以及上述第五參考節點，上述自舉電容之一第二端係透過上述導線層耦接至上述第五供應節點，其中上述第六供應節點係透過上述導線層耦接至上述解耦合電容之一第三端。
根據本發明之一實施例，製造方法更包括：形成一第二導電層於上述基板之上。上述第二電力電路以及上述解耦合電容係放置於上述第二導電層之上，其中上述第二導電層係耦接至上述解耦合電容之一第四端以及一第六參考節點。
根據本發明之一實施例，製造方法更包括：形成一第三導電層於上述基板之上，其中上述隔離器係位於上述第三導電層之上。
根據本發明之一實施例，上述第一供應節點以及上述第三供應節點係由一第三供應電壓所供電，上述第二供應節點以及上述第五供應節點係由一第二供應電壓所供電，上述第一輸入節點接收一輸入信號，上述第二輸入節點接收一反相輸入信號，上述第一輸出節點產生一第一控制信號，上述第二輸出節點產生一第二控制信號，上述第四供應節點以及上述第七供應節點係由一第一供應電壓所供電，上述第六供應節點係由一高電壓所供電，上述第一參考節點以及上述第三參考節點係耦接至一第二接地端，上述第四 參考節點以及上述第六參考節點係耦接至一第一接地端，其中上述輸入信號以及上述反相輸入信號係為反相。
根據本發明之一實施例，上述第一電力電路包括一第一驅動電路以及一第一功率電晶體。上述第一驅動電路由上述第二供應電壓以及一開關電壓所供電，且根據上述第一控制信號於一第一驅動節點產生一第一驅動電壓。上述第一功率電晶體根據上述第一驅動電壓，將上述第六供應節點耦接至上述第五參考節點。
根據本發明之一實施例，上述第二電力電路包括一第二驅動電路以及一第二功率電晶體。上述第二驅動電路由上述第一供應電壓以及一第一接地端所供電，且根據上述第二控制信號於一第二驅動節點產生一第二驅動電壓。上述第二功率電晶體根據上述第二驅動電壓，將上述第八供應節點耦接至上述第一接地端。
根據本發明之一實施例，上述第一功率電晶體以及上述第二功率電晶體之任一者係為一氮化鎵電晶體。
根據本發明之一實施例，上述積體電路更包括一自舉二極體。上述自舉二極體包括一自舉陽極端以及一自舉陰極端，其中上述自舉陽極關係耦接至一第一供應電壓，上述自舉陰極端係耦接至一第二供應電壓。
根據本發明之一實施例，上述高電壓超過上述第一供應電壓以及上述第二供應電壓。
根據本發明之一實施例，上述隔離器包括一第一子隔離器以及一第二子隔離器。上述第一子隔離器包括：一第一發射器、一第一接收器以及一第一隔離阻障。上述第一發射器係由一第三供應電壓以及一第二接地端所供電，且根據上述輸入信號發送一 第一射頻信號。上述第一接收器係由一第二供應電壓以及上述開關電壓所供電，且根據上述第一射頻信號產生上述第一控制信號。上述第一隔離阻障用以將上述第一發射器以及上述第一接收器之間電性隔離。上述第二子隔離器包括一第二發射器、一第二接收器以及一第二隔離阻障。上述第二發射器係由一第三供應電壓以及一第二接地端所供電，且根據上述輸入信號發送一第二射頻信號。上述第二接收器係由上述第一供應電壓以及上述第一接地端所供電，且根據上述第二射頻信號產生上述第二控制信號。上述第二隔離阻障用以將上述第二發射器以及上述第二接收器之間電性隔離。
根據本發明之一實施例，上述第一電力電路以及上述第二電力電路之每一者包括一前置驅動電路。上述前置驅動電路根據一控制信號產生上述第一內部信號，其中上述前置驅動電路用以增進上述控制信號之驅動能力，其中一驅動電路根據上述第一內部信號，產生一驅動電壓。
根據本發明之一實施例，上述第一電力電路以及上述第二電力電路之每一者包括一上橋電晶體、一下橋電晶體以及一電荷泵。上述上橋電晶體根據一上橋節點之一上橋電壓，將一供應電壓提供至一驅動節點。上述下橋電晶體根據上述第一內部信號，將上述驅動節點耦接至一接地端。上述電荷泵耦接至上述上橋節點以及上述驅動節點，其中上述電荷泵用以根據上述第一內部信號，產生超過上述供應電壓之上述上橋電壓。
根據本發明之一實施例，上述第一電力電路以及上述第二電力電路之每一者包括一遲滯電路。上述遲滯電路耦接於上述控制信號以及上述前置驅動電路之間，其中上述遲滯電路接收上 述控制信號而產生一第二內部信號，使得上述前置驅動電路根據上述第二內部信號而產生上述第一內部信號，其中上述遲滯電路用以提供一遲滯功能給上述控制信號。
100、200、400、500、600、700、800、900、1000:電力電路
110A:第一功率電晶體
110B:第二功率電晶體
210、410、510、610、710、810、910:功率電晶體
220、420、520、620、720、820、920、1020:驅動電路
221:上橋電晶體
222:下橋電晶體
230:電荷泵
310:第一單向導通裝置
320:第二單向導通裝置
330:第三單向導通裝置
340:開關
421:上橋電晶體
423:上橋常導通電晶體
530:第一前置驅動電路
531:第一常導通電晶體
532:第一常閉電晶體
630、730:第一前置驅動電路
640、740:第二前置驅動電路
641:第二常導通電晶體
642:第二常閉電晶體
750、850、950、1050:第一遲滯電路
751:第三常閉電晶體
752:第四常閉電晶體
753:第五常閉電晶體
830、930、1030:前置驅動電路
931、1031:第一子前置驅動電路
932、1032:第二子前置驅動電路
1033:第三子前置驅動電路
1034:第四子前置驅動電路
1100、1200、1300:積體電路
1110:隔離器
1120:第一電力電路
1121:第一驅動電路
1122:第一功率電晶體
1130:第二電力電路
1131:第二驅動電路
1132:第二功率電晶體
1400、1500:封裝結構
1401:第一導電層
1402:第二導電層
1403:第三導電層
1411:第一導體
1412:第二導體
1510:第一介電層
1520:第二介電層
1520a:第一固定層
1520b:第二固定層
1521:導線層
1521a:第一金屬單元
1521b:金屬單元
1522:第一導電單元
1523:第一介電單元
1524:第二導電單元
1525:第三導電單元
1526:第二介電單元
1527:第四導電單元
14:基板
141:第一載體
142:第二載體
143:第三載體
DB:自舉二極體
CB:自舉電容
NBA:自舉陽極
NBC:自舉陰極
NSW:開關節點
SIN:輸入信號
SC1:第一控制信號
SC2:第二控制信號
SIN:輸入信號
SINB:反相輸入信號
VDD1:第一供應電壓
VDD2:第二供應電壓
VDD3:第三供應電壓
VSW:開關電壓
VD1:第一驅動電壓
VD2:第二驅動電壓
VHV:高電壓
GND1:第一接地端
GND2:第二接地端
TX:發射器
T1:第一發射器
T2:第二發射器
R1:第一接收器
R2:第二接收器
IB1:第一隔離阻障
IB2:第二隔離阻障
RF1:第一射頻信號
RF2:第二射頻信號
CD:解耦合電容
NR5:第五參考節點
NR6:第六參考節點
S1、S2:源極端
G1:閘極端
D1:汲極端
H:孔洞
C:電容
CB:升壓電容
DRV1:上橋驅動電路
DRV2:下橋驅動電路
DB:升壓二極體
E1:第一子常閉電晶體
E2:第二子常閉電晶體
E3:第三子常閉電晶體
E4:第四子常閉電晶體
E5:第五子常閉電晶體
E6:第六子常閉電晶體
E7:第七子常閉電晶體
E8:第八子常閉電晶體
D1:第一子常導通電晶體
D2:第二子常導通電晶體
D3:第三子常導通電晶體
D4:第四子常導通電晶體
L:電感
IP:功率電流
R1:第一電阻
R2:第二電阻
RL:負載裝置
RD:放電電阻
SW:切換節點
VB:升壓電壓
VDD:供應電壓
VD:驅動電壓
VH:上橋電壓
VIN:輸入電壓
SC:控制信號
SB1:第一子內部信號
SB2:第二子內部信號
SB3:第三子內部信號
SI1:第一內部信號
SI2:第二內部信號
SI3:第三內部信號
ND:驅動節點
NH:上橋節點
N1:第一節點
N2:第二節點
N3:第三節點
N4:第四節點
第1圖係顯示一般的電力電路；第2圖係顯示根據本發明之一實施例所述之電力電路之方塊圖；第3圖係顯示根據本發明之一實施例所述之第2圖之電力電路200之電荷泵之電路圖；第4圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖；第5圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖；第6圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖；第7圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖；第8圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖；第9圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖； 第10圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖；第11圖係顯示根據本發明之另一實施例所述之積體電路之方塊圖；第12圖係顯示根據本發明之另一實施例所述之積體電路之方塊圖；第13圖係顯示根據本發明之另一實施例所述之積體電路之方塊圖；第14圖係顯示根據本發明之一實施例所述之封裝結構之上視圖；第15圖係顯示根據本發明之一實施例所述之封裝結構之剖面圖；第16A-16B圖係顯示根據本發明之一實施例所述之第一電力電路之上視圖以及剖面圖；以及第17A-17F圖係顯示根據本發明之一實施例所述之第14圖之封裝結構1400以及第15圖之封裝結構1500之製造流程圖。
以下說明為本發明的實施例。其目的是要舉例說明本發明一般性的原則，不應視為本發明之限制，本發明之範圍當以申請專利範圍所界定者為準。
值得注意的是，以下所揭露的內容可提供多個用以實踐本發明之不同特點的實施例或範例。以下所述之特殊的元件範例與安排僅用以簡單扼要地闡述本發明之精神，並非用以限定本發明之範圍。此外，以下說明書可能在多個範例中重複使用相同的元件符號或文字。然而，重複使用的目的僅為了提供簡化並清楚的說明，並非用以限定多個以下所討論之實施例以及/或配置之間的關係。此外，以下說明書所述之一個特徵連接至、耦接至以及/或形成於另一特徵之上等的描述，實際可包含多個不同的實施例，包括該等特徵直接接觸，或者包含其它額外的特徵形成於該等特徵之間等等，使得該等特徵並非直接接觸。
第2圖係顯示根據本發明之一實施例所述之電力電路之方塊圖。如第2圖所示，電力電路200包括功率電晶體210以及驅動電路220。功率電晶體210根據驅動節點ND之驅動電壓VD，而汲取功率電流IP。根據本發明之一實施例，功率電晶體210係為氮化鎵(GaN)電晶體。
驅動電路220包括上橋電晶體221、下橋電晶體222以及電荷泵230。上橋電晶體221根據上橋節點NH之上橋電壓VH，將供應電壓VDD供應至驅動節點ND。下橋電晶體222係耦接於驅動節點ND以及接地端之間，並且根據控制信號SC而將驅動電壓VD拉至接地位準。根據本發明之一實施例，上橋電晶體221以及下橋電晶體222係為常閉電晶體。
電荷泵230係由供應電壓VDD以及接地端所供應，並且電荷泵230耦接至上橋節點NH以及驅動節點ND。為了完全導通上橋電晶體221，電荷泵230用以產生超過供應電壓VDD之上橋 電壓VH，使得上橋電晶體221之閘極-源極電壓至少超過臨限電壓而將供應電壓VDD施加至驅動節點ND。根據本發明之一實施例，驅動電路220係為滿擺幅(rail-to-rail)驅動電路，使得驅動電壓VD之範圍從供應電壓VDD至接地位準。
第3圖係顯示根據本發明之一實施例所述之第2圖之電力電路200之電荷泵之電路圖。如第3圖所示，耦接至驅動節點ND以及上橋節點NH之電荷泵300包括第一單向導通裝置310、放電電阻RD、電容C、第二單向導通裝置320、第三單向導通裝置330以及開關340。
當供應電壓VDD超過第一節點N1之電壓時，第一單向導通裝置310係為導通。當供應電壓VDD並未超過第一節點N1之電壓時，第一單向導通裝置310係為不導通。電容C係耦接於第一節點N1以及第二節點N2之間，放電電阻RD係耦接於第一節點N1以及上橋節點NH之間。
第二單向導通裝置320係耦接於第二節點N2以及上橋節點NH之間。當第二節點N2之電壓超過上橋電壓VH時，第二單向導通裝置320係為導通。當第二節點N2之電壓並未超過上橋電壓VH時，第二單向導通裝置320係為不導通。
第三單向導通裝置330係耦接於驅動節點ND以及第二節點N2之間。當驅動節點ND之驅動電壓VD超過第二節點N2之電壓時，第三單向導通裝置330係為導通。當驅動電壓VD並未超過第二節點N2之電壓時，第三單向導通裝置330係為不導通。
開關340接收控制信號SC，且耦接於上橋節點NH以及接地端之間。此外，開關340用以根據控制信號SC，將上橋節點NH耦接至接地端。
為了簡化說明，開關340在此係以N型電晶體作為一舉例。根據本發明之一實施例，當控制信號SC係位於高電壓位準(如，供應電壓VDD)時，開關340係為導通且供應電壓VDD對電容C充電且經由第一單向導通裝置310、第二單向導通裝置320以及開關340而至接地端。
根據本發明之另一實施例，當控制信號SC係位於低電壓位準(如接地位準)時，開關340係為不導通，並且第三單向導通裝置330提供驅動電壓VD至第二節點N2，使得電容C透過放電電阻RD而放電至驅動節點ND。
根據本發明之一實施例，放電電阻RD之電阻值係決定電容C所能充電之最高電壓，也決定了上橋電壓VH所能到達的最高電壓。此外，放電電阻RD之電阻值越大，就會造成上橋電壓VH的上升時間越慢。因此，放電電阻RD之電阻值存在著權衡取捨(trade-off)。
根據本發明之一實施例，第一單向導通裝置310、第二單向導通裝置320以及第三單向導通裝置330之每一者係為二極體。根據本發明之其他實施例，第一單向導通裝置310、第二單向導通裝置320以及第三單向導通裝置330之每一者係為耦接成二極體形式之常閉電晶體。
第4圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。如第4圖所示之電力電路400中，功率電晶體410以 及驅動電路420分別對應至第2圖之功率電晶體210以及驅動電路220。
驅動電路420更包括上橋常導通電晶體423。上橋常導通電晶體423之源極端以及閘極端係皆耦接至驅動節點ND，上橋常導通電晶體423之汲極端係由供應電壓VDD所供電。上橋常導通電晶體423係為持續導通，用以增進上橋電晶體221之驅動能力。
第5圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。如第5圖所示，電力電路500包括功率電晶體510、驅動電路520以及第一前置驅動電路530，其中功率電晶體510以及驅動電路520分別對應至第2圖之功率電晶體210以及驅動電路220。
第一前置驅動電路530接收控制信號SC而產生第一內部信號SI1至驅動電路520，用以增進控制信號SC之驅動能力。第一前置驅動電路530包括第一常導通電晶體531以及第一常閉電晶體532。
第一常導通電晶體531之閘極端以及源極端係皆耦接至驅動電路520，並且第一常導通電晶體531之汲極端係由供應電壓所供電。第一常閉電晶體532之閘極端接收控制信號SC，第一常閉電晶體532之源極端係耦接至接地端，第一常閉電晶體532之汲極端係耦接至驅動電路520。
第6圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。如第6圖所示，電力電路600包括功率電晶體610、驅動電路620、第一前置驅動電路630以及第二前置驅動電路640，其中功率電晶體610、驅動電路620以及第一前置驅動電路630分別 對應至第5圖之功率電晶體510、驅動電路520以及第一前置驅動電路530。
第二前置驅動電路640接收控制信號SC而產生第二內部信號SI2至第一前置驅動電路630，用以進一步增進控制信號SC之驅動能力。第二前置驅動電路640包括第二常導通電晶體641以及第二常閉電晶體642。
第二常導通電晶體641之閘極端以及源極端係皆耦接至第一前置驅動電路630之第一常閉電晶體532之閘極端，並且第二常導通電晶體641之汲極端係由供應電壓VDD所供電。第二常閉電晶體642之閘極端接收控制信號SC，第二常閉電晶體642之源極端係耦接至接地端，而第二常閉電晶體642之汲極端係耦接至第一前置驅動電路630之第一常閉電晶體532之閘極端。
第7圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。如第7圖所示，電力電路700包括功率電晶體710、驅動電路720、第一前置驅動電路730、第二前置驅動電路740以及第一遲滯電路750，其中功率電晶體710、驅動電路720、第一前置驅動電路730以及第二前置驅動電路740分別對應至第6圖之功率電晶體610、驅動電路620、第一前置驅動電路630以及第二前置驅動電路640。
第一遲滯電路750接收控制信號SC而產生第三內部信號SI3，用以進一步提供遲滯功能給控制信號SC。第一遲滯電路750包括第一電阻R1、第三常閉電晶體751、第四常閉電晶體752、第五常閉電晶體753以及第二電阻R2。
第一電阻R1係耦接於供應電壓VDD以及第二前置驅動電路740之第二常閉電晶體642之閘極端之間，第三常閉電晶體751之閘極端係耦接至第三節點N3，第三常閉電晶體751之源極端係耦接至第四節點N4，第三常閉電晶體751之汲極端係耦接至第一電阻R1以及第二前置驅動電路740之第二常閉電晶體642之閘極端。第四常閉電晶體752之閘極端係耦接至第三節點N3，第四常閉電晶體752之源極端係耦接至接地端，第四常閉電晶體之汲極端係耦接至第四節點N4。
第五常閉電晶體753之閘極端係耦接至第一電阻R1以及第二前置驅動電路740之第二常閉電晶體642之閘極端，第五常閉電晶體753之源極端係耦接至第四節點N4，第五常閉電晶體753之汲極端係由供應電壓VDD所供電。第二電阻R2係耦接至第三節點N3，並且接收控制信號SC。
第8圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。如第8圖所示，電力電路800包括功率電晶體810、驅動電路820、前置驅動電路830以及第一遲滯電路850，其中功率電晶體810、驅動電路820以及第一遲滯電路850分別對應至第7圖之功率電晶體710、驅動電路720以及第一遲滯電路750。
根據本發明之一實施例，前置驅動電路830根據第二內部信號SI2而產生第一內部信號SI1，用以增進控制信號SC之驅動能力。根據本發明之一實施例，第一內部信號SI1以及第二內部信號SI2係為同相。
第9圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。如第9圖所示，電力電路900包括功率電晶體910、驅動電路920、前置驅動電路930以及第一遲滯電路950，其中功率電晶體910、驅動電路920、前置驅動電路930以及第一遲滯電路950係分別對應至第8圖之功率電晶體810、驅動電路820、前置驅動電路830以及第一遲滯電路850。
如第9圖所示，前置驅動電路930包括第一子前置驅動電路931以及第二子前置驅動電路932。第一子前置驅動電路931包括第一子常閉電晶體E1、第二子常閉電晶體E2以及第一子常導通電晶體D1，其中第一子前置驅動電路931根據第一子內部信號SB1而產生第一內部信號SI1。
第一子常閉電晶體E1之閘極端接收第一子內部信號SB1，第一子常閉電晶體E1之源極端耦接至接地端。第二子常閉電晶體E2之閘極端接收第二內部信號SI2。也就是，第二子常閉電晶體E2之閘極端係耦接至第三子常閉電晶體E3之閘極端。第二子常閉電晶體E2之汲極端係由供應電壓VDD所供電。
第二子常閉電晶體E2之源極端係耦接至第一子常閉電晶體E1之汲極端，其中第一子常閉電晶體E1之汲極端產生第一內部信號SI1而提供至驅動電路920。第一子常導通電晶體D1之閘極端以及源極端耦皆在一起，第一子常導通電晶體D1之汲極端係由供應電壓VDD所供電。
第二子前置驅動電路932包括第三子常閉電晶體E3、第四子常閉電晶體E4以及第二子常導通電晶體D2，其中第二子前置驅動電路932根據第二內部信號SI2而產生第一子內部信號SB1。
第三子常閉電晶體E3之閘極端接收第二內部信號SI2，第三子常閉電晶體E3之源極端係耦接至接地端。第四子常閉電晶體E4之閘極端係耦接至第一遲滯電路950之第三節點N3，第四子常閉電晶體E4之汲極端係由供應電壓VDD所供電。
第四子常閉電晶體E4之源極端係耦接至第三子常閉電晶體E3之汲極端，其中第三子常閉電晶體E3之汲極端產生第一子內部信號SB1並提供至第一子前置驅動電路931。第二子常導通電晶體D2之閘極端以及源極端係耦皆在一起，第二子常導通電晶體D2之汲極端係由供應電壓VDD所供電。
第10圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。如第10圖所示，電力電路1000包括功率電晶體1010、驅動電路1020、前置驅動電路1030以及第一遲滯電路1050，其中功率電晶體1010、驅動電路1020、前置驅動電路1030以及第一遲滯電路1050分別對應至第9圖之功率電晶體910、驅動電路920、前置驅動電路930以及第一遲滯電路950。
如第10圖所示，前置驅動電路1030包括第一子前置驅動電路1031、第二子前置驅動電路1032、第三子前置驅動電路1033以及第四子前置驅動電路1034，其中第一子前置驅動電路 1031以及第二子前置驅動電路1032係分別對應至第9圖之第一子前置驅動電路931以及第二子前置驅動電路932，在此不再重複贅述。
第二子前置驅動電路1032包括第三子常閉電晶體E3、第四子常閉電晶體E4以及第二子常導通電晶體D2，其中第二子前置驅動電路1032根據第二子內部信號SB2而產生第一子內部信號SB1。
第三子常閉電晶體E3之閘極端接收第二子內部信號SB2，第三子常閉電晶體E3之源極端係耦接至接地端。第四子常閉電晶體E4之閘極端接收第三子內部信號SB3。第四子常閉電晶體E4之汲極端係由供應電壓VDD所供電。
第四子常閉電晶體E4之源極端係耦接至第三子常閉電晶體E3之汲極端，其中第三子常閉電晶體E3之汲極端產生第一子內部信號SB1至第一子前置驅動電路1031。第二子常導通電晶體D2之閘極端以及源極端係耦接在一起，第二子常導通電晶體D2之汲極端係由供應電壓VDD所供電。
第三子前置驅動電路1033包括第五子常閉電晶體E5、第六子常閉電晶體E6以及第三子常導通電晶體D3，其中第三子驅動電路1033根據第三子內部信號SB3而產生第二子內部信號SB2。
第五子常閉電晶體E5之閘極端接收第三子內部信號SB3，第五子常閉電晶體E5之源極端耦接至接地端。第六子常閉電 晶體E6之閘極端接收第二內部信號SI2，第六子常閉電晶體E6之汲極端係由供應電壓VDD所供電。
第六子常閉電晶體E6之源極端係耦接至第五子常閉電晶體E5之汲極端，其中第五子常閉電晶體E5之汲極端產生第二子內部信號SB2至第二子前置驅動電路1032。第三子常導通電晶體D3之閘極端以及源極端係耦接在一起，第三子常導通電晶體D3之汲極端係由供應電壓VDD所供電。
第四子前置驅動電路1034包括第七子常閉電晶體E7、第八子常閉電晶體E8以及第四子常導通電晶體D4，其中第四子前置驅動電路1034根據第二內部信號SI2而產生第三子內部信號SB3。
第七子常閉電晶體E7之閘極端接收第二內部信號SI2，第七子常閉電晶體E7之源極端係耦接至接地端。第八子常閉電晶體E8之閘極端係耦接至第一遲滯電路1050之第三節點N3。第八子常閉電晶體E8之汲極端係由供應電壓VDD所供電。
第八子常閉電晶體E8之源極端係耦接至第七子常閉電晶體E7之汲極端，其中第七子常閉電晶體E7之汲極端產生第三子內部信號SB3至第三子前置驅動電路1033。第四子常導通電晶體D4之閘極端以及源極端係耦接在一起，第四子常導通電晶體D4之汲極端係由供應電壓VDD所供電。
根據本發明之其他實施例，第8圖之前置驅動電路830可包括偶數個子前置驅動電路，使得第一內部信號SI1以及第二內部信號SI2之相位係為同相。
第11圖係顯示根據本發明之另一實施例所述之積體電路之方塊圖。如第11圖所示，積體電路1100包括隔離器1110、第一電力電路1120、第二電力電路1130、自舉二極體DB以及自舉電容CB。
隔離器1110根據輸入信號SIN，產生第一控制信號SC1以及第二控制信號SC2。根據本發明之一些實施例，輸入信號SIN可由外部產生。如第11圖所示，反相輸入信號SINB係由反相器INV所產生。隔離器1110根據反相輸入信號SINB而產生第一控制信號SC1，根據輸入信號SIN產生第二控制信號SC2。根據本發明之其他實施例，反向輸入信號SINB以及輸入信號SIN可由外部產生。
第一電力電路1120包括第一驅動電路1121以及第一功率電晶體1122，第二電力電路1130包括第二驅動電路1131以及第二功率電晶體1132。根據本發明之一實施例，第一驅動電路1121係與第二驅動電路1131相同，第一功率電晶體1122係與第二功率電晶體1132相同。
根據本發明之一實施例，第一驅動電路1121以及第二驅動電路1131皆可對應至第2圖以及第3圖之驅動電路220、第4圖之驅動電路420、第5圖之驅動電路520以及第一前置驅動電路 530之組合、第6圖之驅動電路620、第一前置驅動電路630以及第二前置驅動電路640之組合、第7圖之驅動電路720、第一前置驅動電路730、第二前置驅動電路740以及第一遲滯電路750之組合、第8圖之驅動電路820、前置驅動電路830、以及第一遲滯電路850之組合、第9圖之驅動電路920、前置驅動電路930、以及第一遲滯電路950之組合以及第10圖之驅動電路1020、前置驅動電路1030、以及第一遲滯電路1050之組合之一者。
根據本發明之一實施例，第一功率電晶體1122以及第二功率電晶體1132皆可對應至第2圖之功率電晶體210、第4圖之功率電晶體410、第5圖之功率電晶體510、第6圖之功率電晶體610、第7圖之功率電晶體710、第8圖之功率電晶體810、第9圖之功率電晶體910、以及第10圖之功率電晶體1010之任一者。
如第11圖所示，自舉二極體DB包括自舉陽極NBA以及自舉陰極NBC，其中自舉陽極NBA係耦接至第一供應電壓VDD1，自舉陰極NBC係耦接至第二供應電壓VDD2。自舉電容CB係耦接於第二供應電壓VDD2以及開關節點NSW。根據本發明之一實施例，自舉二極體DB以及自舉電容CB用以根據開關節點NSW之開關電壓VSW，而將第一供應電壓VDD1升壓至第二供應電壓VDD2。
第一驅動電路1121係由第二供應電壓VDD2以及開關電壓VSW所供電，並根據第一控制信號SC1產生第一驅動電壓 VD1。第一功率電晶體1122根據第一驅動電壓VD1，而將高電壓VHV提供至開關節點NSW。
第二驅動電路1131係由第一供應電壓VDD1以及第一接地端GND1所供電，並根據第二控制信號SC2產生第二驅動電壓VD2。第二功率電晶體1132根據第二驅動電壓VD2，而將開關節點NSW耦接至第一接地端GND1。
根據本發明之一實施例，當第一功率電晶體1122係為不導通而第二功率電晶體1132係為導通時，開關電壓VSW係耦接至第一接地端GND1，第二供應電壓VDD2係等於第一供應電壓VDD1減去自舉二極體DB之順向導通電壓。
根據本發明之另一實施例，當第一功率電晶體1122係為導通而第二功率電晶體1132係為不導通時，開關電壓VSW係耦於高電壓VHV，使得第二供應電壓VDD2被升壓至高電壓VHV以及第一供應電壓VDD1之總和，因而完全導通第一功率電晶體1122。
第12圖係顯示根據本發明之另一實施例所述之積體電路之方塊圖。如第12圖所示，積體電路1200包括隔離器1110、第一電力電路1120、第二電力電路1130、自舉二極體DB以及自舉電容CB，其中隔離器1110包括發射器TX、第一接收器R1、第一隔離阻障IB1、第二接收器R2以及第二隔離阻障IB2。
發射器TX係由第三供應電壓VDD3以及第二接地端GND2所供電，其中發射器TX調變輸入信號SIN而產生越過第一隔 離阻障IB1之第一射頻信號RF1，並且調變反相輸入信號SINB而產生越過第二隔離阻障IB2之第二射頻信號RF2。
第一接收器R1係由第二供應電壓VDD2以及第二開關電壓VSW所供電，其中第一接收器R1解調變第一射頻信號RF1，而產生第一控制信號SC1。第一隔離阻障IB1係用以將發射器TX以及第一接收器R1之間電性隔離。
第二接收器R2係由第一供應電壓VDD1以及第一接地端GND1所供電，其中第二接收器R2解調變第二射頻信號RF2，而產生第二控制信號SC2。第二隔離阻障IB2用以將發射器TX以及第二接收器R2之間電性隔離。
根據本發明之一實施例，第一接地端GND1可與第二接地端GND2相同。根據本發明之另一實施例，第一接地端GND1可與第二接地端GND2不同。根據本發明之一實施例，高電壓VHV係超過第一供應電壓VDD1、第二供應電壓VDD2以及第三供應電壓VDD3。
根據本發明之一實施例，第一供應電壓VDD1可與第三供應電壓VDD3相同。根據本發明之另一實施例，第一供應電壓VDD1可與第三供應電壓VDD3不同。
如第12圖所示，積體電路1200更包括解耦合電容CD。解耦合電容CD係耦接於高電壓VHV以及第一接地端GND1。根據本發明之一實施例，隔離器1110、第一電力電路1120、第二電力電路1130以及解耦合電容CD係封裝在一起。根據本發明之另一實施例，隔離器1110、第一電力電路1120、第二電力電路1130、自舉電容CB以及解耦合電容CD係封裝在一起。
第13圖係顯示根據本發明之另一實施例所述之積體電路之方塊圖。如第13圖所示，積體電路1300包括隔離器1110、第一電力電路1120、第二電力電路1130、自舉二極體DB以及自舉電容CB，其中隔離器1110包括第一子隔離器1111以及第二子隔離器1112。
第一子隔離器1111包括第一發射器T1、第一接收器R1以及第一隔離阻障IB1。第一發射器T1係由第三供應電壓VDD3以及第二接地端GND2所供電，其中第一發射器T1調變反相輸入信號SINB而產生越過第一隔離阻障IB1之第一射頻信號RF1。第一接收器R1係由第二供應電壓VDD2以及開關電壓SW所供電，其中第一接收器R1解調變第一射頻信號RF1，而產生第一控制信號SC1。第一隔離阻障IB1用以將第一發射器T1以及第一接收器R1之間電性隔離。
第二子隔離器1112包括第二發射器T2、第二接收器R2以及第二隔離阻障IB2。第二發射器T2係由第三供應電壓VDD3以及第二接地端GND2所供電，其中第二發射器T2調變輸入信號SIN而產生越過第二隔離阻障IB2之第二射頻信號RF2。第二接收器R2係由第一供應電壓VDD1以及第一接地端GND1所供電，其中第二接收器R2解調變第二射頻信號RF2而產生第二控制信號SC2。第二隔離阻障IB2用以將第二發射器T2以及第二接收器R2之間電性隔離。
根據本發明之一實施例，第一接地端GND1可與第二接地端GND2相同。根據本發明之另一實施例，第一接地端GND1可與第二接地端GND2不同。根據本發明之一實施例，高電壓VHV 係超過第一供應電壓VDD1、第二供應電壓VDD2以及第三供應電壓VDD3。
根據本發明之一實施例，第一供應電壓VDD1可與第三供應電壓VDD3相同。根據本發明之另一實施例，第一供應電壓VDD1可與第三供應電壓VDD3不同。
如第13圖所示，積體電路1300更包括解耦合電容CD。解耦合電容CD耦接於高電壓VHV以及第一接地端GND1之間。根據本發明之一實施例，第一子隔離器1111、第二子隔離器1112、第一電力電路1120、第二電力電路1130以及解耦合電容CD係封裝在一起。根據本發明之另一實施例，第一子隔離器1111、第二子隔離器1112、第一電力電路1120、第二電力電路1130、自舉電容CB以及解耦合電容CD係封裝在一起。
第14圖係顯示根據本發明之一實施例所述之封裝結構之上視圖。如第14圖所示，封裝結構1400包括第13圖所示之解耦合電容CD、自舉電容CB、第一子隔離器1111、第二子隔離器1112、第一電力電路1120以及第二電力電路1130。根據本發明之一實施例，封裝結構1400係位於基板14之上。
如第14圖所示，封裝結構1400更包括第一導電層1401、第二導電層1402以及第三導電層1403。第一導電層1401、第二導電層1402以及第三導電層1403係形成於基板14之上。
如第14圖所示，第一電力電路1120以及自舉電容CB係位於第一導電層1401之上。第二電力電路1130以及解耦合電容CD係位於第二導電層1402之上。第一子隔離器1111以及第二子隔離器1112係位於第三導電層1403之上。
根據本發明之一實施例，第一導電層1401、第二導電層1402以及第三導電層1403之間相互電性隔離。根據本發明之一實施例，第一導電層1401係電性耦接至第一接地端GND1，第二導電層1402係電性耦接至開關電壓VSW，其中開關電壓VSW係耦接至第五參考節點NR5。
如第14圖所示，第五參考節點NR5係耦接至第一功率電晶體1122之源極端S1，其中第五參考節點NR5係透過導線層以及第一導體1411，電性耦接至第一導電層1401。
第六參考節點NR6係耦接至第二功率電晶體1132之源極端S2，其中第六參考節點NR6用以將導線層電性連接至第二導電層1402。
根據本發明之一實施例，第13圖所示之自舉二極體DB係放置於封裝結構1400之外。
第15圖係顯示根據本發明之一實施例所述之封裝結構之剖面圖。如第15圖所示，封裝結構1500係顯示沿著第14圖中自第一端點A至第二端點A’之虛線的剖面圖。
封裝結構1500包括基板14、第一子隔離器1111、第一電力電路1120、自舉電容CB、解耦合電容CD以及導線層1521。基板14包括第一載體141、第二載體142以及第三載體143，其中第一載體141、第二載體142以及第三載體143之間係相互隔離。
第一電力電路1120以及自舉電容CB係位於第一載體141之上，解耦合電容CD以及第二電力電路1130(第15圖中未顯示)係位於第二載體142之上。第一子隔離器1111以及第二子隔離器1112(第15圖中未顯示)係位於第三載體143之上。
根據本發明之一些實施例，第一導電單元1522以及第一電力電路1120係位於第一導電層1401之上，其中第一導電層1401係位於第一載體141之上。解耦合電容CD以及第二電力電路1130(第15圖中並未顯示)係位於第二導電層1402之上，其中第二導電層1402係位於第二載體142之上。第一子隔離器1111以及第二子隔離器1112(第15圖中並未顯示)係位於第三導電層1403之上，其中第三導電層1403係位於第三載體143之上。
第一載體141、第二載體142以及第三載體143之材料可以是(或包括)銅、鋁、金、銀、錫、鉑及其合金等等。第一載體141以及第一導電層1401可為相同或不同的材料。第三載體143以及第三導電層1403可為相同或不同的材料。
封裝結構1500更包括第一介電層1510以及第二介電層1520，第一子隔離器1111、第二子隔離器1112(第15圖中並未顯示)、第一電力電路1120、第二電力電路1130(第15圖中並未顯示)、自舉電容CB以及解耦合電容CD係在第一介電層1510中固定在一起。
導線層1521係位於第一介電層1510之上，且穿過第二介電層1520。在一些實施例中，第一介電層1510係透過第一介電質之封膠製程(molding process)而形成，因而固定第一子隔離器1111、第二子隔離器1112、第一電力電路1120以及第二電力電路1130。
導線層1521用以電性耦接第一子隔離器1111、第二子隔離器1112、第一電力電路1120以及第二電力電路1130。在一 些實施例中，導線層1521之材料係為金屬，且利用雷射鑽孔以及金屬電鍍製程所製成。詳細的製造方法將於下文中詳加敘述。
如第15圖所示，自舉電容CB包括第一導電單元1522、第一介電單元1523以及第二導電單元1524。第一導電單元1522以及第二導電單元1524可為銅柱。第一導電單元1522係位於第一介電層1510中。同樣的，解耦合電容CD包括第三導電單元1525、第二介電單元1526以及第四導電單元1527。第一導電單元1522、第二導電單元1524、第三導電單元1525以及第四導電單元1527可為銅柱。第三導電單元1525係位於第一介電層1510中。
如第15圖所示，第一介電單元1523以及第二導電單元1524係位於第一導電單元1522之上，第二介電單元1526以及第四導電單元1527係位於第三導電單元1525之上。第一導電單元1522、第一介電單元1523以及第二導電單元1524形成自舉電容CB，第三導電單元1525、第二介電單元1526以及第四導電單元1527形成解耦合電容CD。
為了調整自舉電容CB之電容值，第一介電單元1523之材料可與第一介電層1510之材料以及第二介電層1520之材料不同。舉例來說，第一介電單元1523可為陶瓷或雲母，其中第一介電單元1523之材料係與第一介電質之材料不同。在一些其他的實施例中，自舉電容CB不包括第一介電單元1523。第一導電單元1522係與第二導電單元1524相距第一距離，第一介電層1510之第一介電質可填充於第一導電單元1522以及第二導電單元1524之間的空間裡。換句話說，第一介電單元1523之材料可與第一介電層1510之材料相同。
為了調整解耦合電容CD之電容值，第二介電單元1526之材料可與第一介電層1510之材料以及第二介電層1520之材料不同。舉例來說，第二介電單元1526之材料可為陶瓷或雲母，其中第二介電單元1526之材料係與第一介電質之材料不同。在一切其他的實施例中，解耦合電容CD不包括第二介電單元1526。第三導電單元1525係與第四導電單元1527相距第二距離，第一介電層1510之第一介電質可填充於第三導電單元1525以及第四導電單元1527之間的空間裡。換句話說，第二介電單元1526之材料可與第一介電層1510之材料相同。
根據本發明之一些實施例，自舉電容CB之第一距離係與解耦合電容CD之第二距離相同或不同。
如第15圖所示，在一些實施例中，第一導電單元1522以及第一介電單元1523係位於第一介電層1510之中，第二導電單元1524係位於第二介電層1520之中。第二導電單元1524以及導線層1521係經由第二介電層1520所固定，第二導電單元1524係透過導線層1521而電性耦接至第一電力電路1120。然而，在其他實施例中，根據不同的製造方法，第一導電單元1522、第一介電單元1523以及第二導電單元1524皆可位於第一介電層1510中，且透過第一介電層1510之第一介電質而固定。第二導電單元1524透過導線層1521而電性耦接至第一電力電路1120。詳細的製造方法將於下文中詳加敘述。
如第15圖所示，在一些實施例中，第三導電單元1525以及第二介電單元1526皆位於第一介電層1510之中，第四導電單元1527係位於第二介電層1520之中。第四導電單元1527以及 導線層1521透過第二介電層1520而固定，第四導電單元1527係透過導線層1521而電性耦皆至第一電力電路1120。然而，在其他實施例中，根據不同的製造方法，第三導電單元1525、第二介電單元1526以及第四導電單元1527皆可位於第一介電層1510之中，且透過第一介電層1510之第一介電質而固定。第四導電單元1527係透過導線層1521而電性耦接至第一電力電路1120。詳細的製造方法將於下文中詳加敘述。
第16A-16B圖係顯示根據本發明之一實施例所述之第一電力電路之上視圖以及剖面圖。第16A圖係顯示第一電力電路1120之上視圖。如第16A圖所示，第一功率電晶體1122之源極端S1、閘極端G1以及汲極端D1係如圖所示。第一驅動電路1121係位於第一功率電晶體1122之源極端S1以及閘極端G1之下方。
第16B圖係顯示第一電力電路1120之剖面圖。如第16B圖所示，第一功率電晶體1122係位於第一驅動電路1121以及第一功率電晶體1122之汲極端D1之下方。
參考第14圖以及第15圖，第14圖之第一導體1411可為銅柱。第一導體1411係位於第一載體141之上方，且透過第一導電層1401而耦接至自舉電容CB之一端(即，底面)，第15圖之導線層1521係電性耦接至自舉電容CB之另一端(即，頂面)。換句話說，第一功率電晶體1122之源極端S1(即，第五參考節點NR5)係透過導線層1521以及第一導體1411，而電性耦接至第一導電層1401。
第14圖之第二導體1412可為銅柱。第二導體1412係位於第二載體142之上方，且透過第二導電層1402而電性耦接至 解耦合電容CD之一端(即，底面)。第15圖之導線層1521係電性耦接至解耦合電容CD之另一端(即，頂面)。換句話說，第二功率電晶體1132之源極端S2(即，第六參考節點NR6)係透過導線層1521以及第二導體1412，而電性耦接至第二導電層1402。
第17A-17F圖係顯示根據本發明之一實施例所述之第14圖之封裝結構1400以及第15圖之封裝結構1500之製造流程圖。如第17A圖所示，第一導電單元1522、第三導電單元1525、第一子隔離器1111、第二子隔離器1112、第一電力電路1120、第二電力電路1130、第一導體1411以及第二導體1412係位於基板14之上。
在一些實施例中，自舉電容CB之第一導電單元1522係形成於第一載體141之上，並且第一導電層1401位於第一導電單元1522以及第一載體141之間。第一電力電路1120以及第二電力電路1130係位於第一載體141之上。解耦合電容CD係形成於第二載體142之上，且第二導電層1402係位於解耦合電容CD以及第二載體142之間。第一子隔離器1111以及第二子隔離器1112係位於第三載體143之上，且第三導電層1403係位於第一子隔離器1111以及第二子隔離器1112與第三載體143之間。
如第17A圖所示，第一介電單元1523以及第二介電單元1526係分別形成於第一導電單元1522以及第三導電單元1525之上。
如第17B圖所示，第一導電單元1522、第一介電單元1523、第三導電單元1525、第二介電單元1526、第一子隔離器1111、第二子隔離器1112、第一電力電路1120以及第二電力電路 1130係透過第一介電質而固定在一起，並形成第一介電層1510。在一些實施例中，第一介電質之材料可為環氧樹脂(Epoxy)或是BT樹脂(Bismaleimide Triazine Resin)。
如第17C圖至第17E圖所示，位於第一介電層1510之上方的第一固定層1520a係透過封膠製程而形成。接著，多個第一金屬單元1521a係透過雷射鑽孔以及金屬電鍍製程而形成。在一些實施例中，如第17C圖以及第17D圖所示，當利用封膠製程形成第一固定層1520a之後，蝕刻第一固定層1520a以產生對應至第一第一介電單元1522、第一導體1411、第二導體1412與第一子隔離器1111、第二子隔離器1112、第一電力電路1120以及第二電力電路1130之所有端點之多個孔洞H。接著，如第17E圖所示，透過雷射鑽孔以及金屬電鍍製程處理之第一固定層1520a，在第一介電層1510上形成了個第一金屬單元1521a。在一些實施例中，第一金屬單元1521a之一者變成第二導電單元1524，第一金屬單元1521a之一者變成第四導電單元1527。第一介電層1510上之第一固定層1520a用以固定第二導電單元1524、第四導電單元1527以及第一金屬單元1521a。
參考第17F圖，在第一固定層1520a行程後，第二固定層1520b以及多個第二金屬單元1521b係形成於第一固定層1520a之上。第一金屬單元1521a以及第二金屬單元1521b形成導線層1521，使得第一子隔離器1111、第二子隔離器1112、第一電力單電路1120、第二電力電路1130、自舉電容CB以及解耦合電容CD之間係如第13圖所示之方式電性耦接。
在此提供之製造方法，可直接將封裝在同一個封裝結構之自舉電容CB以及解耦合電容CD放置於基板14之上。也就是，第一導電單元1522、第一介電單元1523以及第二導電單元1524先形成為自舉電容CB，第三導電單元1525、第二介電單元1526以及第四導電單元1527先形成為解耦合電容CD。接著，自舉電容CB以及解耦合電容CD係放置於基板14之上。
根據本發明之其他實施例，第一導電單元1522、第一介電單元1523、第三導電單元1525以及第二介電單元1526先封裝在一起，再放置於基板14上。接著，在形成第一介電層1510且掩蓋至第一導電單元1522、第一介電單元1523、第三導電單元1525以及第二介電單元1526之後，第二導電單元1524以及第四導電單元1527係形成於第一介電層1510之上。
如第17A圖至第17F圖所示之實施例中，第二導電單元1524係形成於第一介電單元1523之上且位於第二介電層1520之上，第四導電單元1527係形成於第二介電單元1526之上且位於第二介電層1520之上。在其他製造方法之一些實施例中，在分別形成第一介電單元1523以及第二介電單元1526於第一導電單元1522以及第三導電單元1525之上後，將第二導電單元1524形成於第一介電單元1523之上，且將第四導電單元1527形成於第二介電單元1526之上。
接著，利用第一介電質，固定第一導電單元1522、第一介電單元1523、第二導電單元1524、第三導電單元1525、第二介電單元1526以及第四導電單元1527。也就是，第一導電單元1522、第一介電單元1523、第二導電單元1524、第三導電單元 1525、第二介電單元1526以及第四導電單元1527係皆位於第一介電層1510之中。
在一些實施例中，在第一導電單元1522以及第三導電單元1525形成於基板14之上後，第一介電質固定第一導電單元1522、第三導電單元1525、第一子隔離器1111、第二子隔離器1112、第一電力電路1120以及第二電力電路1130。在本實施例中，第一介電質作為第一介電單元1523及/或第二介電單元1526之材料。
在成第一介電層1510之後，第二導電單元1524係位於第一介電層1510之上，第四導電單元1527係位於第一介電層1510之上。第一導電單元1522係與第二導電單元1524相距第一距離，第三導電單元1525係與第四導電單元1527相距第二距離，其中第一距離係與第二距離相同或不同。
因此，第一導電單元1522、第二導電單元1524以及在第一導電單元1522與第二導電單元1524之間的第一介電質形成了自舉電容CB，第三導電單元1525、第四導電單元1527以及在第三導電單元1525以及第四導電單元1527之間的第一介電質形成了解耦合電容CD。
根據本發明之一些實施例，在利用雷射鑽孔以及金屬電鍍製程形成金屬單元1521a後，第二介電層1520再次形成，並且再次形成多個孔洞。接著，透過雷射鑽孔以及金屬電鍍製程而形成金屬單元1521b。因此，第一子隔離器1111、第二子隔離器1112、第一電力電路1120、第二電力電路1130、自舉電容CB以及解耦合電容CD因而電性耦接在一起。
以上所述為實施例的概述特徵。所屬技術領域中具有通常知識者應可以輕而易舉地利用本發明為基礎設計或調整以實行相同的目的和/或達成此處介紹的實施例的相同優點。所屬技術領域中具有通常知識者也應了解相同的配置不應背離本創作的精神與範圍，在不背離本創作的精神與範圍下他們可做出各種改變、取代和交替。說明性的方法僅表示示範性的步驟，但這些步驟並不一定要以所表示的順序執行。可另外加入、取代、改變順序和/或消除步驟以視情況而作調整，並與所揭露的實施例精神和範圍一致。
1100:積體電路
1110:隔離器
1120:第一電力電路
1121:第一驅動電路
1122:第一功率電晶體
1130:第二電力電路
1131:第二驅動電路
1132:第二功率電晶體
DB:自舉二極體
CB:自舉電容
NBA:自舉陽極
NBC:自舉陰極
NSW:開關節點
SIN:輸入信號
SC1:第一控制信號
SC2:第二控制信號
SIN:輸入信號
SINB:反相輸入信號
VDD1:第一供應電壓
VDD2:第二供應電壓
VSW:開關電壓
VD1:第一驅動電壓
VD2:第二驅動電壓
VHV:高電壓
GND1:第一接地端

Claims (31)

  1. 一種封裝結構，包括：一基板，至少包括一第一載體及一第二載體，其中上述第一載體以及上述第二載體之間係相互隔離；一解耦合電容，位於上述第一載體或上述第二載體之上；一積體電路，與上述解耦合電容固定於一第一介電層之中；以及一導線層，用以將上述解耦合電容電性耦接至上述積體電路，其中上述導線層係位於上述第一介電層且穿過一第二介電層。
  2. 如申請專利範圍第1項所述之封裝結構，其中上述解耦合電容包括：一第一導電單元，形成於上述第一介電層之中；一第一介電單元，形成於上述第一導電單元之上；以及一第二導電單元，形成於上述第一介電單元之上。
  3. 如申請專利範圍第2項所述之封裝結構，更包括：一自舉電容，位於上述基板之上，其中上述積體電路以及上述自舉電容係固定於上述第一介電層或上述第二介電層之中。
  4. 如申請專利範圍第3項所述之封裝結構，其中上述自舉電容包括：一第三導電單元，形成於上述第一介電層之中；一第二介電單元，形成於上述第三導電單元之上；以及 一第四導電單元，形成於上述第二介電單元之上。
  5. 如申請專利範圍第4項所述之封裝結構，其中上述第一介電單元以及上述第二介電單元之材料係與上述第一介電層之材料以及上述第二介電層之材料不同。
  6. 如申請專利範圍第3項所述之封裝結構，其中上述積體電路包括：一隔離器，根據一輸入信號，提供一第一控制信號以及一第二控制信號；一第一電力電路，包括：一第一驅動電路，係由一第二供應電壓以及一開關電壓所供電，且根據上述第一控制信號於一第一驅動節點產生一第一驅動電壓，其中一自舉二極體以及上述自舉電容係用以將一第一供應電壓升壓至上述第二供應電壓，其中上述自舉二極體包括耦接至上述第一供應電壓之一自舉陽極以及耦接至上述第二供應電壓之一自舉陰極，其中上述自舉電容係耦接於上述第二供應電壓以及一開關節點之上述開關電壓之間；以及一第一功率電晶體，根據上述第一驅動電壓，將一高電壓供電至上述開關節點；以及一第二電力電路，包括： 一第二驅動電路，係由上述第一供應電壓以及一第一接地端所供電，且根據上述第二控制信號於一第二驅動節點產生一第二驅動電壓；以及一第二功率電晶體，根據上述第二驅動電壓，將上述開關電壓下拉至上述第一接地端。
  7. 如申請專利範圍第6項所述之封裝結構，其中上述第一功率電晶體以及上述第二功率電晶體之每一者係為一氮化鎵電晶體。
  8. 如申請專利範圍第6項所述之封裝結構，其中上述隔離器包括：一第一子隔離器，包括：一第一發射器，係由一第三供應電壓以及一第二接地端所供電，且可根據上述輸入信號發送一第一射頻信號；一第一接收器，係由一第二供應電壓以及上述開關電壓所供電，且可根據上述第一射頻信號產生上述第一控制信號；以及一第一隔離阻障，用以將上述第一發射器以及上述第一接收器之間電性隔離；以及一第二子隔離器，包括：一第二發射器，係由一第三供應電壓以及一第二接地端所供電，且可根據上述輸入信號發送一第二射頻信號； 一第二接收器，係由上述第一供應電壓以及上述第一接地端所供電，且可根據上述第二射頻信號產生上述第二控制信號；以及一第二隔離阻障，用以將上述第二發射器以及上述第二接收器之間電性隔離。
  9. 如申請專利範圍第6項所述之封裝結構，其中上述隔離器包括：一發射器，係由一第三供應電壓以及一第二接地端所供電，且可根據上述輸入信號發送一第一射頻信號以及一第二射頻信號；一第一接收器，係由上述第二供應電壓以及上述開關電壓所供電，且可根據上述第一射頻信號產生上述第一控制信號；一第一隔離阻障，用以將上述發射器以及上述第一接收器之間電性隔離；一第二接收器，係由上述第一供應電壓以及上述第一接地端所供電，且可根據上述第二射頻信號產生上述第二控制信號；以及一第二隔離阻障，用以將上述發射器以及上述第二接收器之間電性隔離。
  10. 如申請專利範圍第6項所述之封裝結構，其中上述解耦合電容係耦接於上述高電壓以及上述第一接地端之間。
  11. 如申請專利範圍第6項所述之封裝結構，其中上述第一電力電路以及上述第二電力電路之每一者包括： 一前置驅動電路，可根據一控制信號產生上述第一內部信號，其中上述前置驅動電路用以增進上述控制信號之驅動能力，其中一驅動電路可根據上述第一內部信號，產生一驅動電壓。
  12. 如申請專利範圍第11項所述之封裝結構，其中上述第一電力電路以及上述第二電力電路之每一者包括：一上橋電晶體，可根據一上橋節點之一上橋電壓，將一供應電壓提供至一驅動節點；一下橋電晶體，可根據上述第一內部信號，將上述驅動節點耦接至一接地端；以及一電荷泵，耦接至上述上橋節點以及上述驅動節點，可用以根據上述第一內部信號，產生超過上述供應電壓之上述上橋電壓。
  13. 如申請專利範圍第12項所述之封裝結構，其中上述上橋電晶體以及上述下橋電晶體皆為常閉電晶體。
  14. 一種製造方法，用以製造一封裝結構，包括：提供一基板，其中上述基板至少包括一第一載體及一第二載體，其中上述第一載體以及上述第二載體之間係相互隔離；提供一解耦合電容放置於上述第一載體或上述第二載體上；提供一積體電路放置於上述基板上；透過一第一介電質固定上述解耦合電容以及上述積體電路，並形成一第一介電層； 形成一導線層於上述第一介電層之上，使得上述解耦合電容透過上述導線層電性耦接至上述積體電路；以及透過一第二介電質固定上述導線層以及上述第一介電層，並形成一第二介電層放置於上述第一介電層之上。
  15. 如申請專利範圍第14項所述之製造方法，其中上述提供上述解耦合電容放置於上述第一載體或上述第二載體上之步驟更包括：形成一第一導電單元於上述第一介電層中；形成一第一介電單元於上述第一導電單元之上；以及形成一第二導電單元於上述第一介電單元之上。
  16. 如申請專利範圍第14項所述之製造方法，更包括：提供一自舉電容於上述基板上；以及透過上述第一介電質固定上述自舉電容、解耦合電容以及上述積體電路，並形成上述第一介電層。
  17. 如申請專利範圍第16項所述之製造方法，其中上述提供上述自舉電容放置於上述基板上之步驟更包括：形成一第三導電單元於上述第一介電層中；形成一第二介電單元於上述第三導電單元之上；以及形成一第四導電單元於上述第二介電單元之上。
  18. 如申請專利範圍第16項所述之製造方法，其中上述積體電路包括： 一隔離器，包括一第一供應節點、一第二供應節點、一第三供應節點、一第四供應節點、一第一參考節點、一第二參考節點、一第三參考節點、一第四參考節點、一第一輸入節點、一第二輸入節點、一第一輸出節點以及一第二輸出節點；一第一電力電路，包括耦接至上述第二供應節點之一第五供應節點、一第六供應節點、耦接至上述第二參考節點之一第五參考節點以及耦接至第一輸出節點之一第一PWM節點；以及一第二電力電路，包括耦接至上述第四供應節點之一第七供應節點、耦接至上述第五參考節點之一第八參考節點、一第六參考節點以及耦接至上述第二輸出節點之一第二PWM節點。
  19. 如申請專利範圍第16項所述之製造方法，更包括：形成一第一導電層於上述基板之上，其中上述第一電力電路以及上述自舉電容係放置於上述第一導電層之上，其中上述第一導電層係耦接至上述自舉電容之一第一端以及上述第五參考節點，上述自舉電容之一第二端係透過上述導線層耦接至上述第五供應節點，其中上述第六供應節點係透過上述導線層耦接至上述解耦合電容之一第三端。
  20. 如申請專利範圍第19項所述之製造方法，更包括：形成一第二導電層於上述基板之上，其中上述第二電力電路以及上述解耦合電容係放置於上述第二導電層之上，其中上述第二導電層係耦接至上述解耦合電容之一第四端以及一第六參考節點。
  21. 如申請專利範圍第20項所述之製造方法，更包括：形成一第三導電層於上述基板之上，其中上述隔離器係位於上述第三導電層之上。
  22. 如申請專利範圍第21項所述之製造方法，其中上述第一供應節點以及上述第三供應節點係由一第三供應電壓所供電，上述第二供應節點以及上述第五供應節點係由一第二供應電壓所供電，上述第一輸入節點接收一輸入信號，上述第二輸入節點接收一反相輸入信號，上述第一輸出節點產生一第一控制信號，上述第二輸出節點產生一第二控制信號，上述第四供應節點以及上述第七供應節點係由一第一供應電壓所供電，上述第六供應節點係由一高電壓所供電，上述第一參考節點以及上述第三參考節點係耦接至一第二接地端，上述第四參考節點以及上述第六參考節點係耦接至一第一接地端，其中上述輸入信號以及上述反相輸入信號係為反相。
  23. 如申請專利範圍第22項所述之製造方法，其中上述第一電力電路包括：一第一驅動電路，由上述第二供應電壓以及一開關電壓所供電，且根據上述第一控制信號於一第一驅動節點產生一第一驅動電壓；以及一第一功率電晶體，根據上述第一驅動電壓，將上述第六供應節點耦接至上述第五參考節點。
  24. 如申請專利範圍第23項所述之製造方法，其中上述第二電力電路包括：一第二驅動電路，由上述第一供應電壓以及一第一接地端所供電，且根據上述第二控制信號於一第二驅動節點產生一第二驅動電壓；以及一第二功率電晶體，根據上述第二驅動電壓，將上述第八供應節點耦接至上述第一接地端。
  25. 如申請專利範圍第24項所述之製造方法，其中上述第一功率電晶體以及上述第二功率電晶體之任一者係為一氮化鎵電晶體。
  26. 如申請專利範圍第24項所述之製造方法，其中上述積體電路更包括：一自舉二極體，包括一自舉陽極端以及一自舉陰極端，其中上述自舉陽極關係耦接至一第一供應電壓，上述自舉陰極端係耦接至一第二供應電壓。
  27. 如申請專利範圍第24項所述之製造方法，其中上述高電壓超過上述第一供應電壓以及上述第二供應電壓。
  28. 如申請專利範圍第24項所述之製造方法，其中上述隔離器包括：一第一子隔離器，包括： 一第一發射器，係由一第三供應電壓以及一第二接地端所供電，且根據上述輸入信號發送一第一射頻信號；一第一接收器，係由一第二供應電壓以及上述開關電壓所供電，且根據上述第一射頻信號產生上述第一控制信號；以及一第一隔離阻障，用以將上述第一發射器以及上述第一接收器之間電性隔離；以及一第二子隔離器，包括：一第二發射器，係由一第三供應電壓以及一第二接地端所供電，且根據上述輸入信號發送一第二射頻信號；一第二接收器，係由上述第一供應電壓以及上述第一接地端所供電，且根據上述第二射頻信號產生上述第二控制信號；以及一第二隔離阻障，用以將上述第二發射器以及上述第二接收器之間電性隔離。
  29. 如申請專利範圍第24項所述之製造方法，其中上述第一電力電路以及上述第二電力電路之每一者包括：一前置驅動電路，根據一控制信號產生上述第一內部信號，其中上述前置驅動電路用以增進上述控制信號之驅動能力，其中一驅動電路根據上述第一內部信號，產生一驅動電壓。
  30. 如申請專利範圍第29項所述之製造方法，其中上述第一電力電路以及上述第二電力電路之每一者包括： 一上橋電晶體，根據一上橋節點之一上橋電壓，將一供應電壓提供至一驅動節點；一下橋電晶體，根據上述第一內部信號，將上述驅動節點耦接至一接地端；以及一電荷泵，耦接至上述上橋節點以及上述驅動節點，其中上述電荷泵用以根據上述第一內部信號，產生超過上述供應電壓之上述上橋電壓。
  31. 如申請專利範圍第30項所述之製造方法，其中上述第一電力電路以及上述第二電力電路之每一者包括：一遲滯電路，耦接於上述控制信號以及上述前置驅動電路之間，其中上述遲滯電路接收上述控制信號而產生一第二內部信號，使得上述前置驅動電路根據上述第二內部信號而產生上述第一內部信號，其中上述遲滯電路用以提供一遲滯功能給上述控制信號。
TW109106821A 2019-01-30 2019-07-26 封裝結構以及製造方法 TWI778333B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US16/262,421 US10978403B2 (en) 2019-01-30 2019-01-30 Package structure and method for fabricating the same
US16/262,421 2019-01-30
US16/403,396 US10819332B2 (en) 2016-12-30 2019-05-03 Driving circuit of a power circuit and a package structure thereof
US16/403,396 2019-05-03

Publications (2)

Publication Number Publication Date
TW202029441A TW202029441A (zh) 2020-08-01
TWI778333B true TWI778333B (zh) 2022-09-21

Family

ID=71864638

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109106821A TWI778333B (zh) 2019-01-30 2019-07-26 封裝結構以及製造方法
TW108126449A TWI709294B (zh) 2019-01-30 2019-07-26 積體電路

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108126449A TWI709294B (zh) 2019-01-30 2019-07-26 積體電路

Country Status (2)

Country Link
CN (1) CN111509971B (zh)
TW (2) TWI778333B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11690221B2 (en) 2020-08-14 2023-06-27 Ememory Technology Inc. Charge pump circuit capable of generating voltages in erasing operation, program operation and read operation
TWI800382B (zh) * 2021-04-21 2023-04-21 財團法人工業技術研究院 開關元件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648735A (en) * 1996-04-23 1997-07-15 Analog Devices, Inc. Comparator with a predetermined output state in dropout
JPH10294421A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd マルチチップモジュールおよびその製造方法
TW464135U (en) * 2000-04-08 2001-11-11 Anpec Electronics Corp Integrated smart type power switch module and switch apparatus used by the same
US20110084607A1 (en) * 2009-10-13 2011-04-14 National Semiconductor Corporation Integrated driver system architecture for light emitting diodes (LEDS)
TW201823905A (zh) * 2016-12-30 2018-07-01 台達電子工業股份有限公司 穩壓器以及積體電路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0751621B1 (en) * 1995-06-30 1998-04-15 STMicroelectronics S.r.l. Bootstrap line power supply regulator with no filter capacitor
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
FR2963478B1 (fr) * 2010-07-27 2013-06-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
CN102969889B (zh) * 2012-11-05 2015-08-12 矽力杰半导体技术(杭州)有限公司 一种自供电的源极驱动电路及应用其的开关电源
US9685350B2 (en) * 2013-03-08 2017-06-20 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming embedded conductive layer for power/ground planes in Fo-eWLB
US9923643B2 (en) * 2013-12-13 2018-03-20 Silicon Laboratories Inc. Techniques for reduced jitter in digital isolators
US9893017B2 (en) * 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
TWI571040B (zh) * 2015-08-20 2017-02-11 世界先進積體電路股份有限公司 上橋電路
US10193442B2 (en) * 2016-02-09 2019-01-29 Faraday Semi, LLC Chip embedded power converters
CN108880206B (zh) * 2018-07-19 2020-03-27 西安理工大学 一种抑制桥臂串扰的自举电源式SiC MOSFET驱动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648735A (en) * 1996-04-23 1997-07-15 Analog Devices, Inc. Comparator with a predetermined output state in dropout
JPH10294421A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd マルチチップモジュールおよびその製造方法
TW464135U (en) * 2000-04-08 2001-11-11 Anpec Electronics Corp Integrated smart type power switch module and switch apparatus used by the same
US20110084607A1 (en) * 2009-10-13 2011-04-14 National Semiconductor Corporation Integrated driver system architecture for light emitting diodes (LEDS)
TW201823905A (zh) * 2016-12-30 2018-07-01 台達電子工業股份有限公司 穩壓器以及積體電路

Also Published As

Publication number Publication date
TW202029628A (zh) 2020-08-01
TWI709294B (zh) 2020-11-01
CN111509971B (zh) 2022-05-24
CN111509971A (zh) 2020-08-07
TW202029441A (zh) 2020-08-01

Similar Documents

Publication Publication Date Title
TWI627825B (zh) 電源轉換電路及其操作方法
US11862996B2 (en) Pulsed level shift and inverter circuits for GaN devices
US10305472B1 (en) Half bridge driver circuits
US6603291B2 (en) Integrated FET and driver for use in a synchronous dc-dc conversion circuit
US10193554B1 (en) Capacitively coupled level shifter
US10651843B1 (en) Bidirectional GaN switch with built-in bias supply and integrated gate drivers
TWI778333B (zh) 封裝結構以及製造方法
CN109698689A (zh) 积体电路
CN110829988A (zh) 具有宽带阻抗匹配的放大器和其制造方法
US10819332B2 (en) Driving circuit of a power circuit and a package structure thereof
EP3734647B1 (en) A driving circuit of a power circuit and a package structure thereof
CN111884490B (zh) 电力电路以及集成电路
Telliez et al. 95% Efficiency 10 MHz Switching Rate and 30 W Fully Integrated Buck Converters Using E/D-mode GaN HEMTs
JP2012196111A (ja) Ｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent