TW201823905A - 穩壓器以及積體電路 - Google Patents

穩壓器以及積體電路 Download PDF

Info

Publication number
TW201823905A
TW201823905A TW106140082A TW106140082A TW201823905A TW 201823905 A TW201823905 A TW 201823905A TW 106140082 A TW106140082 A TW 106140082A TW 106140082 A TW106140082 A TW 106140082A TW 201823905 A TW201823905 A TW 201823905A
Authority
TW
Taiwan
Prior art keywords
node
coupled
voltage
terminal
transistor
Prior art date
Application number
TW106140082A
Other languages
English (en)
Other versions
TWI663497B (zh
Inventor
林鼎傑
楊長暻
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Publication of TW201823905A publication Critical patent/TW201823905A/zh
Application granted granted Critical
Publication of TWI663497B publication Critical patent/TWI663497B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

一種穩壓器，用以將輸入電壓轉換至供應電壓，包括：第一差動放大器、第二差動放大器、通過元件以及回授電壓分壓電路。第一差動放大器將參考電壓與回授電壓相比，而產生第一輸出電壓以及第一反相輸出電壓。第二差動放大器將第一輸出電壓與第一反相輸出電壓相比而產生第二輸出電壓。通過元件根據第二輸出節點之第二輸出電壓，將輸出電流自輸入電壓流至供應電壓。回授電壓分壓電路將供應電壓除上回授因數而產生回授電壓。

Description

穩壓器以及積體電路
本發明係有關於整合氮化鎵(GaN)功率元件之驅動電路，特別係有關於結合氮化鎵(GaN)功率元件以及氮化鎵(GaN)穩壓器之驅動電路。
在一個電力電路中，往往需要利用電荷泵將供應電壓升壓至更高的電壓來驅動功率電晶體。第1圖係顯示一般的電力電路。如第1圖所示之電力電路100中，上橋驅動電路DRV1用以驅動第一功率電晶體110A，下橋驅動電路DRV2用以驅動第二功率電晶體110B。此外，升壓電容CB以及升壓二極體DB用以將供應電壓VDD升壓至升壓電壓VB，使得第一功率電晶體110A能夠完全導通。因此，第一功率電晶體110A由輸入電壓VIN所供應，第二功率電晶體110B能夠透過電感L以及電容C來驅動負載裝置RL。
因為電感L會在切換節點SW上產生顯著的寄生效應，如藉由第二功率電晶體110B之導通的內接二極體(body diode)而在切換節點SW上產生負電壓突波，這些寄生效應會在升壓電容CB經由功率電晶體充電時干擾升壓電壓VB。因此，需要降低驅動電路的寄生效應。
有鑑於此，本發明提出一種穩壓器，用以將一輸入電壓轉換至一供應電壓，包括：一第一差動放大器、一第二差動放大器、一通過元件以及一回授電壓分壓電路。上述第一差動放大器將一參考電壓與一回授電壓相比，而於一第一輸出節點產生一第一輸出電壓，於一第一反相輸出節點產生一第一反相輸出電壓。上述第二差動放大器將上述第一輸出電壓與一第一反相輸出電壓相比而產生一第二輸出電壓。上述通過元件根據一第二輸出節點之上述第二輸出電壓，將一輸出電流自上述輸入電壓流至上述供應電壓。上述回授電壓分壓電路將上述供應電壓除上一回授因數而產生上述回授電壓。
根據本發明之一實施例，穩壓器更包括一回授電壓分壓電路。上述回授電壓分壓電路將上述輸入電壓除上一參考因數而產生上述參考電壓。
根據本發明之一實施例，上述一差動放大器包括：一第一N型電晶體、一第一電阻、一第二N型電晶體、一第二電阻以及一第一電流源。上述第一N型電晶體包括接收上述參考電壓之一閘極端、耦接至一第一節點之源極端以及耦接至上述第一反相輸出節點之汲極端。上述第一電阻耦接於上述輸入電壓以及上述第一反相輸出節點之間。上述第二N型電晶體包括接收上述回授電壓之閘極端、耦接至上述第一節點之源極端以及耦接至上述第一輸出節點之汲極端。上述第二電阻耦接於上述輸入電壓以及上述第一輸出節點之間。上述第一電流 源自上述第一節點抽取一第一電流至一接地端。
根據本發明之一實施例，上述第二差動放大器包括：一第三N型電晶體、一第三電阻、一第四N型電晶體、一第四電阻以及一第二電流源。上述第三N型電晶體包括接收上述第一輸出電壓之閘極端、耦接至一第二節點之源極端以及耦接至一第二反相輸出節點之汲極端。上述第三電阻耦接於上述輸入電壓以及上述第二反相輸出節點之間。上述第四N型電晶體包括接收上述第一反相輸出節點之閘極端、耦接至上述第二節點之源極端以及耦接至上述第二輸出節點之汲極端。上述第四電阻耦接於上述輸入電壓以及上述第二輸出節點之間。上述第二電流源自上述第二節點汲取一第二電流至一接地端。
根據本發明之一實施例，上述第二差動放大器更包括：一第一箝位電路以及一第二箝位電路。上述第一箝位電路包括耦接至上述第一輸出節點之正箝位節點以及耦接至上述第二節點之負箝位節點，其中上述第一箝位電路用以箝位上述第三N型電晶體之閘極端與源極端之間的跨壓。上述第二箝位電路包括耦接至上述第一反相輸出節點之正箝位節點以及耦接至上述第二節點之負箝位節點，其中上述第二箝位電路用以箝位上述第四N型電晶體之閘極端與源極端之間的跨壓。
根據本發明之一實施例，上述通過元件包括：一通過N型電晶體以及一第三箝位電路。上述通過N型電晶體，包括接收上述第二輸出電壓之閘極端、耦接至上述供應電壓之源極端以及接收上述輸入電壓之汲極端。上述第三箝位電路包括耦接至上述通過N型電晶體之閘極端之正箝位節點以及耦接 至上述通過N型電晶體之源極端之負箝位節點，其中上述第三箝位電路用以箝位上述通過N型電晶體之閘極端與源極端之間的跨壓。
根據本發明之一實施例，上述第一箝位電路、上述第二箝位電路以及上述第三箝位電路之每一者包括：一第一箝位N型電晶體以及一第二箝位N型電晶體。上述第一箝位N型電晶體包括耦接至正箝位節點之閘極端、源極端以及耦接至正箝位節點之汲極端。上述第二箝位N型電晶體包括耦接至第一箝位N型電晶體之源極端之閘極端以及汲極端以及耦接至負箝位節點之源極端，其中上述第一箝位N型電晶體以及上述第二箝位N型電晶體之每一者係為一氮化鎵電晶體。
根據本發明之一實施例，上述穩壓器係由一氮化鎵製程所實現。
本發明更提出一積體電路，包括：一穩壓器以及一電力電路。上述穩壓器將一輸入電壓轉換至一供應電壓，其中上述穩壓器包括：一第一差動放大器、一第二差動放大器、一通過元件以及一回授電壓分壓電路。上述第一差動放大器將一參考電壓與一回授電壓相比，而於一第一輸出節點產生一第一輸出電壓，於一第一反相輸出節點產生一第一反相輸出電壓。上述第二差動放大器將上述第一輸出電壓與上述第一反相輸出電壓相比，而產生一第二輸出電壓。上述通過元件根據一第二輸出節點之上述第二輸出電壓，將一輸出電流自上述輸入電壓流至上述供應電壓。上述回授電壓分壓電路，將上述供應電壓除上一回授因數而產生上述回授電壓。上述電力電路由上 述供應電壓供電，其中上述電力電路包括：一功率電晶體以及一驅動電路。上述功率電晶體根據一驅動節點之一驅動電壓，將一功率電流流至一接地端。上述驅動電路根據一控制電壓產生上述驅動電壓。
根據本發明之一實施例，穩壓器更包括一回授電壓分壓電路。上述回授電壓分壓電路將上述輸入電壓除上一參考因數而產生上述參考電壓。
根據本發明之一實施例，上述一差動放大器包括：一第一N型電晶體、一第一電阻、一第二N型電晶體、一第二電阻以及一第一電流源。上述第一N型電晶體包括接收上述參考電壓之一閘極端、耦接至一第一節點之源極端以及耦接至上述第一反相輸出節點之汲極端。上述第一電阻耦接於上述輸入電壓以及上述第一反相輸出節點之間。上述第二N型電晶體包括接收上述回授電壓之閘極端、耦接至上述第一節點之源極端以及耦接至上述第一輸出節點之汲極端。上述第二電阻耦接於上述輸入電壓以及上述第一輸出節點之間。上述第一電流源自上述第一節點抽取一第一電流至一接地端。
根據本發明之一實施例，上述第二差動放大器包括：一第三N型電晶體、一第三電阻、一第四N型電晶體、一第四電阻以及一第二電流源。上述第三N型電晶體包括接收上述第一輸出電壓之閘極端、耦接至一第二節點之源極端以及耦接至一第二反相輸出節點之汲極端。上述第三電阻耦接於上述輸入電壓以及上述第二反相輸出節點之間。上述第四N型電晶體包括接收上述第一反相輸出節點之閘極端、耦接至上述第二 節點之源極端以及耦接至上述第二輸出節點之汲極端。上述第四電阻耦接於上述輸入電壓以及上述第二輸出節點之間。上述第二電流源自上述第二節點汲取一第二電流至一接地端。
根據本發明之一實施例，上述第二差動放大器更包括：一第一箝位電路以及一第二箝位電路。上述第一箝位電路包括耦接至上述第一輸出節點之正箝位節點以及耦接至上述第二節點之負箝位節點，其中上述第一箝位電路用以箝位上述第三N型電晶體之閘極端與源極端之間的跨壓。上述第二箝位電路包括耦接至上述第一反相輸出節點之正箝位節點以及耦接至上述第二節點之負箝位節點，其中上述第二箝位電路用以箝位上述第四N型電晶體之閘極端與源極端之間的跨壓。
根據本發明之一實施例，上述通過元件包括：一通過N型電晶體以及一第三箝位電路。上述通過N型電晶體，包括接收上述第二輸出電壓之閘極端、耦接至上述供應電壓之源極端以及接收上述輸入電壓之汲極端。上述第三箝位電路包括耦接至上述通過N型電晶體之閘極端之正箝位節點以及耦接至上述通過N型電晶體之源極端之負箝位節點，其中上述第三箝位電路用以箝位上述通過N型電晶體之閘極端與源極端之間的跨壓。
根據本發明之一實施例，上述第一箝位電路、上述第二箝位電路以及上述第三箝位電路之每一者包括：一第一箝位N型電晶體以及一第二箝位N型電晶體。上述第一箝位N型電晶體包括耦接至正箝位節點之閘極端、源極端以及耦接至正箝位節點之汲極端。上述第二箝位N型電晶體包括耦接至第一 箝位N型電晶體之源極端之閘極端以及汲極端以及耦接至負箝位節點之源極端，其中上述第一箝位N型電晶體以及上述第二箝位N型電晶體之每一者係為一氮化鎵電晶體。
根據本發明之一實施例，上述穩壓器係由一氮化鎵製程所實現。
根據本發明之一實施例，上述驅動電路包括：一上橋電晶體、一下橋電晶體以及一電荷泵。上述上橋電晶體根據一上橋節點之一上橋電壓，將一供應電壓提供至上述驅動節點。上述下橋電晶體根據一第一內部信號，將上述驅動節點耦接至上述接地端。上述電荷泵耦接至上述上橋節點以及上述驅動節點，其中上述電荷泵用以根據上述第一內部信號而產生一上橋電壓，其中上述上橋電壓超過上述供應電壓。
根據本發明之一實施例，上述上橋電晶體以及上述下橋電晶體係為常閉電晶體。
根據本發明之一實施例，上述功率電晶體係為一氮化鎵電晶體。
根據本發明之一實施例，上述電荷泵包括：一第一單向導通裝置、一電容、一放電電阻、一第二單向導通裝置、一第三單向導通裝置以及一開關。上述第一單向導通裝置單方向地將上述供應電壓提供至一第一節點。上述電容耦接於上述第一節點以及一第二節點之間。上述放電電阻耦接於上述第一節點以及上述上橋節點之間，其中當上述第二節點之電壓超過上述上橋電壓時，上述第二單向導通裝置單方向地將上述第二節點耦接至上述上橋節點。一第三單向導通裝置，其中當上述 驅動電壓超過上述第二節點之電壓時，上述第三單向導通裝置單方向地將供應電壓提供至上述第二節點。上述開關接收上述控制信號，並且用以根據上述控制信號而將上述上橋節點耦接至上述接地端。
根據本發明之一實施例，當上述控制信號係位於一高電壓位準時，上述開關係為導通且上述供應電壓對上述電容充電，並經過上述第一單向導通裝置、上述第二單向導通裝置以及上述開關而至上述接地端，當上述控制信號係位於一低電壓位準時，上述開關係為不導通，上述第三單向導通裝置提供上述驅動電壓至上述第二節點，上述電容係經由上述放電電阻放電至上述放電節點。
根據本發明之一實施例，上述第一單向導通裝置、上述第二單向導通裝置以及上述第三單向導通裝置之每一者係為一二極體或耦接成二極體形式之一常閉二極體。
根據本發明之一實施例，上述驅動電路更包括：一上橋常開電晶體。上述上橋常開電晶體包括耦接至上述驅動節點之源極端、耦接至上述驅動節點之閘極端以及由上述供應電壓供電之汲極端，其中上述上橋常開電晶體用以增進上述上橋電晶體之驅動能力。
根據本發明之一實施例，上述電力電路更包括：一第一前置驅動電路。上述第一前置驅動電路，耦接於上述控制信號以及上述驅動電路之間，用以增進上述控制信號之驅動能力，其中上述第一前置驅動電路包括：一第一常開電晶體以及一第一常閉電晶體。上述第一常開電晶體，包括耦接至上述 驅動電路之閘極端、耦接至上述驅動電路之源極端以及由上述供應電壓供電之汲極端。上述第一常閉電晶體，包括接收上述控制信號之閘極端、耦接至上述接地端之源極端以及耦接至上述驅動電路之汲極端。
根據本發明之一實施例，上述電力電路更包括：一第二前置驅動電路。上述第二前置驅動電路耦接於上述控制信號以及上述第一前置驅動電路之間，其中上述第二前置驅動電路包括：一第二常開電晶體以及一第二常閉電晶體。上述第二常開電晶體包括耦接至上述第一常閉電晶體之閘極端之閘極端、耦接至上述第一常閉電晶體之閘極端之源極端以及由上述供應電壓供電之汲極端。上述第二常閉電晶體包括接收上述控制信號之閘極端、耦接至上述接地端之源極端以及耦接至上述第一常閉電晶體之閘極端之汲極端。
根據本發明之一實施例，上述電力電路更包括：一遲滯電路。上述遲滯電路耦接於上述控制信號以及上述第二前置驅動放大電路之間，其中上述遲滯電路包括：一第三電阻、一第三常閉電晶體、一第四常閉電晶體、一第五常閉電晶體以及一第二電阻。上述第三電阻耦接至上述供應電壓。上述第三常閉電晶體包括耦接至一第三節點之閘極端、耦接至一第四節點之源極端以及耦接至上述第一電阻之汲極端。上述第四常閉電晶體包括耦接至上述第三節點之閘極端、耦接至上述接地端之源極端以及耦接至上述第四節點之汲極端。上述第五常閉電晶體包括耦接至上述一電阻之閘極端、耦接至上述第四節點之源極端以及由上述供應電壓供電之極端。上述第二電阻耦 接至上述第三節點且接收上述控制信號。
根據本發明之另一實施例，上述驅動電路包括：一第一自舉電路、一第二自舉電路、一前置驅動電路以及一遲滯電路。上述第一自舉電路包括：一上橋電晶體、一下橋電晶體以及一電荷泵。上述上橋電晶體根據一上橋節點之一上橋電壓，將一供應電壓提供至上述驅動節點。上述下橋電晶體根據一第一內部信號，將上述驅動節點耦接至上述接地端。上述電荷泵耦接至上述上橋節點以及上述驅動節點，其中上述電荷泵用以根據上述第一內部信號以及第二內部信號而產生上述上橋電壓，其中上述上橋電壓超過上述供應電壓。上述第二自舉電路接收上述第二內部信號而於一第一內部節點產生上述第一內部信號。上述前置驅動電路接收一第三內部信號而於一第二內部節點產生上述第二內部信號，其中上述第二自舉電路以及上述前置驅動電路用以增進上述控制信號之驅動能力。上述遲滯電路接收一控制信號而於一第三內部節點產生上述第三內部信號，並且用以提供一遲滯功能給上述控制信號。
根據本發明之一實施例，上述上橋電晶體以及上述下橋電晶體係為常閉電晶體。
根據本發明之一實施例，上述功率電晶體係為一氮化鎵電晶體。
根據本發明之一實施例，上述電荷泵包括：一第一常開電晶體、一回授常閉電晶體、一第一開關、一第一常閉電晶體、一第二常閉電晶體、一第一電容、一第三常閉電晶體以及一第四常閉電晶體。上述第一常開電晶體包括源極端、閘 極端以及汲極端，其中源極端以及閘極端耦接至一回授節點，汲極端接收上述供應電壓之供電。上述回授常閉電晶體包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端耦接至上述驅動節點，汲極端耦接至上述回授節點。上述第一開關用以根據上述回授節點之電壓而將一第一節點耦接至上述接地端。上述第一常閉電晶體包括源極端、閘極端以及汲極端，其中源極端耦接至上述第一節點，閘極端耦接至上述上橋節點，汲極端由上述供應電壓供電。上述第二常閉電晶體包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第一內部信號，上述汲極端耦接至上述第一節點。上述第一電容耦接於上述第一節點以及上述上橋節點之間。上述第三常閉電晶體包括源極端、閘極端以及汲極端，其中源極端耦接至上述上橋節點，閘極端接收上述第二內部信號，汲極端由上述供應電壓供電。上述第四常閉電晶體包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第一內部信號，汲極端耦接至上橋節點。
根據本發明之一實施例，當上述第二內部信號係位於一高電壓位準時，上述內部信號係位於一低電壓位準，上述驅動電壓係位於上述低電壓位準上述回授節點之電壓係由上述第一常開電晶體拉高而將上述第一開關導通，使得上述第一電容由上述供應電壓經由上述第三常閉電晶體以及上述第一開關充電以及上述第一節點經由上述第一常閉電晶體充電，其中當上述上橋電壓被拉高而導通上述第一常閉電晶體時，上述第一節點之電壓被拉高而生呀上述上橋電壓，使得上 述上橋電晶體完全導通，其中當上述驅動電壓被拉高而導通上述回授常閉電晶體時，上述第一開關不導通使得上述第一節點之電壓被拉高至上述供應電壓。
根據本發明之一實施例，上述第二自舉電路包括：一第五常閉電晶體、一第六常閉電晶體、一第二電容、一第一單向導通裝置、一第一電阻以及一第二開關。上述第五常閉電晶體包括源極端、閘極端以及汲極端，其中源極端耦接至上述第一內部節點，閘極端耦接至一第二節點，汲極端由上述供應電壓供電。上述第六常閉電晶體包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第二內部信號，汲極端耦接至上述第一內部節點。上述第二電容耦接於一第三節點以及上述第一內部節點之間。上述第一單向導通裝置單方向地將上述供應電壓提供至上述第三節點。上述第一電阻耦接於上述第二節點以及上述第三節點之間。上述第二開關用以根據上述第二內部信號而將上述第二節點耦接至上述接地端。
根據本發明之一實施例，當上述第二內部信號係位於一高電壓位準時，上述第六常閉電晶體以及上述第二開關皆導通，上述供應電壓透過上述第一單向導通裝置以及上述第六常閉電晶體而對第二電容充電，其中當上述第二內部信號係位於一低電壓位準時，上述第六常閉電晶體以及上述第二開關係為不導通，上述第一電阻將上述第三節點之電壓提供至上述第二節點而導通上述第五常閉電晶體，其中當上述第五常閉電晶體導通而將上述第一內部信號拉高時，上述第三節點之電壓 係為上述第二電容之跨壓以及上述第一內部信號之和，用以完全導通上述第五常閉電晶體。
根據本發明之一實施例，上述第二自舉電路更包括：一第二常開電晶體。上述第二常開電晶體包括源極端、閘極端以及汲極端，其中源極端以及閘極端耦接至上述第一內部節點，集集端由上述供應電壓所供電，其中上述第二常開電晶體用以增進上述第五常閉電晶體之驅動能力。
根據本發明之一實施例，上述第二自舉電路包括：一第五常閉電晶體、一第六常閉電晶體、一第二單向導通裝置、一第三電容、一放電電阻、一第三單向導通裝置、一第四單方向導通裝置以及一第三開關。上述第五常閉電晶體包括源極端、閘極端以及汲極端，其中源極端耦接至上述第一內部節點，閘極端耦接至一第二節點，汲極端由上述供應電壓供電。上述第六常閉電晶體包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第二內部信號，汲極端耦接至上述第一內部節點。上述第二單向導通裝置單方向地將上述供應電壓提供至一第三節點。上述第三電容耦接於一第三節點以及一充電節點之間。上述放電電阻耦接於上述第二節點以及上述第三節點之間。當上述充電節點之電壓超過上述第二節點之電壓時，上述第三單向導通裝置單方向地將上述充電節點耦接至上述第二節點。當上述第一內部信號超過上述充電節點之電壓時，上述第四單向導通裝置單方向地將上述第一內部信號提供至上述充電節點。上述第三開關接收上述控制信號且用以根據上述控制信號而將上述上橋節點耦接至上述 接地端。
根據本發明之一實施例，上述第二單向導通裝置、上述第三單向導通裝置以及上述第四單向導通裝置係為一二極體或耦接為二極體形式之一常閉電晶體。
根據本發明之一實施例，當上述第二內部信號係位於一高電壓位準時，上述第三開關皆導通且上述供應電壓透過上述第二單向導通裝置、上述第三單向導通裝置以及上述第三開關而對上述第三電容充電，其中當上述第二內部信號係位於一低電壓位準時，上述三開關係為不導通，上述第四單向導通裝置將上述第一內部信號提供至上述充電節點，上述第三節點透過上述放電電阻而放電至上述第二節點。
根據本發明之一實施例，上述第二自舉電路更包括一第二常開電晶體。上述第二常開電晶體包括源極端、閘極端以及汲極端，其中源極端以及閘極端耦接至上述第一內部節點，汲極端由上述供應電壓所供電，其中上述第二常開電晶體用以增進上述第五常閉電晶體之驅動能力。
根據本發明之另一實施例，上述第二自舉電路更包括一上橋常開電晶體。上述上橋常開電晶體包括源極端、閘極端以及汲極端，其中源極端耦接至上述驅動節點，汲極端耦接至上述驅動節點，汲極端由上述供應電壓供應，其中上述上橋常開電晶體用以增進上述上橋電晶體之驅動能力。
根據本發明之一實施例，前置驅動電路包括：一驅動常開電晶體以及一第七常閉電晶體。上述驅動常開電晶體包括源極端、閘極端以及汲極端，其中源極端以及閘極端耦接 至上述第二內部節點，汲極端由上述供應電壓供電。上述第七常閉電晶體包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第三內部信號，汲極端耦接至上述第二內部節點。
根據本發明之一實施例，上述遲滯電路包括：一第二電阻、一第八常閉電晶體、一第九常閉電晶體、一第十常閉電晶體以及一第三電阻。上述第二電阻耦接於上述供應電壓以及上述第三內部節點之間。上述第八常閉電晶體包括耦接至一第四節點之閘極端、耦接至一第五節點之源極端以及耦接至上述第二電阻之汲極端。上述第九常閉電晶體包括耦接至上述第四節點之閘極端、耦接至上述接地端之源極端以及耦接至上述第五節點之汲極端。上述第十常閉電晶體包括耦接至上述第八常閉電晶體之汲極端之閘極端、耦接至上述第五節點之源極端以及由上述供應電壓供電之極端。上述第三電阻將上述控制信號提供至上述第四節點。
100、200、400、500、600、700、800、1000、1100、1300、1400‧‧‧電力電路
110A‧‧‧第一功率電晶體
110B‧‧‧第二功率電晶體
210、410、510、610、710、810、1010、1110、1310、1410、1530‧‧‧功率電晶體
220、420、520、620、720、820、1020、1520‧‧‧驅動電路
221、1021、1121、1321、1421‧‧‧上橋電晶體
222、1022、1122、1322、1422‧‧‧下橋電晶體
230、900、1023、1123、1323、1423‧‧‧電荷泵
310‧‧‧第一單向導通裝置
320‧‧‧第二單向導通裝置
330‧‧‧第三單向導通裝置
340‧‧‧開關
421‧‧‧上橋電晶體
423‧‧‧上橋常開電晶體
530‧‧‧第一前置驅動電路
531‧‧‧第一常開電晶體
532‧‧‧第一常閉電晶體
630、730‧‧‧第一前置驅動電路
640、740‧‧‧第二前置驅動電路
641‧‧‧第二常開電晶體
642‧‧‧第二常閉電晶體
750‧‧‧遲滯電路
751‧‧‧第三常閉電晶體
752‧‧‧第四常閉電晶體
753‧‧‧第五常閉電晶體
80‧‧‧反相器
821‧‧‧上橋電晶體
822‧‧‧下橋電晶體
823‧‧‧電荷泵
1024‧‧‧上橋常開電晶體
1120、1320、1420‧‧‧第一自舉電路
1130、1330、1430‧‧‧第二自舉電路
1131‧‧‧第一單向導通裝置
1200‧‧‧自舉電路
1210‧‧‧第二單向導通裝置
1220‧‧‧第三單向導通裝置
1230‧‧‧第四單向導通裝置
1340、1440‧‧‧前置驅動電路
1450‧‧‧遲滯電路
1500‧‧‧積體電路
1510、1600‧‧‧穩壓器
1611‧‧‧第一差動放大器
1612‧‧‧第二差動放大器
1620‧‧‧通過元件
1630‧‧‧回授電壓分壓電路
1640‧‧‧參考電壓分壓電路
1700‧‧‧箝位電路
1701‧‧‧第一箝位N型電晶體
1702‧‧‧第二箝位N型電晶體
C‧‧‧電容
CB‧‧‧升壓電容
C1‧‧‧第一電容
C2‧‧‧第二電容
C3‧‧‧第三電容
CIN‧‧‧輸入電容
COUT‧‧‧輸出電容
CL1‧‧‧第一箝位電路
CL2‧‧‧第二箝位電路
CL3‧‧‧第三箝位電路
NO1‧‧‧第一輸出節點
NO1B‧‧‧第一反相輸出節點
NO2‧‧‧第二輸出節點
ND‧‧‧驅動節點
NH‧‧‧上橋節點
NFB‧‧‧回授節點
NCH‧‧‧充電節點
N1‧‧‧第一節點
N2‧‧‧第二節點
N3‧‧‧第三節點
N4‧‧‧第四節點
NI1‧‧‧第一內部節點
NI2‧‧‧第二內部節點
NI3‧‧‧第三內部節點
IO‧‧‧輸出電流
RX1‧‧‧第一電阻
RX2‧‧‧第二電阻
RX3‧‧‧第三電阻
RX4‧‧‧第四電阻
IS1‧‧‧第一電流源
IS2‧‧‧第二電流源
I1‧‧‧第一電流
I2‧‧‧第二電流
IP‧‧‧功率電流
R1‧‧‧第一電阻
R2‧‧‧第二電阻
R3‧‧‧第三電阻
RD‧‧‧放電電阻
RF1‧‧‧第一回授電阻
RF2‧‧‧第二回授電阻
RR1‧‧‧第一參考電阻
RR2‧‧‧第二參考電阻
NCLP‧‧‧正箝位節點
NCLN‧‧‧負箝位節點
DRV1‧‧‧上橋驅動電路
DRV2‧‧‧下橋驅動電路
DB‧‧‧升壓二極體
L‧‧‧電感
VO1‧‧‧第一輸出電壓
VO1B‧‧‧第一反相輸出電壓
VO2‧‧‧第二輸出電壓
VREF‧‧‧參考電壓
VFB‧‧‧回授電壓
VB‧‧‧升壓電壓
VDD‧‧‧供應電壓
VD‧‧‧驅動電壓
VH‧‧‧上橋電壓
VIN‧‧‧輸入電壓
SW‧‧‧切換節點
SC‧‧‧控制信號
SCB‧‧‧反相控制信號
SI1‧‧‧第一內部信號
SI2‧‧‧第二內部信號
SI3‧‧‧第三內部信號
M1‧‧‧第一N型電晶體
M2‧‧‧第二N型電晶體
M3‧‧‧第三N型電晶體
M4‧‧‧第四N型電晶體
MPE‧‧‧通過N型電晶體
MD1‧‧‧第一常開電晶體
MD2‧‧‧第二常開電晶體
MDR‧‧‧驅動常開電晶體
MFB‧‧‧回授常閉電晶體
ME1‧‧‧第一常閉電晶體
ME2‧‧‧第二常閉電晶體
ME3‧‧‧第三常閉電晶體
ME4‧‧‧第四常閉電晶體
ME5‧‧‧第五常閉電晶體
ME6‧‧‧第六常閉電晶體
ME7‧‧‧第七常閉電晶體
ME8‧‧‧第八常閉電晶體
ME9‧‧‧第九常閉電晶體
ME10‧‧‧第十常閉電晶體
MFB‧‧‧回授常閉電晶體
SW1‧‧‧第一開關
SW2‧‧‧第二開關
SW3‧‧‧第三開關
第1圖係顯示一般的電力電路；第2圖係顯示根據本發明之一實施例所述之電力電路之方塊圖；第3圖係顯示根據本發明之一實施例所述之第2圖之電力電路200之電荷泵之電路圖；第4圖係顯示根據本發明之另一實施例所述之電力電路之 方塊圖；第5圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖；第6圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖；第7圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖；第8圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖；第9圖係顯示根據本發明之一實施例所述之第8圖之電荷泵823之電路圖；第10圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖；第11圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖；第12圖係顯示根據本發明之另一實施例所述之電力電路之示意圖；第13圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖；第14圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖；第15圖係顯示根據本發明之一實施例所述之積體電路之方塊圖；第16圖係顯示根據本發明之一實施例所述之第15圖之穩壓 器1510之電路圖；以及第17圖係顯示根據本發明之一實施例所述之限壓電路之電路圖。
以下說明為本發明的實施例。其目的是要舉例說明本發明一般性的原則，不應視為本發明之限制，本發明之範圍當以申請專利範圍所界定者為準。
值得注意的是，以下所揭露的內容可提供多個用以實踐本發明之不同特點的實施例或範例。以下所述之特殊的元件範例與安排僅用以簡單扼要地闡述本發明之精神，並非用以限定本發明之範圍。此外，以下說明書可能在多個範例中重複使用相同的元件符號或文字。然而，重複使用的目的僅為了提供簡化並清楚的說明，並非用以限定多個以下所討論之實施例以及/或配置之間的關係。此外，以下說明書所述之一個特徵連接至、耦接至以及/或形成於另一特徵之上等的描述，實際可包含多個不同的實施例，包括該等特徵直接接觸，或者包含其它額外的特徵形成於該等特徵之間等等，使得該等特徵並非直接接觸。
第2圖係顯示根據本發明之一實施例所述之電力電路之方塊圖。如第2圖所示，電力電路200包括功率電晶體210以及驅動電路220。功率電晶體210根據驅動節點ND之驅動電壓VD，而將功率電流IP流至接地端。根據本發明之一實施例，功率電晶體210係為氮化鎵(GaN)電晶體。
驅動電路220包括上橋電晶體221、下橋電晶體222以及電荷泵230。上橋電晶體221根據上橋節點NH之上橋電壓VH，將供應電壓VDD供應至驅動節點ND。下橋電晶體222係耦接於驅動節點ND以及接地端之間，並且根據控制信號SC而將驅動電壓VD拉至接地位準。根據本發明之一實施例，上橋電晶體221以及下橋電晶體222係為常閉電晶體。
電荷泵230係由供應電壓VDD以及接地端所供應，並且電荷泵230耦接至上橋節點NH以及驅動節點ND。為了完全導通上橋電晶體221，電荷泵230用以產生超過供應電壓VDD之上橋電壓VH，使得上橋電晶體221之閘極-源極電壓至少超過臨限電壓而將供應電壓VDD施加至驅動節點ND。根據本發明之一實施例，驅動電路220係為滿擺幅(rail-to-rail)驅動電路，使得驅動電壓VD之範圍從供應電壓VDD至接地位準。
第3圖係顯示根據本發明之一實施例所述之第2圖之電力電路200之電荷泵之電路圖。如第3圖所示，耦接至驅動節點ND以及上橋節點NH之電荷泵300包括第一單向導通裝置310、放電電阻RD、電容C、第二單向導通裝置320、第三單向導通裝置330以及開關340。
當供應電壓VDD超過第一節點N1之電壓時，第一單向導通裝置310係為導通。當供應電壓VDD並未超過第一節點N1之電壓時，第一單向導通裝置310係為不導通。電容C係耦接於第一節點N1以及第二節點N2之間，放電電阻RD係耦接於第一節點N1以及上橋節點NH之間。
第二單向導通裝置320係耦接於第二節點N2以及 上橋節點NH之間。當第二節點N2之電壓超過上橋電壓VH時，第二單向導通裝置320係為導通。當第二節點N2之電壓並未超過上橋電壓VH時，第二單向導通裝置320係為不導通。
第三單向導通裝置330係耦接於驅動節點ND以及第二節點N2之間。當驅動節點ND之驅動電壓VD超過第二節點N2之電壓時，第三單向導通裝置330係為導通。當驅動電壓VD並未超過第二節點N2之電壓時，第三單向導通裝置330係為不導通。
開關340接收控制信號SC，且耦接於上橋節點NH以及接地端之間。此外，開關340用以根據控制信號SC，將上橋節點NH耦接至接地端。
為了簡化說明，開關340在此係以N型電晶體作為一舉例。根據本發明之一實施例，當控制信號SC係位於高電壓位準(如，供應電壓VDD)時，開關340係為導通且供應電壓VDD對電容C充電且經由第一單向導通裝置310、第二單向導通裝置320以及開關340而至接地端。
根據本發明之另一實施例，當控制信號SC係位於低電壓位準(如接地位準)時，開關340係為不導通，並且第三單向導通裝置330提供驅動電壓VD至第二節點N2，使得電容C透過放電電阻RD而放電至驅動節點ND。
根據本發明之一實施例，放電電阻RD之電阻值係決定電容C所能充電之最高電壓，也決定了上橋電壓VH所能到達的最高電壓。此外，放電電阻RD之電阻值越大，就會造成上橋電壓VD的上升時間越慢。因此，放電電阻RD之電阻值存 在著權衡取捨(trade-off)。
根據本發明之一實施例，第一單向導通裝置310、第二單向導通裝置320以及第三單向導通裝置330之每一者係為二極體。根據本發明之其他實施例，第一單向導通裝置310、第二單向導通裝置320以及第三單向導通裝置330之每一者係為耦接成二極體形式之常閉電晶體。
第4圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。如第4圖所示之電力電路400中，功率電晶體410以及驅動電路420分別對應至第2圖之功率電晶體210以及驅動電路220。
驅動電路420更包括上橋常開電晶體423。上橋常開電晶體423之源極端以及閘極端係皆耦接至驅動節點ND，上橋常開電晶體423之汲極端係由供應電壓VDD所供電。上橋常開電晶體423係為持續導通，用以增進上橋電晶體421之驅動能力。
第5圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。如第5圖所示，電力電路500包括功率電晶體510、驅動電路520以及第一前置驅動電路530，其中功率電晶體510以及驅動電路520分別對應至第2圖之功率電晶體210以及驅動電路220。
第一前置驅動電路530接收控制信號SC而產生第一內部信號SI1至驅動電路520，用以增進控制信號SC之驅動能力。第一前置驅動電路530包括第一常開電晶體531以及第一常閉電晶體532。
第一常開電晶體531之閘極端以及源極端係皆耦接至驅動電路520，並且第一常開電晶體531之汲極端係由供應電壓所供電。第一常閉電晶體532之閘極端接收控制信號SC，第一常閉電晶體532之源極端係耦接至接地端，第一常閉電晶體532之汲極端係耦接至驅動電路520。
第6圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。如第6圖所示，電力電路600包括功率電晶體610、驅動電路620、第一前置驅動電路630以及第二前置驅動電路640，其中功率電晶體610、驅動電路620以及第一前置驅動電路630分別對應至第5圖之功率電晶體510、驅動電路520以及第一前置驅動電路530。
第二前置驅動電路640接收控制信號SC而產生第二內部信號SI2至第一前置驅動電路630，用以進一步增進控制信號SC之驅動能力。第二前置驅動電路640包括第二常開電晶體641以及第二常閉電晶體642。
第二常開電晶體641之閘極端以及源極端係皆耦接至第一前置驅動電路630，並且第二常開電晶體641之汲極端係由供應電壓VDD所供電。第二常閉電晶體642之閘極端接收控制信號SC，第二常閉電晶體642之源極端係耦接至接地端，而第二常閉電晶體642之汲極端係耦接至第一前置驅動電路630。
第7圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。如第7圖所示，電力電路700包括功率電晶體710、驅動電路720、第一前置驅動電路730、第二前置驅動電 路740以及遲滯電路750，其中功率電晶體710、驅動電路720、第一前置驅動電路730以及第二前置驅動電路740分別對應至第6圖之功率電晶體610、驅動電路620、第一前置驅動電路630以及第二前置驅動電路640。
遲滯電路750接收控制信號SC而產生第三內部信號SI3，用以進一步提供遲滯功能給控制信號SC。遲滯電路750包括第一電阻R1、第三常閉電晶體751、第四常閉電晶體752、第五常閉電晶體753以及第二電阻R2。
第一電阻R1係耦接至供應電壓VDD，第三常閉電晶體751之閘極端係耦接至第三節點N3，第三常閉電晶體751之源極端係耦接至第四節點N4，第三常閉電晶體751之汲極端係耦接至第一電阻R1。第四常閉電晶體752之閘極端係耦接至第三節點N3，第四常閉電晶體752之源極端係耦接至接地端，第四常閉電晶體之汲極端係耦接至第四節點N4。
第五常閉電晶體753之閘極端係耦接至第一電阻R1，第五常閉電晶體753之源極端係耦接至第四節點N4，第五常閉電晶體753之汲極端係由供應電壓VDD所供電。第二電阻R2係耦接至第三節點N3，並且接收控制信號SC。
第8圖係顯示根據本發明之一實施例所述之電力電路之方塊圖。如第8圖所示，電力電路800包括功率電晶體810以及第一自舉電路820。功率電晶體810根據驅動節點ND之驅動電壓VD，而將功率電流IP流至接地端。根據本發明之一實施例，功率電晶體810係為氮化鎵(GaN)電晶體。
第一自舉電路820以及反相器80作為驅動電路，用 以驅動功率電晶體810。第一自舉電路820包括上橋電晶體821、下橋電晶體822以及電荷泵823。上橋電晶體821根據上橋節點NH之上橋電壓VH，將供應電壓VDD供應至驅動節點ND。下橋電晶體822係耦接於驅動節點ND以及接地端之間，並且根據控制信號SC而將驅動電壓VD拉至接地位準。根據本發明之一實施例，上橋電晶體821以及下橋電晶體822係為常閉電晶體。
電荷泵823係由供應電壓VDD以及接地端所供應，並且電荷泵823耦接至上橋節點NH以及驅動節點ND。為了完全導通上橋電晶體821，電荷泵823用以根據控制信號SC以及反相器80所產生之反相控制信號SCB，產生超過供應電壓VDD之上橋電壓VH，使得上橋電晶體821之閘極-源極電壓至少超過臨限電壓而將供應電壓VDD施加至驅動節點ND。根據本發明之一實施例，第一自舉電路820係為滿擺幅(rail-to-rail)驅動電路，使得驅動電壓VD之範圍從供應電壓VDD至接地位準。
第9圖係顯示根據本發明之一實施例所述之第8圖之電荷泵823之電路圖。如第9圖所示，耦接至驅動節點ND以及上橋節點NH且接收控制信號SC以及反相控制信號SCB之電荷泵900包括第一常開電晶體MD1、回授常閉電晶體MFB、第一開關SW1、第一常閉電晶體ME1、第二常閉電晶體ME2、第一電容C1、第三常閉電晶體ME3以及第四常閉電晶體ME4。
第一常開電晶體MD1之源極端以及閘極端係耦接至回授節點NFB，第一常開電晶體MD1之汲極端係接收供應電壓VDD之供應。回授常閉電晶體MFB之源極端係耦接至接地 端，回授常閉電晶體MFB之閘極端係耦接至驅動節點ND，回授常閉電晶體MFB之汲極端係耦接至回授節點NFB。
第一開關SW1係用以根據回授節點NFB之電壓，將第一節點N1耦接至接地端。第一常閉電晶體ME1之源極端係耦接至第一節點N1，第一常閉電晶體ME1之閘極端係耦接至上橋節點NH，第一常閉電晶體ME1之汲極端係接收供應電壓VDD之供應。
第二常閉電晶體ME2之源極端係耦接至接地端，第二常閉電晶體ME2之閘極端係接收控制信號SC，第二常閉電晶體ME2之汲極端係耦接至第一節點N1。
第一電容C1係耦接於第一節點N1以及上橋節點NH之間。第三常閉電晶體ME3之源極端係耦接至上橋節點NH，第三常閉電晶體ME3之閘極端接收反相控制信號SCB，第三常閉電晶體ME3之汲極端接受供應電壓VDD之供應。
第四常閉電晶體ME4之源極端係耦接至接地端，第四常閉電晶體ME4之閘極端係接收控制信號SC，第四常閉電晶體ME4之汲極端係耦接至上橋節點NH。
根據本發明之一實施例，當控制信號SC位於低電壓位準時，反相控制信號SCB係位於高電壓位準，驅動電壓VD仍位於低電壓位準，回授節點NFB之電壓經第一常開電晶體MD1拉昇而導通第一開關SW1，使得供應電壓VDD經由第三常閉電晶體ME3以及第一開關SW1而對第一電容C1充電。
隨著上橋電壓VH上升，第一常閉電晶體ME1逐漸的導通，使得第一節點N1隨之上升，並透過第一電容C1而升 高上橋電壓VH，使得上橋電晶體821以及第一常閉電晶體ME1完全導通，第一節點N1之電壓以及驅動電壓VD最終達到供應電壓VDD。
當驅動電壓VD夠高而導通回授常閉電晶體MFB時，第一開關SW1係為不導通，使得第一節點N1之電壓藉由第一常閉電晶體ME1上升至供應電壓VDD。因此，在第一開關SW1不導通後，等於第一節點N1之電壓以及第一電容C1之跨壓之和的上橋電壓VH被升壓至高於供應電壓VDD。
根據本發明之一實施例，因為第一電容C1並未經由下橋電晶體822充電，寄生效應不會影響上橋電壓VH。
第10圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。如第10圖所示，電力電路1000包括功率電晶體1010以及第一自舉電路1020，其中功率電晶體1010以及第一自舉電路1020分別對應至第8圖之功率電晶體810以及第一自舉電路820。
第一自舉電路1020以及反相器80作為驅動功率電晶體1010之驅動電路。第一自舉電路1020包括上橋電晶體1021、下橋電晶體1022以及電荷泵1023，其中上橋電晶體1021、下橋電晶體1022以及電荷泵1023分別對應至第8圖之上橋電晶體821、下橋電晶體822以及電荷泵823，並且第一自舉電路1020更包括上橋常開電晶體1024。上橋常開電晶體1024之源極端以及閘極端皆耦接至驅動節點ND，上橋常開電晶體1024之汲極端接收供應電壓VDD之供應。上橋常開電晶體1023係為持續導通，用以增進上橋電晶體1021之驅動能力。
第11圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。如第11圖所示，電力電路1100包括功率電晶體1110、第一自舉電路1120以及第二自舉電路1130，其中功率電晶體1110以及對應至第8圖之功率電晶體810。
第一自舉電路1120以及第二自舉電路1130係為作為驅動功率電晶體1110之驅動電路。第一自舉電路1120包括上橋電晶體1121、下橋電晶體1122以及電荷泵1123，其中由於第一內部信號SI1係為控制信號SC之反相，電荷泵1123接收控制信號SC以及第一內部信號SI1。
第二自舉電路1130包括第五常閉電晶體ME5、第六常閉電晶體ME6、第二電容C2、第一單向導通裝置1131、第一電阻R1以及第二開關SW2。
第五常閉電晶體ME5之源極端耦接至第一內部節點NI1，第五常閉電晶體ME5之閘極端耦接至第二節點N2，第五常閉電晶體ME5之汲極端係由供應電壓VDD供電。第六常閉電晶體ME6之源極端耦接至接地端，第六常閉電晶體ME6之閘極端接收控制信號SC，第六常閉電晶體ME6之汲極端耦接至第一內部節點NI1。
第二電容C2係耦接於上述第三節點N3以及第一內部節點NI1之間，第一單向導通裝置1131單方向的提供供應電壓VDD至第三節點N3。根據本發明之一實施例，第一單向導通裝置1131係為二極體。根據本發明之另一實施例，第一單向導通裝置1131係為耦接為二極體形式之常閉電晶體。
第一電阻R1係耦接於第二節點N2以及第三節點 N3之間，第二開關SW2用以根據控制信號SC，將第二節點N2耦接至接地端。為了方便說明解釋，第二開關SW2在此係以N型電晶體為例。根據本發明之一實施例，當控制信號SC係為高電壓位準時，第六常閉電晶體ME6以及第二開關SW2係為導通，使得第一內部節點NI1以及第二節點N2皆耦接至接地端。
根據本發明之一實施例，當控制信號SC係位於高電壓未準時，供應電壓VDD經由第一單向導通裝置1131以及第六常閉電晶體ME6而對第二電容C2充電，供應電壓VDD經由第一單向導通裝置1131以及第一電阻R1而對第五常閉電晶體ME5之閘極端供電。
當第五常閉電晶體ME5逐漸導通時，第一內部信號SI1被抬高，使得第三節點N3之電壓(也就是，第五常閉電晶體ME5之閘極端)升壓至第二電容C2之跨壓以及第一內部信號SI1之和。第三節點N3之電壓因而透過第一電阻R1而提供至第二節點N2(也就是，第五常閉電晶體ME5之閘極端)，造成第五常閉電晶體ME5完全導通，並且使得第一內部信號SI1等於供應電壓VDD。
根據本發明之一實施例，第二自舉電路1130更包括永遠導通之第二常開電晶體MD2，用以增進第五常閉電晶體ME5之驅動能力。第二常開電晶體MD2之源極端以及閘極端耦接至第一內部節點NI1，第二常開電晶體MD2之汲極端係由供應電壓VDD供電。
根據本發明之一實施例，由於第二自舉電路1130產生之第一內部信號SI1係為控制信號SC之反相，第8圖以及第 10圖之反相器80之功能可由第二自舉電路1130取代。
第12圖係顯示根據本發明之另一實施例所述之電力電路之示意圖。根據本發明之一實施例，第11圖之第二自舉電路1130可以第12圖之自舉電路1200取代。如第12圖所示，自舉電路1200包括第五常閉電晶體ME5、第六常閉電晶體ME6、第二單向導通裝置1210、第三單向導通裝置1220、第四單向導通裝置1230、第三電容C3、放電電阻RD以及第三開關SW3。
第五常閉電晶體ME5以及第六常閉電晶體ME6係等同於第11圖之第五常閉電晶體ME5以及第六常閉電晶體ME6。第二單向導通裝置1210單方向的將供應電壓VDD提供至第三節點N3。當供應電壓VDD超過第三節點N3之電壓時，第二單向導通裝置1210係為導通。當供應電壓VDD不超過第三節點N3之電壓時，第二單向導通裝置1210係為不導通。
第三電容C3耦接於第三節點N3以及充電節點NCH之間，放電電阻RD係耦接於第二節點N2以及第三節點N3之間。第三單向導通裝置1220係耦接於充電節點NCH以及第二節點N2之間。當充電節點NCH之電壓超過第二節點N2之電壓時，第三單向導通裝置1220單方向的將充電節點NCH耦接至第二節點N2。
第四單向導通裝置1230係耦接於第一內部節點NI1以及充電節點NCH之間。當第一內部節點SI1超過充電節點NCH之電壓時，第四單向導通裝置1230係為導通。當第一內部節點SI1不超過充電節點NCH之電壓時，第四單向導通裝置1230係為不導通。
第三開關SW3接收控制信號SC，且耦接於第二節點N2以及接地端之間。此外，第三開關SW3用以根據控制信號SC，將第二節點N2耦接至接地端。
為了簡化說明解釋，第三開關SW3在此係以N行電晶體舉例說明。根據本發明之一實施例，當控制信號SC係為高電壓位準(即，供應電壓VDD)時，第三開關SW3係為導通且供應電壓VDD經由第二單向導通裝置1210、第三單向導通裝置1220以及第三開關SW3，對第三電容C3充電。
根據本發明之另一實施例，當控制信號SC係為低電壓位準(即，供應電壓VDD)時，第三開關SW3係為不導通。第四單向導通裝置1230將第一內部信號SI1提供至充電節點NCH，使得第三電容C3經由放電電阻RD而放電至第二節點N2(即，第五常閉電晶體ME5之閘極端)。
根據本發明之一實施例，放電電阻RD之電阻值係決定第三電容C3所能充電之最高電壓，也決定了第二節點N2所能到達的最高電壓。此外，放電電阻RD之電阻值越大，就會造成上橋電壓VD的上升時間越慢。因此，放電電阻RD之電阻值存在著權衡取捨(trade-off)。
根據本發明之一實施例，第二單向導通裝置1210、第三單向導通裝置1220以及第四單向導通裝置1230之每一者係為二極體。根據本發明之其他實施例，第二單向導通裝置1210、第三單向導通裝置1220以及第四單向導通裝置1230之每一者係為耦接成二極體形式之常閉電晶體。
根據本發明之一實施例，自舉電路1200更包括常 開的第二常開電晶體MD2，用以增進第五常閉電晶體ME5之驅動能力。第二常開電晶體MD2之源極端以及閘極端係耦接至第一內部節點NI1，第二常開電晶體MD2之汲極端係由供應電壓VDD供電。
第13圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。如第13圖所示，電力電路1300包括功率電晶體1310、第一自舉電路1320、第二自舉電路1330以及前置驅動電路1340，其中第一自舉電路1320包括上橋電晶體1321、下橋電晶體1322以及電荷泵1323。第一自舉電路1320、第二自舉電路1330以及前置驅動電路1340作為驅動功率電晶體1310之驅動電路。
功率電晶體1310、上橋電晶體1321、下橋電晶體1322以及電荷泵1323分別對應至第8圖之功率電晶體810、上橋電晶體821、下橋電晶體822以及電荷泵823。第二自舉電路1330對應至第11圖之第二自舉電路1130或第12圖之第二自舉電路1200。根據本發明之一實施例，第10圖之上橋常開電晶體1024可用以增加上橋電晶體1321之驅動能力。
第一自舉電路1320、第二自舉電路1330以及前置驅動電路1340係作為驅動功率電晶體1310之驅動電路。前置驅動電路1340接收控制信號SC而產生第二內部信號SI2至第二自舉電路1330，用以增進控制信號SC之驅動能力。前置驅動電路1340包括驅動常開電晶體MDR以及第七常閉電晶體ME7。
驅動常開電晶體MDR之閘極端以及源極端耦接至第二內部節點NI2，驅動常開電晶體MDR之汲極端係由供應電 壓VDD供電。第七常閉電晶體ME7之閘極端接收控制信號SC，第七常閉電晶體ME7之源極端耦接至接地端，第七常閉電晶體ME7之汲極端耦接至第二內部節點NI2。
第14圖係顯示根據本發明之另一實施例所述之電力電路之方塊圖。如第14圖所示，電力電路1400包括功率電晶體1410、第一自舉電路1420、第二自舉電路1430、前置驅動電路1440以及遲滯電路1450，其中第一自舉電路1420包括上橋電晶體1421、下橋電晶體1422以及電荷泵1423。第一自舉電路1420、第二自舉電路1430、前置驅動電路1440以及遲滯電路1450用以驅動功率電晶體1410。
功率電晶體1410、上橋電晶體1421、下橋電晶體1422以及電荷泵1423、第二自舉電路1430以及前置驅動電路1440分別對應至第13圖之功率電晶體1310、上橋電晶體1321、下橋電晶體1322以及電荷泵1323、第二自舉電路1330以及前置驅動電路1340。第二自舉電路1430對應至第11圖之第二自舉電路1130或第12圖之自舉電路600。根據本發明之一實施例，上橋常開電晶體1024可用以增加上橋電晶體1421之驅動能力。
遲滯電路1450接收控制信號SC而於第三內部節點NI3產生第三內部信號SI3，並提供給前置驅動電路1440，用以進一步提供遲滯功能給控制信號SC。遲滯電路1450包括第二電阻R2、第八常閉電晶體ME8、第九常閉電晶體ME9、第十常閉電晶體ME10以及第三電阻R3。
第二電阻R2係耦接於供應電壓VDD以及第三內部節點NI3之間。第八常閉電晶體ME8之閘極端係耦接至第四節 點N4，第八常閉電晶體ME8之源極端係耦接至第四節點N4，第八常閉電晶體ME8之汲極端係於第三內部節點NI3耦接至第二電阻R2。第九常閉電晶體ME9之閘極端係耦接至第四節點N4，第九常閉電晶體ME9之源極端係耦接至接地端，第九常閉電晶體ME9之汲極端係耦接至第五節點N5。
第十常閉電晶體ME10之閘極端係耦接至三內部節點NI3，第十常閉電晶體ME10之源極端係耦接至第五節點N5，第十常閉電晶體ME10之汲極端係由供應電壓VDD所供電。第三電阻R3係耦接至第四節點N4，並且接收控制信號SC。
如第9圖所示，由於電荷泵900之第一電容C1並未經由功率電晶體810充電，上橋電壓VH可保持穩定且免於干擾。第11圖之第二自舉電路1130、第12圖之自舉電路600、第13圖之前置驅動電路1340以及第14圖之遲滯電路1450係用以增進控制信號SC之驅動能力。
第15圖係顯示根據本發明之一實施例所述之積體電路之方塊圖。如第15圖所示，積體電路1500包括穩壓器1510、驅動電路1520以及功率電晶體1530。穩壓器1510用以將輸入電壓VIN轉換至供應電壓VDD，其中供應電壓供應至驅動電路1520，用以驅動功率電晶體1530。
根據本發明之一些實施例，驅動電路1520可為第2、3圖之驅動電路220、第4圖之驅動電路420、第5圖之驅動電路520以及第一前置驅動電路530之組合、第6圖之驅動電路620、第一前置驅動電路630以及第二前置驅動電路640之組合、第7圖之驅動電路720、第一前置驅動電路730、第二前置 驅動電路740以及遲滯電路750之組合、第9圖之第一自舉電路820以及反相器80之組合、第10圖之第一自舉電路1020以及反相器80之組合、第11圖之第一自舉電路1120以及第二自舉電路1130之組合、第11圖之第一自舉電路1120以及第12圖之自舉但路1200及/或第二常開電晶體MD2之組合、第13圖之第一自舉電路1320、第二自舉電路1330以及前置驅動電路1340之組合、以及第14圖之第一自舉電路1420、第二自舉電路1430、前置驅動電路1440以及遲滯電路1450之組合。
根據本發明之一些實施例，功率電晶體1530對應至第2、3圖之功率電晶體210、第4圖之功率電晶體410、第5圖之功率電晶體510、、第6圖之功率電晶體610、第7圖之功率電晶體710、第8、9圖之功率電晶體810、第10圖之功率電晶體1010、第11圖之功率電晶體1110、第13圖之功率電晶體1310、以及第14圖之功率電晶體1410。
第16圖係顯示根據本發明之一實施例所述之第15圖之穩壓器1510之電路圖。如第16圖所示，穩壓器1600包括第一差動放大器1611、第二差動放大器1612、通過元件1620、回授電壓分壓電路1630、參考電壓分壓電路1640、輸入電容CIN以及輸出電容COUT，其中第一差動放大器1611與第二差動放大器1612相串接。根據本發明之一實施例，穩壓器1600係全部由氮化鎵製程所實現。
第一差動放大器1611將參考電壓VREF與回授電壓VFB相比，而在第一輸出節點NO1產生第一輸出電壓VO1，在第一反相輸出節點NO1B產生第一反相輸出電壓VO1B。第二差 動放大器1612將第一輸出電壓VO1與第一反相輸出電壓VO1B相比，而產生第二輸出電壓VO2。
通過元件1620根據第二輸出節點NO2之第二輸出電壓VO2，而將輸出電流IO自輸入電壓VIN流至供應電壓VDD。回授電壓分壓電路1630將供應電壓VDD除上回授因數，而產生回授電壓VFB。參考電壓分壓電路1640將輸入電壓VIN除上參考因數，而產生參考電壓VREF。
如第16圖所示，第一差動放大器1611包括第一N型電晶體M1、第一電阻RX1、第二N型電晶體M2、第二電阻RX2以及第一電流源IS1。第一N型電晶體M1包括接收參考電壓VREF之閘極端、耦接至第一節點N1之源極端以及耦接至第一反相輸出節點NO1B之汲極端。第一電阻RX1耦接於輸入電壓VIN以及第一反相輸出節點NO1B之間。
第二N型電晶體M2包括接收回授電壓VFB之閘極端、耦接至第一節點N1之源極端以及耦接至第一輸出節點NO1之汲極端。第二電阻RX2係耦接於輸入電壓VIN以及第一輸出節點NO1之間，第一電流源IS1自第一節點N1汲取第一電流I1至接地端。
第二差動放大器1612包括第三N型電晶體M3、第三電阻RX3、第四N型電晶體M4、第四電阻RX4、第二電流源IS2、第一箝位電路CL1以及第二箝位電路CL2。第三N型電晶體M3包括接收第一輸出電壓VO1之閘極端、耦接至第二節點N2之源極端以及耦接至第二反向輸出節點NO2B之汲極端。第三電阻RX3係耦接於輸入電壓VIN以及第二反相輸出節點 NO2B之間。
第四N型電晶體M4包括接收第一反相輸出電壓VO1B之閘極端、耦接至第二節點N2之源極端以及耦接至第二輸出節點NO2之汲極端。第四電阻RX4耦接於輸入電壓VIN以及第二輸出節點NO2之間。第二電流源IS2自第二節點N2汲取第二電流I2至接地端。
第一箝位電路CL1係耦接於第一輸出節點NO1以及第二節點N2之間，其中第一箝位電路CL1用以箝位第三N型電晶體M3之閘極端與源極端的跨壓。第二箝位電路CL2係耦接於第一反相輸出節點NO1B以及第二節點N2之間，其中第二箝位電路CL2係用以箝位第四N型電晶體M4之閘極端至源極端之跨壓。
通過元件1620包括通過N型電晶體MPE以及第三箝位電路CL3。通過N型電晶體MPE包括接收第二輸出電壓VO2之閘極端、耦接至供應電壓VDD之源極端以及接收輸入電壓VIN之汲極端。第三箝位電路CL3係耦接於通共N型電晶體MPE之閘極端以及源極端之間，其中第三箝位電路CL3用以箝位通過N型電晶體MPE之閘極端與源極端之間的跨壓。第一箝位電路CL1、第二箝位電路CL2以及第三箝位電路CL3之每一者將於下文中詳細描述。
回授電壓分壓電路1630包括第一回授電阻RF1以及第二回授電阻RF2，回授因數係為：RF2/(RF1+RF2)。參考電壓分壓電路1640包括第一參考電阻RR1以及第二參考電阻RR2，參考因數係為：RR2/(RR1+RR2)。
根據本發明之一實施例，當供應電壓VDD太高以致於回授電壓VFB超過參考電壓VREF，第一差動放大器1611產生低於第一反相輸出電壓VO1B之第一輸出電壓VO1，使得第二差動放大器1612將第二輸出電壓VO2拉低而不導通通過N型電晶體MPE，進而拉低供應電壓VDD。
根據本發明之另一實施例，當供應電壓VDD太低以致於回授電壓VFB低於參考電壓VREF，第一差動放大器1611產生超過第一反相輸出電壓VO1B之第一輸出電壓VO1，使得第二差動放大器1612將第二輸出電壓VO2抬升而導通通過N型電晶體MPE，進而抬升供應電壓VDD。
根據本發明之一實施例，因為穩壓器1600係全部皆由氮化鎵製程所實現，其中氮化鎵製程中僅具有N型電晶體，串接之第一差動放大器1611以及第二差動放大器1612提供實現於氮化鎵製程之穩壓器1600一個合適的放大器架構。
第17圖係顯示根據本發明之一實施例所述之限壓電路之電路圖。根據本發明之一實施例，第一箝位電路CL1、第二箝位電路CL2以及第三箝位電路CL3之每一者，皆可利用箝位電路1700實現。
如第17圖所示，箝位電路1700包括第一箝位N型電晶體1701以及第二箝位N型電晶體1702，其中第一箝位N型電晶體1701以及第二箝位N型電晶體1702係耦接為二極體形式，並且相互串接於正箝位節點NCLP以及負箝位節點NCLN之間。根據本發明之一實施例，第一箝位N型電晶體1701以及第二箝位N型電晶體1702之每一者係為氮化鎵電晶體。
根據本發明之一實施例，當正箝位節點NCLP之電壓夠高以致於導通第一箝位N型電晶體1701以及第二箝位N型電晶體1702，正箝位節點NCLP以及負箝位節點NCLN之間的電位差因而被箝位於第一箝位N型電晶體1701之閘極端與源極端之間的跨壓以及第二箝位N型電晶體1702之閘極端與源極端之間的跨壓。因此，正箝位節點NCLP以及負箝位節點NCLN之間的電壓差也就被維持在一個安全電壓之內。
根據本發明之一實施例，當第一箝位電路CL1、第二箝位電路CL2以及第三箝位電路CL3皆以箝位電路1700置換時，第三N型電晶體M3、第四N型電晶體M4以及通過N型電晶體MPE之閘極端與源極端之間的跨壓，均被維持於低於崩潰電壓之電壓值。
以上所述為實施例的概述特徵。所屬技術領域中具有通常知識者應可以輕而易舉地利用本發明為基礎設計或調整以實行相同的目的和/或達成此處介紹的實施例的相同優點。所屬技術領域中具有通常知識者也應了解相同的配置不應背離本創作的精神與範圍，在不背離本創作的精神與範圍下他們可做出各種改變、取代和交替。說明性的方法僅表示示範性的步驟，但這些步驟並不一定要以所表示的順序執行。可另外加入、取代、改變順序和/或消除步驟以視情況而作調整，並與所揭露的實施例精神和範圍一致。

Claims (41)

  1. 一種穩壓器，用以將一輸入電壓轉換至一供應電壓，包括：一第一差動放大器，將一參考電壓與一回授電壓相比，而於一第一輸出節點產生一第一輸出電壓，於一第一反相輸出節點產生一第一反相輸出電壓；一第二差動放大器，將上述第一輸出電壓與一第一反相輸出電壓相比而產生一第二輸出電壓；一通過元件，根據一第二輸出節點之上述第二輸出電壓，將一輸出電流自上述輸入電壓流至上述供應電壓；以及一回授電壓分壓電路，將上述供應電壓除上一回授因數而產生上述回授電壓。
  2. 如申請專利範圍第1項所述之穩壓器，更包括：一回授電壓分壓電路，將上述輸入電壓除上一參考因數而產生上述參考電壓。
  3. 如申請專利範圍第1項所述之穩壓器，其中上述一差動放大器包括：一第一N型電晶體，包括接收上述參考電壓之一閘極端、耦接至一第一節點之源極端以及耦接至上述第一反相輸出節點之汲極端；一第一電阻，耦接於上述輸入電壓以及上述第一反相輸出節點之間； 一第二N型電晶體，包括接收上述回授電壓之閘極端、耦接至上述第一節點之源極端以及耦接至上述第一輸出節點之汲極端；一第二電阻，耦接於上述輸入電壓以及上述第一輸出節點之間；以及一第一電流源，自上述第一節點抽取一第一電流至一接地端。
  4. 如申請專利範圍第1項所述之穩壓器，其中上述第二差動放大器包括：一第三N型電晶體，包括接收上述第一輸出電壓之閘極端、耦接至一第二節點之源極端以及耦接至一第二反相輸出節點之汲極端；一第三電阻，耦接於上述輸入電壓以及上述第二反相輸出節點之間；一第四N型電晶體，包括接收上述第一反相輸出節點之閘極端、耦接至上述第二節點之源極端以及耦接至上述第二輸出節點之汲極端；一第四電阻，耦接於上述輸入電壓以及上述第二輸出節點之間；以及一第二電流源，自上述第二節點汲取一第二電流至一接地端。
  5. 如申請專利範圍第4項所述之穩壓器，其中上述第二差動放大器更包括： 一第一箝位電路，包括耦接至上述第一輸出節點之正箝位節點以及耦接至上述第二節點之負箝位節點，其中上述第一箝位電路用以箝位上述第三N型電晶體之閘極端與源極端之間的跨壓；以及一第二箝位電路，包括耦接至上述第一反相輸出節點之正箝位節點以及耦接至上述第二節點之負箝位節點，其中上述第二箝位電路用以箝位上述第四N型電晶體之閘極端與源極端之間的跨壓。
  6. 如申請專利範圍第5項所述之穩壓器，其中上述通過元件包括：一通過N型電晶體，包括接收上述第二輸出電壓之閘極端、耦接至上述供應電壓之源極端以及接收上述輸入電壓之汲極端；以及一第三箝位電路，包括耦接至上述通過N型電晶體之閘極端之正箝位節點以及耦接至上述通過N型電晶體之源極端之負箝位節點，其中上述第三箝位電路用以箝位上述通過N型電晶體之閘極端與源極端之間的跨壓。
  7. 如申請專利範圍第6項所述之穩壓器，其中上述第一箝位電路、上述第二箝位電路以及上述第三箝位電路之每一者包括：一第一箝位N型電晶體，包括耦接至正箝位節點之閘極端、源極端以及耦接至正箝位節點之汲極端；以及一第二箝位N型電晶體，包括耦接至第一箝位N型電晶體之源極端之閘極端以及汲極端以及耦接至負箝位 節點之源極端，其中上述第一箝位N型電晶體以及上述第二箝位N型電晶體之每一者係為一氮化鎵電晶體。
  8. 如申請專利範圍第1項所述之穩壓器，其中上述穩壓器係由一氮化鎵製程所實現。
  9. 一積體電路，包括：一穩壓器，將一輸入電壓轉換至一供應電壓，其中上述穩壓器包括：一第一差動放大器，將一參考電壓與一回授電壓相比，而於一第一輸出節點產生一第一輸出電壓，於一第一反相輸出節點產生一第一反相輸出電壓；一第二差動放大器，將上述第一輸出電壓與上述第一反相輸出電壓相比，而產生一第二輸出電壓；一通過元件，根據一第二輸出節點之上述第二輸出電壓，將一輸出電流自上述輸入電壓流至上述供應電壓；以及一回授電壓分壓電路，將上述供應電壓除上一回授因數而產生上述回授電壓；以及一電力電路，由上述供應電壓供電，其中上述電力電路包括：一功率電晶體，根據一驅動節點之一驅動電壓，將一功率電流流至一接地端；以及一驅動電路，根據一控制電壓產生上述驅動電壓。
  10. 如申請專利範圍第9項所述之積體電路，其中上述穩壓器更包括： 一回授電壓分壓電路，將上述輸入電壓除上一參考因數而產生上述參考電壓。
  11. 如申請專利範圍第9項所述之積體電路，其中上述一差動放大器包括：一第一N型電晶體，包括接收上述參考電壓之一閘極端、耦接至一第一節點之源極端以及耦接至上述第一反相輸出節點之汲極端；一第一電阻，耦接於上述輸入電壓以及上述第一反相輸出節點之間；一第二N型電晶體，包括接收上述回授電壓之閘極端、耦接至上述第一節點之源極端以及耦接至上述第一輸出節點之汲極端；一第二電阻，耦接於上述輸入電壓以及上述第一輸出節點之間；以及一第一電流源，自上述第一節點抽取一第一電流至一接地端。
  12. 如申請專利範圍第9項所述之積體電路，其中上述第二差動放大器包括：一第三N型電晶體，包括接收上述第一輸出電壓之閘極端、耦接至一第二節點之源極端以及耦接至一第二反相輸出節點之汲極端；一第三電阻，耦接於上述輸入電壓以及上述第二反相輸出節點之間； 一第四N型電晶體，包括接收上述第一反相輸出節點之閘極端、耦接至上述第二節點之源極端以及耦接至上述第二輸出節點之汲極端；一第四電阻，耦接於上述輸入電壓以及上述第二輸出節點之間；以及一第二電流源，自上述第二節點汲取一第二電流至一接地端。
  13. 如申請專利範圍第12項所述之積體電路，其中上述第二差動放大器更包括：一第一箝位電路，包括耦接至上述第一輸出節點之正箝位節點以及耦接至上述第二節點之負箝位節點，其中上述第一箝位電路用以箝位上述第三N型電晶體之閘極端與源極端之間的跨壓；以及一第二箝位電路，包括耦接至上述第一反相輸出節點之正箝位節點以及耦接至上述第二節點之負箝位節點，其中上述第二箝位電路用以箝位上述第四N型電晶體之閘極端與源極端之間的跨壓。
  14. 如申請專利範圍第13項所述之積體電路，其中上述通過元件包括：一通過N型電晶體，包括接收上述第二輸出電壓之閘極端、耦接至上述供應電壓之源極端以及接收上述輸入電壓之汲極端；以及一第三箝位電路，包括耦接至上述通過N型電晶體之閘極端之正箝位節點以及耦接至上述通過N型電晶體之 源極端之負箝位節點，其中上述第三箝位電路用以箝位上述通過N型電晶體之閘極端與源極端之間的跨壓。
  15. 如申請專利範圍第14項所述之積體電路，其中上述第一箝位電路、上述第二箝位電路以及上述第三箝位電路之每一者包括：一第一箝位N型電晶體，包括耦接至正箝位節點之閘極端、源極端以及耦接至正箝位節點之汲極端；以及一第二箝位N型電晶體，包括耦接至第一箝位N型電晶體之源極端之閘極端以及汲極端以及耦接至負箝位節點之源極端，其中上述第一箝位N型電晶體以及上述第二箝位N型電晶體之每一者係為一氮化鎵電晶體。
  16. 如申請專利範圍第9項所述之積體電路，其中上述穩壓器係由一氮化鎵製程所實現。
  17. 如申請專利範圍第9項所述之積體電路，其中上述驅動電路包括：一上橋電晶體，根據一上橋節點之一上橋電壓，將一供應電壓提供至上述驅動節點；一下橋電晶體，根據一第一內部信號，將上述驅動節點耦接至上述接地端；以及一電荷泵，耦接至上述上橋節點以及上述驅動節點，其中上述電荷泵用以根據上述第一內部信號而產生一上橋電壓，其中上述上橋電壓超過上述供應電壓。
  18. 如申請專利範圍第17項所述之積體電路，其中上述上橋電晶體以及上述下橋電晶體係為常閉電晶體。
  19. 如申請專利範圍第17項所述之積體電路，其中上述功率電晶體係為一氮化鎵電晶體。
  20. 如申請專利範圍第17項所述之積體電路，其中上述電荷泵包括：一第一單向導通裝置，單方向地將上述供應電壓提供至一第一節點；一電容，耦接於上述第一節點以及一第二節點之間；一放電電阻，耦接於上述第一節點以及上述上橋節點之間；一第二單向導通裝置，其中當上述第二節點之電壓超過上述上橋電壓時，上述第二單向導通裝置單方向地將上述第二節點耦接至上述上橋節點；一第三單向導通裝置，其中當上述驅動電壓超過上述第二節點之電壓時，上述第三單向導通裝置單方向地將供應電壓提供至上述第二節點；以及一開關，接收上述控制信號，並且用以根據上述控制信號而將上述上橋節點耦接至上述接地端。
  21. 如申請專利範圍第20項所述之積體電路，其中當上述控制信號係位於一高電壓位準時，上述開關係為導通且上述供應電壓對上述電容充電，並經過上述第一單向導通裝置、上述第二單向導通裝置以及上述開關而至上述接地端，當上述控制信號係位於一低電壓位準時，上述開關係為不導通，上述第三單向導通裝置提供上述驅動電壓至上述第二節點，上述電容係經由上述放電電阻放 電至上述放電節點。
  22. 如申請專利範圍第20項所述之積體電路，其中上述第一單向導通裝置、上述第二單向導通裝置以及上述第三單向導通裝置之每一者係為一二極體或耦接成二極體形式之一常閉二極體。
  23. 如申請專利範圍第20項所述之積體電路，其中上述驅動電路更包括：一上橋常開電晶體，包括耦接至上述驅動節點之源極端、耦接至上述驅動節點之閘極端以及由上述供應電壓供電之汲極端，其中上述上橋常開電晶體用以增進上述上橋電晶體之驅動能力。
  24. 如申請專利範圍第17項所述之積體電路，其中上述電力電路更包括：一第一前置驅動電路，耦接於上述控制信號以及上述驅動電路之間，用以增進上述控制信號之驅動能力，其中上述第一前置驅動電路包括：一第一常開電晶體，包括耦接至上述驅動電路之閘極端、耦接至上述驅動電路之源極端以及由上述供應電壓供電之汲極端；以及一第一常閉電晶體，包括接收上述控制信號之閘極端、耦接至上述接地端之源極端以及耦接至上述驅動電路之汲極端。
  25. 如申請專利範圍第24項所述之積體電路，其中上述電力電路更包括： 一第二前置驅動電路，耦接於上述控制信號以及上述第一前置驅動電路之間，其中上述第二前置驅動電路包括：一第二常開電晶體，包括耦接至上述第一常閉電晶體之閘極端之閘極端、耦接至上述第一常閉電晶體之閘極端之源極端以及由上述供應電壓供電之汲極端；以及一第二常閉電晶體，包括接收上述控制信號之閘極端、耦接至上述接地端之源極端以及耦接至上述第一常閉電晶體之閘極端之汲極端。
  26. 如申請專利範圍第25項所述之積體電路，其中上述電力電路更包括：一遲滯電路，耦接於上述控制信號以及上述第二前置驅動放大電路之間，其中上述遲滯電路包括：一第三電阻，耦接至上述供應電壓；一第三常閉電晶體，包括耦接至一第三節點之閘極端、耦接至一第四節點之源極端以及耦接至上述第一電阻之汲極端；一第四常閉電晶體，包括耦接至上述第三節點之閘極端、耦接至上述接地端之源極端以及耦接至上述第四節點之汲極端；一第五常閉電晶體，包括耦接至上述一電阻之閘極端、耦接至上述第四節點之源極端以及由上述供應電壓供電之極端；以及 一第二電阻，耦接至上述第三節點且接收上述控制信號。
  27. 如申請專利範圍第9項所述之積體電路，其中上述驅動電路包括：一第一自舉電路，包括：一上橋電晶體，根據一上橋節點之一上橋電壓，將一供應電壓提供至上述驅動節點；一下橋電晶體，根據一第一內部信號，將上述驅動節點耦接至上述接地端；以及一電荷泵，耦接至上述上橋節點以及上述驅動節點，其中上述電荷泵用以根據上述第一內部信號以及第二內部信號而產生上述上橋電壓，其中上述上橋電壓超過上述供應電壓；一第二自舉電路，接收上述第二內部信號而於一第一內部節點產生上述第一內部信號；一前置驅動電路，接收一第三內部信號而於一第二內部節點產生上述第二內部信號，其中上述第二自舉電路以及上述前置驅動電路用以增進上述控制信號之驅動能力；以及一遲滯電路，接收一控制信號而於一第三內部節點產生上述第三內部信號，並且用以提供一遲滯功能給上述控制信號。
  28. 如申請專利範圍第27項所述之積體電路，其中上述上橋電晶體以及上述下橋電晶體係為常閉電晶體。
  29. 如申請專利範圍第27項所述之積體電路，其中上述功率電晶體係為一氮化鎵電晶體。
  30. 如申請專利範圍第27項所述之積體電路，其中上述電荷泵包括：一第一常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端耦接至一回授節點，汲極端接收上述供應電壓之供電；一回授常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端耦接至上述驅動節點，汲極端耦接至上述回授節點；一第一開關，用以根據上述回授節點之電壓而將一第一節點耦接至上述接地端；一第一常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第一節點，閘極端耦接至上述上橋節點，汲極端由上述供應電壓供電；一第二常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第一內部信號，上述汲極端耦接至上述第一節點；一第一電容，耦接於上述第一節點以及上述上橋節點之間；一第三常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述上橋節點，閘極端接收上述第二內部信號，汲極端由上述供應電壓供電；以及 一第四常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第一內部信號，汲極端耦接至上橋節點。
  31. 如申請專利範圍第30項所述之積體電路，其中當上述第二內部信號係位於一高電壓位準時，上述內部信號係位於一低電壓位準，上述驅動電壓係位於上述低電壓位準上述回授節點之電壓係由上述第一常開電晶體拉高而將上述第一開關導通，使得上述第一電容由上述供應電壓經由上述第三常閉電晶體以及上述第一開關充電以及上述第一節點經由上述第一常閉電晶體充電，其中當上述上橋電壓被拉高而導通上述第一常閉電晶體時，上述第一節點之電壓被拉高而生呀上述上橋電壓，使得上述上橋電晶體完全導通，其中當上述驅動電壓被拉高而導通上述回授常閉電晶體時，上述第一開關不導通使得上述第一節點之電壓被拉高至上述供應電壓。
  32. 如申請專利範圍第27項所述之積體電路，其中上述第二自舉電路包括：一第五常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第一內部節點，閘極端耦接至一第二節點，汲極端由上述供應電壓供電；一第六常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第二內部信號，汲極端耦接至上述第一內部節點； 一第二電容，耦接於一第三節點以及上述第一內部節點之間；一第一單向導通裝置，單方向地將上述供應電壓提供至上述第三節點；一第一電阻，耦接於上述第二節點以及上述第三節點之間；以及一第二開關，用以根據上述第二內部信號而將上述第二節點耦接至上述接地端。
  33. 如申請專利範圍第32項所述之積體電路，其中當上述第二內部信號係位於一高電壓位準時，上述第六常閉電晶體以及上述第二開關皆導通，上述供應電壓透過上述第一單向導通裝置以及上述第六常閉電晶體而對第二電容充電，其中當上述第二內部信號係位於一低電壓位準時，上述第六常閉電晶體以及上述第二開關係為不導通，上述第一電阻將上述第三節點之電壓提供至上述第二節點而導通上述第五常閉電晶體，其中當上述第五常閉電晶體導通而將上述第一內部信號拉高時，上述第三節點之電壓係為上述第二電容之跨壓以及上述第一內部信號之和，用以完全導通上述第五常閉電晶體。
  34. 如申請專利範圍第32項所述之積體電路，其中上述第二自舉電路更包括：一第二常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端耦接至上述第一內部節點，集集 端由上述供應電壓所供電，其中上述第二常開電晶體用以增進上述第五常閉電晶體之驅動能力。
  35. 如申請專利範圍第27項所述之積體電路，其中上述第二自舉電路包括：一第五常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述第一內部節點，閘極端耦接至一第二節點，汲極端由上述供應電壓供電；一第六常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第二內部信號，汲極端耦接至上述第一內部節點；一第二單向導通裝置，單方向地將上述供應電壓提供至一第三節點；一第三電容，耦接於一第三節點以及一充電節點之間；一放電電阻，耦接於上述第二節點以及上述第三節點之間；一第三單向導通裝置，其中當上述充電節點之電壓超過上述第二節點之電壓時，上述第三單向導通裝置單方向地將上述充電節點耦接至上述第二節點；一第四單方向導通裝置，其中當上述第一內部信號超過上述充電節點之電壓時，上述第四單向導通裝置單方向地將上述第一內部信號提供至上述充電節點；以及一第三開關，接收上述控制信號且用以根據上述控制信號而將上述上橋節點耦接至上述接地端。
  36. 如申請專利範圍第35項所述之積體電路，其中上述第 二單向導通裝置、上述第三單向導通裝置以及上述第四單向導通裝置係為一二極體或耦接為二極體形式之一常閉電晶體。
  37. 如申請專利範圍第35項所述之積體電路，其中當上述第二內部信號係位於一高電壓位準時，上述第三開關皆導通且上述供應電壓透過上述第二單向導通裝置、上述第三單向導通裝置以及上述第三開關而對上述第三電容充電，其中當上述第二內部信號係位於一低電壓位準時，上述三開關係為不導通，上述第四單向導通裝置將上述第一內部信號提供至上述充電節點，上述第三節點透過上述放電電阻而放電至上述第二節點。
  38. 如申請專利範圍第35項所述之積體電路，其中上述第二自舉電路更包括：一第二常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端耦接至上述第一內部節點，汲極端由上述供應電壓所供電，其中上述第二常開電晶體用以增進上述第五常閉電晶體之驅動能力。
  39. 如申請專利範圍第27項所述之積體電路，其中上述第二自舉電路更包括：一上橋常開電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述驅動節點，汲極端耦接至上述驅動節點，汲極端由上述供應電壓供應，其中上述上橋常開電晶體用以增進上述上橋電晶體之驅動能力。
  40. 如申請專利範圍第27項所述之積體電路，其中前置驅 動電路包括：一驅動常開電晶體，包括源極端、閘極端以及汲極端，其中源極端以及閘極端耦接至上述第二內部節點，汲極端由上述供應電壓供電；以及一第七常閉電晶體，包括源極端、閘極端以及汲極端，其中源極端耦接至上述接地端，閘極端接收上述第三內部信號，汲極端耦接至上述第二內部節點。
  41. 如申請專利範圍第27項所述之積體電路，其中上述遲滯電路包括：一第二電阻，耦接於上述供應電壓以及上述第三內部節點之間；一第八常閉電晶體，包括耦接至一第四節點之閘極端、耦接至一第五節點之源極端以及耦接至上述第二電阻之汲極端；一第九常閉電晶體，包括耦接至上述第四節點之閘極端、耦接至上述接地端之源極端以及耦接至上述第五節點之汲極端；一第十常閉電晶體，包括耦接至上述第八常閉電晶體之汲極端之閘極端、耦接至上述第五節點之源極端以及由上述供應電壓供電之極端；以及一第三電阻，將上述控制信號提供至上述第四節點。
TW106140082A 2016-12-30 2017-11-20 穩壓器以及積體電路 TWI663497B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/395,738 US9906221B1 (en) 2016-12-30 2016-12-30 Driving circuit of a power circuit
US15/395,738 2016-12-30
US15/495,009 2017-04-24
US15/495,009 US10326438B2 (en) 2016-12-30 2017-04-24 Driving circuit of a power circuit and a regulator

Publications (2)

Publication Number Publication Date
TW201823905A true TW201823905A (zh) 2018-07-01
TWI663497B TWI663497B (zh) 2019-06-21

Family

ID=61225874

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106128734A TWI631806B (zh) 2016-12-30 2017-08-24 電力電路以及驅動電路
TW106138086A TWI650924B (zh) 2016-12-30 2017-11-03 電力電路以及驅動電路
TW106140082A TWI663497B (zh) 2016-12-30 2017-11-20 穩壓器以及積體電路

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW106128734A TWI631806B (zh) 2016-12-30 2017-08-24 電力電路以及驅動電路
TW106138086A TWI650924B (zh) 2016-12-30 2017-11-03 電力電路以及驅動電路

Country Status (3)

Country Link
US (4) US9906221B1 (zh)
CN (3) CN108270345B (zh)
TW (3) TWI631806B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608629B2 (en) 2016-12-30 2020-03-31 Delta Electronics, Inc. Driving circuit of a power circuit
US10637459B2 (en) 2016-12-30 2020-04-28 Delta Electronics, Inc. Driving circuit and an under-voltage lockout circuit of a power circuit
TWI692927B (zh) * 2019-05-03 2020-05-01 台達電子工業股份有限公司 電力電路以及驅動電路
US10666246B2 (en) 2016-12-30 2020-05-26 Delta Electronics, Inc. Driving circuit and a desaturation circuit of a power circuit
US10819332B2 (en) 2016-12-30 2020-10-27 Delta Electronics, Inc. Driving circuit of a power circuit and a package structure thereof
TWI711257B (zh) * 2019-05-03 2020-11-21 台達電子工業股份有限公司 電力電路以及積體電路
TWI778333B (zh) * 2019-01-30 2022-09-21 台達電子工業股份有限公司 封裝結構以及製造方法
TWI799145B (zh) * 2022-02-18 2023-04-11 瑞昱半導體股份有限公司 D類放大器驅動電路

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6369503B2 (ja) * 2016-05-19 2018-08-08 マツダ株式会社 自動変速機の制御方法及び制御装置
TWI769160B (zh) * 2016-06-03 2022-07-01 美商英特矽爾美國有限公司 用以軟啟動大功率電荷泵的方法、電路，及電子系統
US9906221B1 (en) * 2016-12-30 2018-02-27 Delta Electronics, Inc. Driving circuit of a power circuit
US10978403B2 (en) 2019-01-30 2021-04-13 Delta Electronics, Inc. Package structure and method for fabricating the same
TWI692203B (zh) * 2017-05-26 2020-04-21 新唐科技股份有限公司 位準轉換電路
JP7305934B2 (ja) * 2018-08-02 2023-07-11 富士電機株式会社 差動増幅回路を備える装置
TWI675538B (zh) * 2018-08-23 2019-10-21 大陸商明緯（廣州）電子有限公司 電源控制電路
US10468961B1 (en) 2018-08-23 2019-11-05 Meanwell (Guangzhou) Electronics Co., Ltd. Power source control circuit
TWI691157B (zh) * 2018-10-22 2020-04-11 台達電子工業股份有限公司 電力電路以及驅動電路
US11095282B2 (en) * 2018-12-05 2021-08-17 Texas Instruments Incorporated Methods and apparatus to implement current limit test mode
CN109687858B (zh) * 2018-12-26 2023-06-20 深圳航天东方红海特卫星有限公司 一种卫星用高电压端pmos驱动电路
CN110429800B (zh) * 2019-08-12 2021-05-18 上海南芯半导体科技有限公司 一种低压降驱动器及实现方法
US10972117B2 (en) * 2019-09-09 2021-04-06 Analog Devices International Unlimited Company Differential clamp circuits with current recirculation
US11463082B2 (en) * 2020-01-22 2022-10-04 Delta Electronics, Inc. Waveform conversion circuit for gate-driving circuit
US20230253957A1 (en) * 2020-06-15 2023-08-10 Ariel Scientific Innovations Ltd. Control circuit for ring oscillator-based power controller
WO2023272674A1 (en) * 2021-07-01 2023-01-05 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based multi-channel switching semiconductor device and method for manufacturing the same
TWI790051B (zh) * 2021-12-16 2023-01-11 應廣科技股份有限公司 具有快速洩壓能力的線性穩壓電路
CN114301034A (zh) * 2021-12-28 2022-04-08 苏州锴威特半导体股份有限公司 一种带有过流保护功能的氮化镓功率管驱动电路

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648735A (en) * 1996-04-23 1997-07-15 Analog Devices, Inc. Comparator with a predetermined output state in dropout
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
JP2002042467A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp 電圧降圧回路およびそれを備える半導体集積回路装置
JP2003244966A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 駆動回路
JP4712519B2 (ja) * 2005-05-27 2011-06-29 フリースケール セミコンダクター インコーポレイテッド ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路
JP4792034B2 (ja) * 2005-08-08 2011-10-12 スパンション エルエルシー 半導体装置およびその制御方法
US8044685B2 (en) * 2006-06-12 2011-10-25 System General Corp. Floating driving circuit
KR100792441B1 (ko) * 2006-06-30 2008-01-10 주식회사 하이닉스반도체 반도체 메모리 장치
JP2008167091A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Ind Co Ltd 三角波発生回路およびｐｗｍ変調回路
TW200835125A (en) * 2007-02-08 2008-08-16 Richtek Techohnology Corp Circuit for charging the boot-strap capacitor of voltage converter
JP5104118B2 (ja) * 2007-08-09 2012-12-19 富士通セミコンダクター株式会社 内部電源回路
CN100527039C (zh) * 2007-09-04 2009-08-12 北京时代民芯科技有限公司 利用放大器内置补偿网络提高性能的低压差线性稳压器
DE102007061978B4 (de) * 2007-12-21 2013-04-11 Infineon Technologies Ag Schaltungsanordnung zum Bereitstellen einer Spannungsversorgung für eine Transistor-Treiberschaltung
JP5014194B2 (ja) * 2008-02-25 2012-08-29 セイコーインスツル株式会社 ボルテージレギュレータ
JP5537270B2 (ja) * 2009-07-13 2014-07-02 ローム株式会社 出力回路
JP5498896B2 (ja) * 2010-08-26 2014-05-21 ルネサスエレクトロニクス株式会社 半導体チップ
CN102568402B (zh) * 2010-12-23 2013-06-12 上海贝岭股份有限公司 一种电平转换使能控制电路
JP5766992B2 (ja) * 2011-03-24 2015-08-19 トランスフォーム・ジャパン株式会社 スイッチング回路装置
JP2013208009A (ja) * 2012-03-29 2013-10-07 Brother Ind Ltd モータ制御装置
JP6496471B2 (ja) * 2013-02-28 2019-04-03 日立オートモティブシステムズ株式会社 負荷駆動制御装置
US9559613B2 (en) * 2013-09-18 2017-01-31 Infineon Technologies Ag System and method for a switch driver
US9172364B2 (en) * 2013-10-23 2015-10-27 Linear Technology Corporation Isolated bootstrapped switch
WO2015135072A1 (en) * 2014-03-12 2015-09-17 Gan Systems Inc. Power switching systems comprising high power e-mode gan transistors and driver circuitry
TWI559111B (zh) * 2014-06-26 2016-11-21 群聯電子股份有限公司 切換式穩壓器控制電路及穩定輸出電氣訊號方法
US9473027B2 (en) * 2014-07-25 2016-10-18 Monolithic Power Systems, Inc. Voltage regulator with hybrid adaptive voltage position and control method thereof
TWI573005B (zh) * 2015-05-13 2017-03-01 晶豪科技股份有限公司 低壓降穩壓器和包含低壓降穩壓器之輸出緩衝器
JP6634752B2 (ja) * 2015-09-16 2020-01-22 富士電機株式会社 デバイス
TWI540826B (zh) * 2015-09-23 2016-07-01 茂達電子股份有限公司 馬達關機方法及使用其的馬達驅動電路
US9831867B1 (en) * 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
US9906221B1 (en) * 2016-12-30 2018-02-27 Delta Electronics, Inc. Driving circuit of a power circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608629B2 (en) 2016-12-30 2020-03-31 Delta Electronics, Inc. Driving circuit of a power circuit
US10637459B2 (en) 2016-12-30 2020-04-28 Delta Electronics, Inc. Driving circuit and an under-voltage lockout circuit of a power circuit
US10666246B2 (en) 2016-12-30 2020-05-26 Delta Electronics, Inc. Driving circuit and a desaturation circuit of a power circuit
US10819332B2 (en) 2016-12-30 2020-10-27 Delta Electronics, Inc. Driving circuit of a power circuit and a package structure thereof
TWI778333B (zh) * 2019-01-30 2022-09-21 台達電子工業股份有限公司 封裝結構以及製造方法
TWI692927B (zh) * 2019-05-03 2020-05-01 台達電子工業股份有限公司 電力電路以及驅動電路
TWI711257B (zh) * 2019-05-03 2020-11-21 台達電子工業股份有限公司 電力電路以及積體電路
TWI799145B (zh) * 2022-02-18 2023-04-11 瑞昱半導體股份有限公司 D類放大器驅動電路

Also Published As

Publication number Publication date
TWI650924B (zh) 2019-02-11
US10326438B2 (en) 2019-06-18
CN108270345A (zh) 2018-07-10
US10103725B2 (en) 2018-10-16
US20180191342A1 (en) 2018-07-05
CN108270346A (zh) 2018-07-10
TW201824716A (zh) 2018-07-01
US10014853B1 (en) 2018-07-03
US20180191244A1 (en) 2018-07-05
TW201824724A (zh) 2018-07-01
CN108270417B (zh) 2022-01-25
US20180191245A1 (en) 2018-07-05
CN108270346B (zh) 2020-05-08
TWI631806B (zh) 2018-08-01
US9906221B1 (en) 2018-02-27
CN108270345B (zh) 2020-04-24
CN108270417A (zh) 2018-07-10
TWI663497B (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
TWI663497B (zh) 穩壓器以及積體電路
US10038364B2 (en) Ripple filter circuit and ripple filter method
US8933647B2 (en) LED controller with current-ripple control
US9496781B2 (en) Soft start circuit for switching converter and associated soft start method
US9923557B2 (en) Switching circuit and power conversion circuit
US10004117B2 (en) Amplifier for a constant-current LED driver circuit and constant-current LED driver IC device
US10666137B2 (en) Method and circuitry for sensing and controlling a current
US11209464B2 (en) Current detection circuit and power converter
US10666246B2 (en) Driving circuit and a desaturation circuit of a power circuit
US20150270774A1 (en) Power supply circuit
JP2013025577A (ja) 半導体集積回路
US8803360B2 (en) Boot-strap regulator for gate driver
US9877104B2 (en) Audio switch circuit with slow turn-on
TWI692927B (zh) 電力電路以及驅動電路
US9742399B2 (en) Proportional feedback for reduced overshoot and undershoot in a switched output
US10637459B2 (en) Driving circuit and an under-voltage lockout circuit of a power circuit
KR101229749B1 (ko) 부스트 컨버터의 슬로프 보상 회로
JP2013074537A (ja) コンパレータおよびそれを用いたｄｃ／ｄｃコンバータの制御回路、電子機器
TW201931748A (zh) 自舉式電路以及使用該自舉式電路之關聯的直流轉直流轉換器