JP6496471B2 - 負荷駆動制御装置 - Google Patents

負荷駆動制御装置 Download PDF

Info

Publication number
JP6496471B2
JP6496471B2 JP2013038121A JP2013038121A JP6496471B2 JP 6496471 B2 JP6496471 B2 JP 6496471B2 JP 2013038121 A JP2013038121 A JP 2013038121A JP 2013038121 A JP2013038121 A JP 2013038121A JP 6496471 B2 JP6496471 B2 JP 6496471B2
Authority
JP
Japan
Prior art keywords
driver
current
control device
current source
load drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013038121A
Other languages
English (en)
Other versions
JP2014165890A (ja
Inventor
隆弘 川田
隆弘 川田
亮一 大浦
亮一 大浦
理仁 曽根原
理仁 曽根原
義孝 阿部
義孝 阿部
山下 毅雄
毅雄 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2013038121A priority Critical patent/JP6496471B2/ja
Priority to US14/769,295 priority patent/US9780773B2/en
Priority to PCT/JP2013/083410 priority patent/WO2014132523A1/ja
Priority to CN201380073766.6A priority patent/CN105009452B/zh
Priority to EP13876670.4A priority patent/EP2963821B1/en
Publication of JP2014165890A publication Critical patent/JP2014165890A/ja
Application granted granted Critical
Publication of JP6496471B2 publication Critical patent/JP6496471B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching
    • H03K17/164Soft switching using parallel switching arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/012Modifications of generator to improve response time or to decrease power consumption
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/013Modifications of generator to prevent operation by noise or interference
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Landscapes

  • Electronic Switches (AREA)

Description

本発明は、負荷駆動制御装置に関し、特に負荷駆動の電圧波形の立上り時間及び立下り時間を制御する負荷駆動スロープ制御装置に関する。
負荷(例えば、ソレノイド)を駆動するために接続されたドライバ用トランジスタを例えばPWM(Pulse Width Modulation)制御のために、オンオフして負荷駆動するとき、ドライバ用トランジスタの出力電圧の高周波成分によるEMI(Electro Magnetic Interference)ノイズが発生する。
そのため、負荷を駆動するドライバ用トランジスタのオンオフ制御端子(例えばドライバ用トランジスタがMOSのときはゲート端子)の容量に対して、電流源を用いて充電または放電を行い制御することによって、十分な負荷駆動電圧波形の立上り時間及び立下り時間(以下では傾きないしはスロープともいう)を持せ、EMIノイズを低減させる方法がある。(例えば、特許文献1)
一般に、EMC(ElectroMagnetic Compatibility)技術として、以下の電圧波形と周波数スペクトルの関係が知られている。(例えば、非特許文献1)
図4(a)に示す周期T、パルス幅Pw、立上り時間tr、立下り時間tf、振幅Aの台形波の繰り返し波形からなる電圧波形において、tr=tfとしたとき、図4(b)のような基本周波数1/Tの高調波スペクトルが作る包絡線となる。
図4(b)から、低周波領域から周波数がf1=1/(πPw)までの周波数領域においては、高調波成分の数が少ないことから周波数特性が平坦に近似され、周波数がf1=1/(πPw)からf2=1/(πtr)までの周波数領域においては、周波数の増加に対して−20dB/decadeの割合で高周波成分が減少する。周波数がf2=1/(πtr)以上となる周波数領域においては、周波数の増加に対して−40dB/decadeの割合で高周波成分が減少する。
以上の電圧波形と周波数スペクトルの関係から、高周波領域における周波数スペクトルを減少させるためには、信号波形の立上り時間及び立下り時間を大きくすることが有効である。また、trとtfが異なる場合はf2の決定主要因は立上り時間tr、立下り時間tfの小さい方の値で決まる。
US2011/0175650号公報
鈴木茂夫著、『EMCと基礎技術』、工学図書株式会社、1996年、頁18
従来のEMIノイズ低減方法として、1例として図2に示すように、負荷2(ここではソレノイドもしくはインダクタ)を高圧電源VBに接続されたハイサイドドライバ用NMOSトランジスタ7で駆動する場合について説明する。(例えば、前記特許文献1のFIG.1B)
入力信号INHのオンに対応して、電流源制御手段3を用いて、信号S1によりオンオフが制御される電流源I1をオンし、信号S2によりオンオフが制御される電流源I2をオフし、ハイサイドドライバ用NMOSトランジスタ7のゲート容量を充電し、ゲート―ソース間電圧を上げ、ハイサイドドライバ用NMOSトランジスタ7の閾値電圧を上回ることで、ドライバ用NMOSトランジスタ7をオンする。
また、入力信号INHのオフに対応して、電流源制御手段3を用いて、信号S1により電流源I1をオフし、信号S2により電流源I2をオンし、ハイサイドドライバ用NMOSトランジスタ7のゲート容量を放電し、ゲート―ソース間電圧を下げ、ハイサイドドライバ用NMOSトランジスタ7の閾値電圧を下回ることで、ハイサイドドライバ用NMOSトランジスタ7をオフする。
ハイサイドドライバ用NMOSトランジスタ7のゲート容量を充電する電流源I1及び放電する電流源I2の電流値を小さくすることにより、ハイサイドドライバ用NMOSトランジスタ7のオンオフ時に十分な負荷駆動電圧波形の立上り立下り時間を持たせることができる。
しかし、一般に、ハイサイドドライバ用NMOSトランジスタ7のゲート容量のゲート―ドレイン間電圧依存性およびゲート―ソース間電圧依存性には非線形性がある。このため、ハイサイドドライバ用NMOSトランジスタ7のオンオフ時、負荷駆動電圧波形の傾きがより小さい箇所が発生する。
この負荷駆動電圧波形の傾きがより小さい箇所は図4(b)のf2周波数低減には寄与せず、EMIノイズの高周波領域における周波数スペクトル低減に効かない。一方で電力損失と発熱を大きくさせる課題がある。
図3に、図2の従来例の負荷駆動のタイミングチャートの一例を示す。ハイサイドドライバ用NMOSトランジスタ7のオンオフ時の電力損失PdHはハイサイドドライバ用NMOSトランジスタ7の出力電流IOUTHとドレイン―ソース間電圧VDSHとの積で求まり、負荷駆動電圧波形OUTの傾きがより小さい箇所があるため、電力損失PdHが大きくなり、これに伴い発熱がより大きくなる課題がある。
そこで、本発明は、EMIノイズを低減するとともに、ドライバ用トランジスタのオンオフ時の電力損失と発熱の低減を可能とする負荷駆動スロープ制御装置を提供する。
また、EMIノイズを低減するために十分な負荷駆動電圧波形の立上り時間及び立下り時間を持たせるとドライバ用トランジスタのオンオフ時の電力損失と発熱が増大し、特に負荷駆動ドライバを多チャネル集積した装置において、発熱による熱破壊の恐れが高まる課題がある。
そこで、本発明は、過温度でないときはEMIノイズを低減し、過温度時にはドライバ用トランジスタの過温度破壊を防ぐ負荷駆動スロープ制御装置を提供する。
上記課題を解決するために、本発明に係る負荷駆動制御装置は、負荷を駆動するドライバ用トランジスタと、前記ドライバ用トランジスタのオンオフ制御端子を介して駆動するプリドライバと、前記プリドライバの入力側と接続した容量と、第1の信号によりオンオフが制御されかつ前記容量を充電する電流を発生させる第1の電流源と、第2の信号によりオンオフが制御されかつ前記容量を放電する電流を発生させる第2の電流源と、を備え、前記容量を充電または放電することによって前記プリドライバの出力電圧を変化させ、前記プリドライバの前記出力電圧によって前記ドライバ用トランジスタをオンオフさせ、前記ドライバ用トランジスタをオンオフさせることによって前記負荷を駆動する電圧波形の立上り及び立下りの傾きが線形であることを特徴とする。
本発明によれば、EMIノイズを低減するとともに、ドライバ用トランジスタのオンオフ時の電力損失と発熱の低減を可能とする負荷駆動スロープ制御装置を提供できる。
また、過温度でないときはEMIノイズを低減し、ドライバ用トランジスタによる過温度破壊から保護できる負荷駆動スロープ制御装置を提供できる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の第1の実施形態である負荷駆動スロープ制御装置の構成を示すブロック図である。 負荷駆動スロープ制御装置の従来例の構成を示すブロック図である。 図2に示す実施例のタイミングチャートである。 電圧波形と周波数スペクトルの関係を説明するための図である。 電圧波形と周波数スペクトルの関係を説明するための図である。 図1に示す実施例のプリドライバ回路の例である。 図1に示す実施例のプリドライバ回路の例である。 図1に示す実施例の電流源の例である。 図1に示す実施例の電流源の例である。 図1に示す実施例の電流源の例である。 図1に示す実施例の電流源の例である。 図1に示す実施例のタイミングチャートである。 図1に示す実施例のタイミングチャートである。 図1に示す実施例のタイミングチャートである。 図1に示す実施例の別形態による実施例である。 本発明の第2の実施形態である負荷駆動スロープ制御装置の構成を示すブロック図である。 図9に示す実施例のタイミングチャートである。 図9に示す実施例の別形態による実施例である。 図11に示す実施例のタイミングチャートである。 本発明の第3の実施形態である負荷駆動スロープ制御装置の構成を示すブロック図である。 図13に示す実施例の別形態による実施例である。 図13に示す実施例の電流源の例である。 図13に示す実施例の電流源の例である。 図13に示す実施例の温度モニタ手段の例である。 図13に示す実施例の温度モニタ手段の例である。 図16(a)に示す温度モニタ手段の特性例を説明するための図である。 図13に示す電流量制御信号生成手段の1例である。 図13に示す実施例のタイミングチャートである。 本発明の第4の実施形態である負荷駆動スロープ制御装置の構成を示すブロック図である。 本発明の第5の実施形態である負荷駆動スロープ制御装置の構成を示すブロック図である。 図21に示す実施例の別形態による実施例である。 図20に示す実施例の負荷駆動スロープ制御装置の1例である。 図21に示す実施例の負荷駆動スロープ制御装置の1例である。
以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
本発明の第1の実施形態では、EMIノイズを低減するとともに、ドライバ用トランジスタのオンオフ時の電力損失と発熱の低減を可能とする負荷駆動スロープ制御装置1の構成及び動作について説明する。
図1は本発明の第1の実施形態であるハイサイドドライバ用NMOSトランジスタを用いた場合の負荷駆動スロープ制御装置1の全体構成である。
図1に示す負荷駆動スロープ制御装置1は、電源端子VBと、駆動対象となる負荷2と、電源端子VBと負荷2の間に接続したハイサイドドライバ用NMOSトランジスタ7と、ハイサイドドライバ用トランジスタ7のゲートを駆動するプリドライバ4と、プリドライバ4の入力GATEと接続した容量5と、第1の信号S1によりオンオフが制御されるプリドライバ4の入力GATEに接続する容量5を充電する電流を発生させる第1の電流源I1と、第2の信号S2によりオンオフが制御されるプリドライバ4の入力GATEに接続する容量5を放電する電流を発生させる第2の電流源I2を備えている。
入力信号INHのオンに対応して、電流源制御手段3を用いて、信号S1によりオンオフが制御される電流源I1をオンし、信号S2によりオンオフが制御される電流源I2をオフする。
電流源I1は例えば、図6(a)に示すように、定電流源6aと信号S1によりオンオフが制御されるスイッチ9aから構成される。電流源I2は例えば、図6(b)に示すように、定電流源6bと信号S2によりオンオフが制御されるスイッチ9bから構成される。ここで、スイッチ9a,9bは例えばアナログスイッチ回路により構成される。
また、電流源I1,I2は、1例として電流源I1の場合を図6(c)に示すように、電流コピー回路I11を介して、定電流源6aと信号S1によりオンオフが制御されるスイッチ9aから構成してもよい。ここでは1例として電流コピー回路I11はPMOSトランジスタであるPMAとPMBから構成されるカレントミラー回路から構成した場合を示す。
プリドライバ4の入力GATEと接続した容量5を電流値=Is1で充電することにより、プリドライバの入力電圧GATEの立上りの傾きはIs1/Cとなる。ここで、容量5の容量値をCとし、電圧依存性はハイサイドドライバ用NMOSトランジスタのゲート容量の電圧依存性に比べ小さい素子を用いる。
プリドライバ4は入力電圧GATEと出力電圧HGATEとに線形関係があることを特徴とする。例えば、プリドライバ4のゲインを1とする、図5(a)、(b)に示すようなN型及びP型トランジスタによって構成されたソースフォロア回路またはオペアンプによって構成されたボルテージフォロア回路を有する場合について以下説明する。
このとき、プリドライバ4の出力電圧HGATEの立上りの傾きもIs1/Cとなり、ハイサイドドライバ用NMOSトランジスタ7のゲート電圧を制御することで、ハイサイドドライバ用NMOSトランジスタ7をオンする。
また、入力信号INHのオフに対応して、電流源制御手段3を用いて、信号S1により電流源I1をオフし、信号S2により電流源I2をオンし、プリドライバ4の入力GATEと接続した容量5を電流値=Is2で放電することにより、プリドライバの入力電圧GATE及び出力電圧HGATEの傾きは−Is2/Cとなり、ハイサイドドライバ用NMOSトランジスタ7のゲート電圧を制御することで、ハイサイドドライバ用NMOSトランジスタ7をオフする。
ハイサイドドライバ用NMOSトランジスタ7の負荷2と接続する出力電圧OUTとゲート電圧であるHGATEはソースフォオア回路もしくはドレイン接地増幅回路の構成であることからゲインは1であり、出力電圧OUTはハイサイドドライバ用NMOSトランジスタ7がオンするとき、傾きはIs1/Cとなり、オフするときは、傾きはIs2/Cとなる。
電流源I1,I2は信号S1,S2の2つの信号の代わりに1信号で構成することも可能である。1例として、図6(d)に示すように、信号S2によりオンオフが制御されるスイッチ9bと電流値がIs1である定電流源6aと電流値がIs2である定電流源6bと電流コピー回路I11から構成されるI3によって、Is1<Is2とする。このときスイッチ9bがオンのときGATEから電流値Is2−Is1を放電し、スイッチ9bがオフのとき、GATEに電流値Is1を充電することができる。
図1に示した第1の実施例において、負荷2として、ソレノイドもしくはインダクタに適用した場合の動作を図7(a)のタイミングチャートを用いて説明する。
タイミングチャートの例として本実施例では、入力信号INHがオンの期間をハイサイドオン期間、入力信号INHがオフの期間をハイサイドオフ期間とする。
ハイサイドオン期間は、ハイサイドドライバ用NMOSトランジスタ7から負荷2に出力電流IOUTHを流すため、リーク電流の影響を無視すると、出力端子OUTは電源電圧VBから、ハイサイドドライバ用NMOSトランジスタ7のオン電圧VonH分、電圧降下した電圧となる。ここで、オン電圧VonHはハイサイドドライバ用NMOSトランジスタ7のオン抵抗をRonH、駆動電流をIHとした時、VonH=IH×RonHである。
ハイサイドドライバ用NMOSトランジスタ7のソース電圧はOUT端子電圧であるため、NMOSの閾値電圧Vthnとすると、大電流を駆動するドライバ回路においてオン抵抗RonHは低抵抗であることが好ましく、IH×RonH<Vthnとなる。これより、ハイサイドドライバ用NMOSトランジスタ7をオンさせるために必要なHGATEの電圧は、
HGATE電圧=VB−VonH+Vthn=VB−IH×RonH+Vthn>VB
となる。よって、HGATE電圧はVB電圧以上であることが必要である。HGATE電圧を出力するプリドライバ4に供給されるVCP電圧もVB電圧より高電位であることが必要である。
VCP電圧は、例えば、図1に示したように装置外部電源から端子経由で供給しても、図面では非表示であるが、VB電源からチャージポンプやDCDCコンバータやブートストラップなどから生成して構成してもよい。
ハイサイドオン期間からハイサイドオフ期間へ遷移するとき、ハイサイドドライバ用NMOSトランジスタ7はオフする。このとき、負荷2のフライバック電圧が発生し、ダイオード8によってGNDから出力端子OUTに電流が流れるため、リーク電流の影響を無視すると、出力端子OUTはGNDからダイオードの順方向電圧VOFF電圧分降下した電圧となる。
ハイサイドドライバ用NMOSトランジスタ7のゲート−ソース間電圧が閾値電圧Vthn以下におけるデバイス特性に依存するため必須の条件では無いが、HGATE電圧はハイサイドドライバ用NMOSトランジスタ7を完全にオフさせるため
HGATE電圧=OUT端子電圧=−VOFF
としてもよい。この場合、プリドライバ4の基準電位はOUT端子と同電位が望ましい。但し、図1においては、プリドライバ4の基準電位はGNDとしている。
ハイサイドドライバ用NMOSトランジスタ7のドレイン−ソース間電圧は図7(a)のVDSHとして示したとおり、電圧波形の立上り及び立下りの傾きが線形である。これにより、ハイサイドドライバ用NMOSトランジスタ7のオンオフ時の電力損失PdH=IOUTH×VDSHを図4(b)のf2周波数により特徴づけられるEMIノイズの高周波領域特性に最低限必要な量とすることが可能となり、電力損失と伴に発熱を抑えることが可能となる。
なお、図1の構成では負荷2のフライバック電圧が発生に対して、ダイオード8によってGNDから出力端子OUTに電流が流したが、図8に示すようにダイオード8ではなく、同期整流を行う、ローサイドドライバ用NMOS10を用いる構成でもよい。ここでは1例として、入力信号INLのオンオフに対応して、電源電圧をVCCとしたドライバ13を介して、ローサイドドライバ用NMOS10のゲートをオンオフする構成とした。
図1に示した第1の実施例において、負荷2として、抵抗負荷に適用した場合のタイミングチャート例を図7(b)に示す。
負荷2が抵抗負荷のため、ハイサイドドライバ用NMOSトランジスタ7がオフしたとき、負荷2のフライバック電圧は発生しない。そのため、図1においてダイオード8は不要である。
ハイサイドドライバ用NMOSトランジスタ7のドレイン−ソース間電圧は図7(b)のVDSHとして示したとおり、電圧波形の立上り及び立下りの傾きが線形である。これにより、ハイサイドドライバ用NMOSトランジスタ7のオンオフ時の電力損失PdH=IOUTH×VDSHを図4(b)のf2周波数により特徴づけられるEMIノイズの高周波領域特性に最低限必要な量とすることが可能となり、電力損失と伴に発熱を抑えることが可能である。
図1に示した第1の実施例において、負荷2として、容量負荷に適用した場合のタイミングチャート例を図7(c)に示す。
負荷2が容量負荷のため、ハイサイドドライバ用NMOSトランジスタ7がオフしたとき、負荷2のフライバック電圧は発生しない。そのため、図1においてダイオード8は不要である。また負荷2が充電されると放電されない限り、出力電圧OUTは変化しない。
ハイサイドドライバ用NMOSトランジスタ7のドレイン−ソース間電圧は図7(c)のVDSHとして示したとおり、負荷2の容量負荷が充電されていない場合、電圧波形の立下りの傾きが線形である。これにより、ハイサイドドライバ用NMOSトランジスタ7のオン時の電力損失PdH=IOUTH×VDSHを図4(b)のf2周波数により特徴づけられるEMIノイズの高周波領域特性に最低限必要な量とすることが可能となり、電力損失と伴に発熱を抑えることが可能である。ここで、ハイサイドドライバ用NMOSトランジスタ7の出力電流をIOUTHとした。
以上、図7(a)〜(c)を用いて説明した負荷2に対して、いずれもEMIノイズを低減するとともに、ドライバ用トランジスタのオンオフ時の電力損失と発熱を低減する負荷駆動スロープ制御装置を可能とする。負荷2として、ソレノイドもしくはインダクタ、抵抗、容量を組み合わせても良い。
本発明の第2の実施形態として、EMIノイズを低減するとともに、ドライバ用トランジスタのオンオフ時の電力損失と発熱の低減を可能とする負荷駆動スロープ制御装置において、ドライバ用トランジスタがGNDに接続して負荷2を駆動するローサイドドライバ用トランジスタとする構成及び動作について説明する。
図9は本発明の第2の実施形態の1形態であり、以下では実施例1の1形態である図1からの差分に関して説明する。
図9に示す負荷駆動スロープ制御装置1は、電源端子VBと、駆動対象となる負荷2と、GND端子と負荷2の間に接続したローサイドドライバ用PMOSトランジスタ10と、ローサイドドライバ用トランジスタ10のゲートを駆動するプリドライバ4と、プリドライバ4の入力GATEと接続した容量5と、第1の信号S1によりオンオフが制御されるプリドライバ4の入力GATEに接続する容量5を充電する電流を発生させる第1の電流源I1と、第2の信号S2によりオンオフが制御されるプリドライバ4の入力GATEに接続する容量5を放電する電流を発生させる第2の電流源I2を備えている。
入力信号INLのオンに対応して、電流源制御手段3Lを用いて、信号S1によりオンオフが制御される電流源I1をオフし、信号S2によりオンオフが制御される電流源I2をオンする。
プリドライバ4の入力GATEと接続した容量5を電流値=Is2で放電することにより、プリドライバの入力電圧GATEの立下りの傾きは−Is2/Cとなる。ここで、容量5の容量値をCとし、電圧依存性はローサイドドライバ用PMOSトランジスタ10のゲート容量の電圧依存性に比べ小さい素子を用いる。
図1と同様に、プリドライバ4は入力電圧GATEと出力電圧LGATEとに線形関係があることを特徴とし、例えばプリドライバ4のゲインを1とする。
このとき、プリドライバの出力電圧LGATEの立下りの傾きも−Is2/Cとなり、ローサイドドライバ用PMOSトランジスタ10のゲート電圧を制御することで、ローサイドライバ用PMOSトランジスタ10をオンする。
また、入力信号INLのオフに対応して、電流源制御手段3Lを用いて、信号S1により電流源I1をオンし、信号S2により電流源I2をオフし、プリドライバ4の入力GATEと接続した容量5を電流値=Is1で充電することにより、プリドライバの入力電圧GATE及び出力電圧LGATEの傾きはIs1/Cとなり、ローサイドドライバ用PMOSトランジスタ10のゲート電圧を制御することで、ローサイドドライバ用PMOSトランジスタ10をオフする。
ローサイドドライバ用PMOSトランジスタ10の負荷2と接続する出力電圧OUTとゲート電圧であるLGATEはソースフォオア回路もしくはドレイン接地増幅回路の構成であることからゲインは1であり、出力電圧OUTはローサイドドライバ用PMOSトランジスタ10がオンするとき、傾きは−Is2/Cとなり、オフするときは、傾きはIs1/Cとなる。
図9に示した第2の実施形態の1形態において、負荷2として、ソレノイドもしくはインダクタに適用した場合の動作を図10のタイミングチャートを用いて説明する。
タイミングチャートの例として本実施例では、入力信号INLがオンの期間をローサイドオン期間、入力信号INLがオフの期間をローサイドオフ期間とする。
ローサイドオン期間からローサイドオフ期間へ遷移するとき、ローサイドドライバ用PMOSトランジスタ10はオフする。このとき、負荷2のフライバック電圧が発生し、ダイオード8によって出力端子OUTからVBに電流が流れるため、リーク電流の影響を無視すると、出力端子OUTはVBからダイオードの順方向電圧VOFF電圧分上昇した電圧となる。
ローサイドドライバ用PMOSトランジスタ10のゲート−ソース間電圧が閾値電圧Vthp以下におけるデバイス特性に依存するため必須の条件では無いが、LGATE電圧はローサイドドライバ用PMOSトランジスタ10を完全にオフさせるため
LGATE電圧=OUT端子電圧=VB+VOFF>VB
であることが好ましい。この場合、図9において、プリドライバ4の電源電位はVB電位以上であることが必要となり、VCPとする。
ローサイドドライバ用PMOSトランジスタ10のソース−ドレイン間電圧は図10にOUT=−VDSLとして示したとおり、電圧波形の立上り及び立下りの傾きが線形である。これにより、ローサイドドライバ用PMOSトランジスタ10のオンオフ時の電力損失PdL=IOUTL×(−VDSL)を図4(b)のf2周波数により特徴づけられるEMIノイズの高周波領域特性に最低限必要な量とすることが可能となり、電力損失と伴に発熱を抑えることが可能となる。
なお、図9の構成では負荷2のフライバック電圧が発生に対して、ダイオード8によって出力端子OUTからVBに電流が流したが、図8のハイサイドドライバ構成と同様に、ダイオード8ではなく、同期整流を行う構成でもよい。
図11は本発明の第2の実施形態の第2の形態であり、以下では実施例2の1形態である図9からの差分に関して説明する。
図11に示す負荷駆動スロープ制御装置1は、電源端子VBと、駆動対象となる負荷2と、GND端子と負荷2の間に接続したローサイドドライバ用NMOSトランジスタ10と、ローサイドドライバ用NMOSトランジスタ10のゲートを駆動するプリドライバ4Lと、プリドライバ4Lの入力GATEと接続した容量5と、第1の信号S1によりオンオフが制御されるプリドライバ4Lの入力GATEに接続する容量5を充電する電流を発生させる第1の電流源I1と、第2の信号S2によりオンオフが制御されるプリドライバ4Lの入力GATEに接続する容量5を放電する電流を発生させる第2の電流源I2を備えている。
ここで、プリドライバ4Lはオペアンプ回路から構成され、ローサイドドライバ用トランジスタNMOS10のドレイン電圧をフィードバックすることを特徴とする。
ローサイドドライバ用NMOSトランジスタ10のドレイン端子は負荷2と接続する出力電圧OUTと同電位であり、オペアンプであるプリドライバ4Lにより、電圧フィードバックされているため、出力電圧OUTはプリドライバ4Lの入力信号GATEと同様に、ローサイドドライバ用NMOSトランジスタ10がオンするとき、傾きは−Is2/Cとなり、オフするときは、傾きはIs1/Cとなる。
図11に示した第2の実施形態の第2の形態において、負荷2として、ソレノイドもしくはインダクタに適用した場合の動作を図12のタイミングチャートを用いて説明する。
ローサイドオン期間からローサイドオフ期間へ遷移するとき、ローサイドドライバ用NMOSトランジスタ10はオフする。このとき、負荷2のフライバック電圧が発生し、ダイオード8によって出力端子OUTからVBに電流が流れるため、リーク電流の影響を無視すると、出力端子OUTはVBからダイオードの順方向電圧VOFF電圧分上昇した電圧となる。
ローサイドドライバ用NMOSトランジスタ10のドレイン−ソース間電圧は図12にOUT=VDSLとして示したとおり、電圧波形の立上り及び立下りの傾きが線形である。これにより、ローサイドドライバ用NMOSトランジスタ10のオンオフ時の電力損失PdL=IOUTL×VDSLを図4(b)のf2周波数により特徴づけられるEMIノイズの高周波領域特性に最低限必要な量とすることが可能となり、電力損失と伴に発熱を抑えることが可能となる。
なお、図11の構成では負荷2のフライバック電圧が発生に対して、ダイオード8によって出力端子OUTからVBに電流が流したが、図8のハイサイドドライバ構成と同様に、ダイオード8ではなく、同期整流を行う構成でもよい。
本発明の第3の実施形態では、過温度でないときはEMIノイズを低減し、過温度時にはドライバ用トランジスタの過温度破壊を防ぐ構成及び動作について説明する。
図13は本発明の第3の実施形態の第1の形態であり、以下では実施例1の1形態である図1からの差分に関して説明する。
図13において、電流量制御信号ICONにより、第1の電流源I1及び第2の電流源I2の電流量を変える機能と、温度モニタ手段11と、温度モニタ手段11の出力信号TEMPを電流量制御信号ICONに対応させる電流量制御信号生成手段12を備える。
I1、I2電流源の電流量を例えば、Is1=Is2=Iとしたき、実施例1にて説明のとおり、ハイサイドドライバ用NMOSトランジスタ7のオンオフによるOUT電圧波形の傾きは立上りI/C、立下り−I/Cとなる。
ハイサイドドライバ用NMOSトランジスタ7のオンまたはオフによる電力損失PdHは
周期をTとしたとき
PdH=IH×(VB+VOFF)/2×(dt/T)×2
となる。ここで、ハイサイドドライバ用NMOSトランジスタ7の駆動電流をIH、負荷2のフライバック電圧が発生した場合のダイオード8による順方向電圧降下分をVOFFとする。負荷2において、フライバック電圧が発生しない場合はVOFF=0Vである。dtをハイサイドドライバ用NMOSトランジスタ7のオフからオンまたはオンからオフしたときの、OUT電圧の立上りまたは立下り時間とする。
dt=(VB+VOFF)/(I/C)=(VB+VOFF)×C/I
となる。これより、
PdH=(IH×(VB+VOFF)^2)/T×(C/I)
となる。
以上より、電流量制御信号ICONにより、第1の電流源I1及び第2の電流源I2の電流量を変えることで、例えば、電流量をIs1=Is2=Iとし、Iを増加させたとき、OUT電圧波形の傾きは増加し、図4(b)のf2周波数が増加し、高周波領域におけるEMIノイズが増加する。一方で、OUT電圧の立上り、立下り時間dtは減少し、電力損失PdHも減少させることが可能である。
温度モニタ手段11として、例えば、図16(a)に示すように、定電流源6cをダイオード11a1に与え、ダイオードの順方向電圧の温度変化をオペアンプ11a2と抵抗11a3,11a4によって構成された増幅回路を介して、電圧TEMPとして出力することにより、図17で示すように、温度をモニタすることが可能である。温度モニタ手段11として、例えば図16(b)に示すように、サーミスタ11b1の抵抗値の温度変化を抵抗11b2と、オペアンプ11b3から構成されるボルテージフォロア回路を用いて、電圧TEMPとして出力してもよい。
温度情報信号TEMPを入力とする電流量制御信号生成手段12により、電流量制御信号ICONを生成する。電流量制御信号生成手段12の構成、動作の1例を以下説明する。
電流量制御信号生成手段12として、図18に示すように、コンパレータ12a、12bを用いて、図17で示した関係がある入力信号TEMPに対して、例えば、100℃、150℃に対応する3.5V、3Vを閾値電圧として設定する。出力信号である電流量制御信号ICON(1例として2ビット信号とする)は温度100℃以下ではICON=LL、温度100℃から150℃において、ICON=LH、温度150℃以上でICON=HHとする。なお、コンパレータ12a,12bの出力信号である電流量制御信号ICONのLからHへ切替り閾値電圧とHからLへの切替り閾値電圧とで、ヒステリシスを持たせても良い。
電流源I1として、例えば図15(a)に示すように、信号S1によりオンオフされるスイッチ9aと、電流量制御信号ICONの下位1ビット信号ICON[0]がLのときオフ、Hのときオンするスイッチ9c1と、電流量制御信号ICONの上位1ビット信号ICON[1]がLのときオフ、Hのときオンするスイッチ9c2と、それぞれの電流値がIs,Is,2Isとなる定電流源6a1,6a2,6a3から構成されるとする。
同様に、電流源I2として、例えば図15(b)に示すように、信号S2によりオンオフされるスイッチ9bと、電流量制御信号ICONの下位1ビット信号ICON[0]がLのときオフ、Hのときオンするスイッチ9d1と、電流量制御信号ICONの上位1ビット信号ICON[1]がLのときオフ、Hのときオンするスイッチ9d2と、それぞれの電流値がIs,Is,2Isとなる定電流源6b1,6b2,6b3から構成されるとする。
このとき、例えば、第1の電流源I1及び第2の電流源I2の電流量をIs1=Is2=Iとしたとき、電流量制御信号ICON2ビット信号のH、LをICON[1]、ICON[0]の並びで表記したとき、ICON=LLのとき、I=Is、ICON=LHのとき、I=2Is、ICON=HHのとき、I=4Isと、温度情報信号TEMPから電流量制御信号ICONを介して、電流源I1及びI2の電流量と対応づけすることができる。
このときの動作例として、タイミングチャート例を図19に示す。
温度上昇に伴い、電流源I1およびI2の電流量をIs→2Is→4Isのように増加させることにより、高温時に、OUT電圧の立上り、立下り時間dtを減少させ、ハイサイドドライバ用NMOSトランジスタ7による電力損失PdHとそれに伴う発熱を減少させることが可能である。
以上より、ハイサイドドライバ用NMOSトランジスタ7での発熱、過温度破壊を防ぐことが可能である。
また、図14に示すように、温度モニタ手段11をハイサイドドライバ用NMOSトランジスタ7近傍に配置することにより、局所的、過渡的なハイサイドドライバ用NMOSトランジスタ7での発熱、過温度破壊を防ぐことが可能である。ハイサイドドライバ用NMOSトランジスタ7近傍とは、例えば、温度モニタ手段11がハイサイドドライバ用NMOSトランジスタ7を実装する絶縁基板に実装される場合である。
図23は本発明の第3の実施形態の第2の形態である。
図23において、従来例の1形態である図2からの差分は、電流量制御信号ICONにより、第1の電流源I1及び第2の電流源I2の電流量を変える機能と、温度モニタ手段11と、温度モニタ手段11の出力信号TEMPを電流量制御信号ICONに対応させる電流量制御信号生成手段12を備える。
本形態では図13と異なり、電流源I1、I2はハイサイドドライバ用NMOSトランジスタ7のゲート容量に対して、充電、放電する。前述のとおり、ゲート容量電圧依存性の非線形性のため、図13の実施形態よりもハイサイドドライバ用NMOSトランジスタ7のオン、オフ時の電力損失PdHは増加し、発熱する。
しかしながら、温度モニタ手段11と、温度モニタ手段11の出力信号TEMPを電流量制御信号ICONに対応させる電流量制御信号生成手段12と、電流量制御信号ICONにより、第1の電流源I1及び第2の電流源I2の電流量を変える機能を備えることにより、図13の実施形態と同様に、OUT出力電圧の立上り、立下りに関して、高温時に立上り、立下り時間dtを減少させ、ハイサイドドライバ用NMOSトランジスタ7による電力損失PdHとそれに伴う発熱を減少させることが可能である。
以上より、ハイサイドドライバ用NMOSトランジスタ7での発熱、過温度破壊を防ぐことが可能である。
また、図24に示すように、温度モニタ手段11をハイサイドドライバ用NMOSトランジスタ7近傍に配置することにより、局所的、過渡的なハイサイドドライバ用NMOSトランジスタ7での発熱、過温度破壊を防ぐことが可能である。ハイサイドドライバ用NMOSトランジスタ7近傍とは、例えば、温度モニタ手段11がハイサイドドライバ用NMOSトランジスタ7を実装する絶縁基板に実装される場合である。
本発明の第4の実施形態として複数の負荷駆動スロープ制御装置を集積化した例として、過温度でないときはEMIノイズを低減し、過温度時にはドライバ用トランジスタの過温度破壊を防ぐ構成例を図20に示す。
ここで、負荷駆動スロープ制御装置1として、例えば、図13もしくは図23のように電流量制御信号ICONの入力を持ち、集積回路100として、温度モニタ手段11と電流量制御信号手段12を備える。
温度モニタ11による温度情報TEMPが高温時に、OUT1及びOUT2の電圧の立上り、立下り時間dtを減少させ、各チャネルにおける負荷駆動スロープ制御装置1のハイサイドドライバ用NMOSトランジスタ7による電力損失PdHとそれに伴う発熱を減少させることが可能である。
以上より、過温度でないときはEMIノイズを低減し、ハイサイドドライバ用NMOSトランジスタ7での発熱、過温度破壊を防ぐことが可能である。
本発明の第5の実施形態として複数の負荷に対する負荷駆動スロープ制御装置を集積化した例として、2つの負荷を駆動し、過温度でないときはEMIノイズを低減し、過温度時にはドライバ用トランジスタの過温度破壊を防ぐ構成例を図21に示す。
ここで、負荷駆動スロープ制御装置1として、例えば、図14もしくは図24のように電流量制御信号ICONの入力を持ち、温度モニタ手段11をハイサイドドライバ用NMOSトランジスタ7近傍に配置し、温度情報TEMPを出力信号として持ち、集積回路100として、温度モニタ手段11と電流量制御信号手段12を備える。
負荷駆動スロープ制御装置1、各チャネルの温度モニタ11による温度情報が高温時に、各チャネル毎に出力OUTの電圧の立上り、立下り時間dtを減少させ、負荷駆動スロープ制御装置1、各チャネルのハイサイドドライバ用NMOSトランジスタ7による電力損失PdHとそれに伴う発熱を減少させることが可能である。
以上より、過温度でないときはEMIノイズを低減し、ハイサイドドライバ用NMOSトランジスタ7での発熱、過温度破壊を防ぐことが可能である。
また、図22に示すように、各チャネルの負荷駆動スロープ制御装置1とは別に温度モニタ手段11を集積回路100内に持たせる構成でも良い。
以上の実施例3〜5において、過温度でないときはEMIノイズを低減し、過温度時にはドライバ用トランジスタの過温度破壊を防ぐ負荷駆動スロープ制御装置を可能とする。なお、実施例1と同様に負荷2はソレノイドもしくはインダクタに限定されず、負荷駆動として、ハイサイドドライバのみに限定されない。また、図面において、非表示であるが、ある高温において(例えば180℃)、ハイサイドドライバ用NMOSトランジスタ7の過温度破壊を確実に防ぐため、温度モニタ手段11を用いて、ある高温(例えば180℃)をモニタした際、入力信号INHをオフ設定に、もしくは、ハイサイドドライバ用NMOSトランジスタ7のゲートをオフする制御を行ってもよい。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換える事が可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について他の構成の追加・削除・置換をする事が可能である。
また、制御線や信号線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や信号線を示しているとは限らない。
1 負荷駆動スロープ制御装置
2 負荷
3,3L 電流源制御手段
4 プリドライバ
5 容量
6a〜6c 定電流源
7 ハイサイドドライバ用トランジスタ
8 ダイオード
9a〜9d スイッチ
10 ローサイドドライバ用トランジスタ
11 温度モニタ手段
12 電流量制御信号生成手段
13 ドライバ
100 集積回路
INH,INL 入力信号
S1〜S2 制御信号
I1〜I3 電流源
ICON 電流量制御信号
TEMP 温度情報信号

Claims (15)

  1. 負荷を駆動するドライバ用トランジスタと、
    前記ドライバ用トランジスタのオンオフ制御端子を介して駆動するプリドライバと、
    前記プリドライバの入力側と接続した容量と、
    第1の信号によりオンオフが制御されかつ前記容量を充電する電流を発生させる第1の電流源と、
    第2の信号によりオンオフが制御されかつ前記容量を放電する電流を発生させる第2の電流源と、を備え、
    前記容量を充電または放電することによって前記プリドライバの出力電圧を変化させ、
    前記第1の電流源と前記第2の電流源それぞれの電流量は、前記ドライバ用トランジスタの温度情報をヒステリシスを持つ閾値と比較することで生成される第3の信号によって可変され
    記プリドライバの前記出力電圧によって前記ドライバ用トランジスタをオンオフさせることを特徴とする負荷駆動制御装置。
  2. 請求項1に記載の負荷駆動制御装置であって、
    前記ドライバ用トランジスタが高圧電源側に接続されて前記負荷を駆動するハイサイドドライバ用ランジスタであることを特徴とする負荷駆動制御装置。
  3. 請求項1に記載の負荷駆動制御装置であって、
    前記ドライバ用トランジスタがGND側に接続されて前記負荷を駆動するローサイドドライバ用トランジスタであることを特徴とする負荷駆動制御装置。
  4. 請求項1ないし3に記載のいずれかの負荷駆動制御装置であって、
    前記プリドライバがN型及びP型トランジスタによって構成されたソースフォロア回路またはオペアンプによって構成されたボルテージフォロア回路を有することを特徴とする負荷駆動制御装置。
  5. 請求項1ないし4に記載のいずれかの負荷駆動制御装置であって
    記第3の信号に基づいて前記第1の電流源及び前記第2の電流源の電流量を変えることによって、前記負荷を駆動する電圧波形の立上り及び立下りの傾きを変えることを特徴とする負荷駆動制御装置。
  6. 請求項1ないし5に記載のいずれかの負荷駆動制御装置であって、
    前記ドライバ用トランジスタに関する温度情報信号を取得する温度モニタ手段と、
    前記温度情報信号に対応した前記第3の信号を出力する電流量制御信号生成手段と、を有することを特徴とする負荷駆動制御装置。
  7. 請求項6に記載の負荷駆動制御装置であって、
    前記温度モニタ手段は、前記ドライバ用トランジスタを実装するための絶縁基板上に配置されることを特徴とする負荷駆動制御装置。
  8. 請求項6または7に記載のいずれかの負荷駆動制御装置であって、
    前記ドライバ用トランジスタが複数設けられ、
    複数の前記ドライバ用トランジスタ及び前記温度モニタ手段は、同一の集積回路上に集積され、
    前記電流量制御信号生成手段が出力する前記第3の信号は、複数の前記ドライバ用トランジスタに対応して複数設けられた前記第1の電流源及び前記第2の電流源の電流量を可変することを特徴とする負荷駆動制御装置。
  9. 請求項6ないし7に記載のいずれかの負荷駆動制御装置であって、
    前記ドライバ用トランジスタが複数設けられ、
    前記温度モニタ手段は、複数の前記ドライバ用トランジスタに対応して複数設けられ、
    複数の前記ドライバ用トランジスタ及び複数の前記温度モニタ手段は、同一の集積回路上に集積され、
    前記電流量制御信号生成手段は、複数の前記温度モニタ手段に対応した複数の前記第3の信号を出力し、
    複数の前記第3の信号は、複数の前記ドライバ用トランジスタに対応して複数設けられた前記第1の電流源及び前記第2の電流源の電流量をそれぞれ可変することを特徴とする負荷駆動制御装置。
  10. 負荷を駆動するドライバ用トランジスタと、
    前記ドライバ用トランジスタのオンオフ制御端子の容量を、第1の信号によりオンオフが制御することにより充電するための電流を発生させる第1の電流源と、
    前記ドライバ用トランジスタのオンオフ制御端子の容量を、第2の信号によりオンオフが制御することにより放電するための電流を発生させる第2の電流源と、
    前記ドライバ用トランジスタのオンオフ制御端子の容量を充電または放電することによって前記ドライバ用トランジスタをオンオフさせ、
    前記第1の電流源及び前記第2の電流源の電流量は、前記ドライバ用トランジスタの温度情報をヒステリシスを持つ閾値と比較することで生成される第3の信号によって可変され、
    前記第3の信号に基づいて前記第1の電流源及び前記第2の電流源の電流量を変えることによって、前記負荷を駆動する電圧波形の立上りと立下りの傾きを変えることを特徴とする負荷駆動制御装置。
  11. 請求項10に記載の負荷駆動制御装置であって、
    前記ドライバ用トランジスタに関する温度情報信号を取得する温度モニタ手段と、
    前記温度情報信号に対応した前記第3の信号を出力する電流量制御信号生成手段と、を有することを特徴とする負荷駆動制御装置。
  12. 請求項11に記載の負荷駆動制御装置であって、
    前記温度モニタ手段は、前記ドライバ用トランジスタを実装するための絶縁基板上に配置されることを特徴とする負荷駆動制御装置。
  13. 請求項11または12に記載のいずれかの負荷駆動制御装置であって、
    前記ドライバ用トランジスタが複数設けられ、
    複数の前記ドライバ用トランジスタ及び前記温度モニタ手段は、同一の集積回路上に集積され、
    前記電流量制御信号生成手段が出力する前記第3の信号は、複数の前記ドライバ用トランジスタに対応して複数設けられた前記第1の電流源及び前記第2の電流源の電流量を可変することを特徴とする負荷駆動制御装置。
  14. 請求項11または12に記載のいずれかの負荷駆動制御装置であって、
    前記ドライバ用トランジスタが複数設けられ、
    前記温度モニタ手段は、複数の前記ドライバ用トランジスタに対応して複数設けられ、
    複数の前記ドライバ用トランジスタ及び複数の前記温度モニタ手段は、同一の集積回路上に集積され、
    前記電流量制御信号生成手段は、複数の前記温度モニタ手段に対応した複数の前記第3の信号を出力し、
    複数の前記第3の信号は、複数の前記ドライバ用トランジスタに対応して複数設けられた前記第1の電流源及び前記第2の電流源の電流量をそれぞれ可変することを特徴とする負荷駆動制御装置。
  15. 請求項9または14に記載のいずれかの負荷駆動制御装置であって、
    前記集積回路上には、複数の前記ドライバ用トランジスタ毎に対応して設けられた前記温度モニタ手段とは別に、前記電流量制御信号生成手段に対して温度情報信号を出力する前記温度モニタ手段がさらに備えられることを特徴とする負荷駆動制御装置。
JP2013038121A 2013-02-28 2013-02-28 負荷駆動制御装置 Active JP6496471B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013038121A JP6496471B2 (ja) 2013-02-28 2013-02-28 負荷駆動制御装置
US14/769,295 US9780773B2 (en) 2013-02-28 2013-12-13 Load drive control device
PCT/JP2013/083410 WO2014132523A1 (ja) 2013-02-28 2013-12-13 負荷駆動制御装置
CN201380073766.6A CN105009452B (zh) 2013-02-28 2013-12-13 负载驱动控制装置
EP13876670.4A EP2963821B1 (en) 2013-02-28 2013-12-13 Load drive control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013038121A JP6496471B2 (ja) 2013-02-28 2013-02-28 負荷駆動制御装置

Publications (2)

Publication Number Publication Date
JP2014165890A JP2014165890A (ja) 2014-09-08
JP6496471B2 true JP6496471B2 (ja) 2019-04-03

Family

ID=51427809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013038121A Active JP6496471B2 (ja) 2013-02-28 2013-02-28 負荷駆動制御装置

Country Status (5)

Country Link
US (1) US9780773B2 (ja)
EP (1) EP2963821B1 (ja)
JP (1) JP6496471B2 (ja)
CN (1) CN105009452B (ja)
WO (1) WO2014132523A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105485568A (zh) * 2015-11-25 2016-04-13 宁波市柯玛士太阳能科技有限公司 一种可音频控制和音频调节的潜水灯
JP6638474B2 (ja) * 2016-03-01 2020-01-29 株式会社デンソー 信号出力回路
US10097010B2 (en) * 2016-04-19 2018-10-09 Infineon Technologies Ag Control of freewheeling voltage
US9882555B2 (en) * 2016-06-24 2018-01-30 Infineon Technologies Ag Switch device
US10394260B2 (en) * 2016-06-30 2019-08-27 Synaptics Incorporated Gate boosting circuit and method for an integrated power stage
JP6536522B2 (ja) * 2016-09-26 2019-07-03 株式会社デンソー 信号出力回路
US10666246B2 (en) 2016-12-30 2020-05-26 Delta Electronics, Inc. Driving circuit and a desaturation circuit of a power circuit
US10637459B2 (en) 2016-12-30 2020-04-28 Delta Electronics, Inc. Driving circuit and an under-voltage lockout circuit of a power circuit
US10819332B2 (en) 2016-12-30 2020-10-27 Delta Electronics, Inc. Driving circuit of a power circuit and a package structure thereof
US9906221B1 (en) 2016-12-30 2018-02-27 Delta Electronics, Inc. Driving circuit of a power circuit
US10608629B2 (en) 2016-12-30 2020-03-31 Delta Electronics, Inc. Driving circuit of a power circuit
KR101996734B1 (ko) * 2017-11-15 2019-07-04 숭실대학교산학협력단 Emi 저감 장치가 구비된 센서 시스템 및 이를 이용한 emi 저감 방법
CN109379070A (zh) * 2018-12-20 2019-02-22 上海艾为电子技术股份有限公司 一种模拟开关启动电路及方法
JP2021129255A (ja) * 2020-02-17 2021-09-02 ミツミ電機株式会社 パルス信号送信回路
WO2021193245A1 (ja) 2020-03-27 2021-09-30 ローム株式会社 トランジスタ駆動回路
JP2022117063A (ja) * 2021-01-29 2022-08-10 マツダ株式会社 負荷駆動制御装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239255A (en) * 1991-02-20 1993-08-24 Bayview Technology Group Phase-controlled power modulation system
EP0620646B1 (en) * 1993-04-09 1997-12-29 STMicroelectronics S.r.l. Zero bias current low-side driver control circuit
US6407594B1 (en) 1993-04-09 2002-06-18 Sgs-Thomson Microelectronics S.R.L. Zero bias current driver control circuit
JP3152204B2 (ja) * 1998-06-02 2001-04-03 日本電気株式会社 スルーレート出力回路
EP1050967B1 (de) * 1999-05-07 2005-07-27 Infineon Technologies AG Schaltungsanordnung zur Ansteuerung eines Halbleiterschalters
US6795046B2 (en) * 2001-08-16 2004-09-21 Koninklijke Philips Electronics N.V. Self-calibrating image display device
JP2007013916A (ja) * 2005-05-30 2007-01-18 Denso Corp 信号生成装置
US20080143697A1 (en) 2006-12-13 2008-06-19 Tomokazu Kojima Drive voltage control device
JP4621235B2 (ja) * 2006-12-13 2011-01-26 パナソニック株式会社 駆動電圧制御装置、駆動電圧切替方法および駆動電圧切替装置
US7936189B2 (en) 2008-12-04 2011-05-03 Stmicroelectronics S.R.L. Driver circuit and method for reducing electromagnetic interference
US20100194465A1 (en) * 2009-02-02 2010-08-05 Ali Salih Temperature compensated current source and method therefor
US8350416B2 (en) * 2009-06-30 2013-01-08 Schanin David J Transition-rate control for phase-controlled AC power delivery system
JP2011211836A (ja) * 2010-03-30 2011-10-20 Panasonic Corp スイッチングデバイス駆動装置および半導体装置
JP5516155B2 (ja) * 2010-07-05 2014-06-11 株式会社デンソー 負荷駆動装置
JP5692031B2 (ja) * 2011-12-06 2015-04-01 株式会社デンソー 負荷駆動装置

Also Published As

Publication number Publication date
CN105009452B (zh) 2018-04-03
US20150381159A1 (en) 2015-12-31
WO2014132523A1 (ja) 2014-09-04
JP2014165890A (ja) 2014-09-08
CN105009452A (zh) 2015-10-28
EP2963821A4 (en) 2016-12-07
US9780773B2 (en) 2017-10-03
EP2963821B1 (en) 2020-03-18
EP2963821A1 (en) 2016-01-06

Similar Documents

Publication Publication Date Title
JP6496471B2 (ja) 負荷駆動制御装置
JP5119894B2 (ja) ドライバ回路
JP2012019625A (ja) 駆動回路、該駆動回路を備えた半導体装置、これらを用いたスイッチングレギュレータおよび電子機器
JP6353268B2 (ja) 過電流保護回路及びこれを用いた電源装置
CN105449998A (zh) 用于切换电路的驱动器控制的电路及方法
WO2016136114A1 (ja) 基準電圧生成回路および半導体装置
JP4824599B2 (ja) 三角波生成回路
US20130320956A1 (en) Level shifter circuit and gate driver circuit including the same
US9013903B2 (en) High side driver circuitry
JP6478826B2 (ja) ハイサイドドライバ回路及び半導体装置
JP6064947B2 (ja) ゲート電位制御回路
US11316513B2 (en) Gate driver
JP6458659B2 (ja) スイッチング素子の駆動装置
JP2010028522A (ja) 半導体装置
JP5870876B2 (ja) スイッチング素子の駆動装置
JP5447575B2 (ja) 駆動装置
JP5421683B2 (ja) スイッチング電源装置
WO2020021757A1 (ja) スイッチ回路及び電力変換装置
JP2016213659A (ja) 半導体スイッチ回路
JP6024624B2 (ja) 負荷駆動装置
JP2012130136A (ja) 集積回路
IT201800005280A1 (it) Circuito di controllo per convertitori, dispositivo convertitore e procedimento corrispondenti
JP2017175178A (ja) ゲート駆動回路、半導体装置
JP4886023B2 (ja) スイッチング素子の駆動回路
JP2012196092A (ja) 電源回路及びその動作制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180129

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180129

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190311

R150 Certificate of patent or registration of utility model

Ref document number: 6496471

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350