WO2014132523A1 - 負荷駆動制御装置 - Google Patents

負荷駆動制御装置 Download PDF

Info

Publication number
WO2014132523A1
WO2014132523A1 PCT/JP2013/083410 JP2013083410W WO2014132523A1 WO 2014132523 A1 WO2014132523 A1 WO 2014132523A1 JP 2013083410 W JP2013083410 W JP 2013083410W WO 2014132523 A1 WO2014132523 A1 WO 2014132523A1
Authority
WO
WIPO (PCT)
Prior art keywords
control device
load
signal
drive control
load drive
Prior art date
Application number
PCT/JP2013/083410
Other languages
English (en)
French (fr)
Inventor
隆弘 川田
亮一 大浦
理仁 曽根原
義孝 阿部
山下　毅雄
Original Assignee
日立オートモティブシステムズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立オートモティブシステムズ株式会社 filed Critical 日立オートモティブシステムズ株式会社
Priority to EP13876670.4A priority Critical patent/EP2963821B1/en
Priority to US14/769,295 priority patent/US9780773B2/en
Priority to CN201380073766.6A priority patent/CN105009452B/zh
Publication of WO2014132523A1 publication Critical patent/WO2014132523A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature

Definitions

  • the present invention relates to a load drive control device, and more particularly to a load drive slope control device that controls the rise time and fall time of a voltage waveform of load drive.
  • a driver transistor connected to drive a load for example, a solenoid
  • a load for example, a solenoid
  • PWM Pulse Width Modulation
  • Such an envelope is created by the harmonic spectrum of the fundamental frequency 1 / T.
  • the high frequency component decreases at a rate of ⁇ 20 dB / decade with respect to the increase in frequency.
  • the main factor determining f2 is determined by the smaller value of the rise time tr and the fall time tf.
  • the load 2 here, a solenoid or an inductor
  • a high-side driver NMOS transistor 7 connected to a high-voltage power supply VB will be described as an example as shown in FIG. (For example, FIG. 1B of the said patent document 1)
  • the current source control means 3 is used to turn on the current source I1 whose on / off is controlled by the signal S1, and to turn off the current source I2 whose on / off is controlled by the signal S2.
  • the gate capacitance of the side driver NMOS transistor 7 is charged, the gate-source voltage is increased, and the threshold voltage of the high side driver NMOS transistor 7 is exceeded, whereby the driver NMOS transistor 7 is turned on.
  • the current source control means 3 is used to turn off the current source I1 by the signal S1, turn on the current source I2 by the signal S2, and gate the NMOS transistor 7 for the high side driver.
  • the capacitor is discharged, the gate-source voltage is lowered, and the high-side driver NMOS transistor 7 is turned off by lowering the threshold voltage of the high-side driver NMOS transistor 7.
  • the gate capacitance and the gate-source voltage dependency of the gate capacitance of the high-side driver NMOS transistor 7 have nonlinearity. For this reason, when the NMOS transistor 7 for the high side driver is turned on / off, a portion where the slope of the load drive voltage waveform is smaller occurs.
  • the portion where the slope of the load drive voltage waveform is smaller does not contribute to the f2 frequency reduction in FIG. 4B, and does not contribute to the frequency spectrum reduction in the high frequency region of EMI noise. On the other hand, there is a problem of increasing power loss and heat generation.
  • FIG. 3 shows an example of a load driving timing chart of the conventional example of FIG.
  • the power loss PdH when the high-side driver NMOS transistor 7 is turned on and off is obtained by the product of the output current IOUTH of the high-side driver NMOS transistor 7 and the drain-source voltage VDSH, and the load drive voltage waveform OUT has a smaller slope. Therefore, there is a problem that the power loss PdH increases and the heat generation increases accordingly.
  • the present invention provides a load drive slope control device that can reduce EMI noise and reduce power loss and heat generation when a driver transistor is turned on and off.
  • the present invention provides a load drive slope control device that reduces EMI noise when it is not over-temperature and prevents over-temperature destruction of the driver transistor during over-temperature.
  • a load drive control device includes a driver transistor for driving a load, a predriver that is driven via an on / off control terminal of the driver transistor, and an input side of the predriver.
  • a first current source that is controlled on and off by a first signal and generates a current for charging the capacitor, and a current that is controlled on and off by a second signal and discharges the capacitor
  • a second current source for changing the output voltage of the pre-driver by charging or discharging the capacitor, and turning on and off the driver transistor by the output voltage of the pre-driver.
  • FIG. 1 It is a block diagram which shows the structure of the load drive slope control apparatus which is the 5th Embodiment of this invention. It is an Example by another form of the Example shown in FIG. It is one example of the load drive slope control apparatus of the Example shown in FIG. It is an example of the load drive slope control apparatus of the Example shown in FIG.
  • the load drive slope control device 1 that reduces EMI noise and enables reduction of power loss and heat generation when the driver transistor is turned on and off will be described.
  • FIG. 1 shows the overall configuration of a load drive slope control apparatus 1 when an NMOS transistor for a high side driver according to a first embodiment of the present invention is used.
  • a power supply terminal VB includes a power supply terminal VB, a load 2 to be driven, a high-side driver NMOS transistor 7 connected between the power supply terminal VB and the load 2, and a high-side driver transistor.
  • a second current source I2 for generating a current for discharging the capacitor 5 connected to the input GATE of the pre-driver 4 whose on / off is controlled by the second signal S2.
  • the current source control means 3 is used to turn on the current source I1 whose on / off is controlled by the signal S1, and to turn off the current source I2 whose on / off is controlled by the signal S2.
  • the current source I1 includes, for example, a constant current source 6a and a switch 9a whose on / off is controlled by a signal S1, as shown in FIG. 6 (a).
  • the current source I2 includes a constant current source 6b and a switch 9b whose on / off is controlled by a signal S2.
  • the switches 9a and 9b are constituted by analog switch circuits, for example.
  • the current sources I1 and I2 are switches whose on / off is controlled by the constant current source 6a and the signal S1 through the current copy circuit I11 as shown in FIG. You may comprise from 9a.
  • the current copy circuit I11 is constituted by a current mirror circuit constituted by PMOS transistors PMA and PMB is shown.
  • the capacitance value of the capacitor 5 is C, and an element whose voltage dependency is smaller than the voltage dependency of the gate capacitance of the NMOS transistor for the high side driver is used.
  • the pre-driver 4 is characterized in that the input voltage GATE and the output voltage HGATE have a linear relationship.
  • the input voltage GATE and the output voltage HGATE have a linear relationship.
  • a source follower circuit configured by N-type and P-type transistors or a voltage follower circuit configured by an operational amplifier as shown in FIGS. Is described below.
  • the rising slope of the output voltage HGATE of the pre-driver 4 is also Is1 / C, and the high-side driver NMOS transistor 7 is turned on by controlling the gate voltage of the high-side driver NMOS transistor 7.
  • the current source control means 3 is used to turn off the current source I1 by the signal S1, turn on the current source I2 by the signal S2, and connect to the input GATE of the pre-driver 4.
  • the slope of the input voltage GATE and the output voltage HGATE of the pre-driver becomes ⁇ Is2 / C.
  • the gate voltage of the NMOS transistor 7 for the high-side driver the high-side The driver NMOS transistor 7 is turned off.
  • the output voltage OUT connected to the load 2 of the NMOS transistor 7 for the high side driver 7 and the gate voltage HGATE is a source-forer circuit or a drain-grounded amplifier circuit, so the gain is 1, and the output voltage OUT is for the high side driver.
  • the current sources I1 and I2 can be configured by one signal instead of the two signals S1 and S2.
  • a switch 9b whose on / off is controlled by a signal S2, a constant current source 6a whose current value is Is1, a constant current source 6b whose current value is Is2, and a current copy circuit.
  • I3 composed of I11, Is1 ⁇ Is2.
  • a period in which the input signal INH is on is a high side on period
  • a period in which the input signal INH is off is a high side off period
  • the output current IOUTH flows from the high-side driver NMOS transistor 7 to the load 2 during the high-side on period, ignoring the influence of the leakage current causes the output terminal OUT to turn on the high-side driver NMOS transistor 7 from the power supply voltage VB.
  • the voltage drops by the voltage VonH.
  • the source voltage of the high-side driver NMOS transistor 7 is the OUT terminal voltage
  • the on-resistance RonH is preferably low in the driver circuit for driving a large current, and IH ⁇ RonH ⁇ Vthn.
  • the VCP voltage supplied to the pre-driver 4 that outputs the HGATE voltage must also be higher than the VB voltage.
  • VCP voltage is not shown in the drawing even if it is supplied via the terminal from the external power supply as shown in FIG. 1, for example, it is generated from the VB power supply from a charge pump, DCDC converter, bootstrap, etc. May be.
  • the high side driver NMOS transistor 7 When the high side on period transitions to the high side off period, the high side driver NMOS transistor 7 is turned off. At this time, a flyback voltage of the load 2 is generated, and a current flows from the GND to the output terminal OUT by the diode 8. Therefore, if the influence of the leakage current is ignored, the output terminal OUT drops by a forward voltage VOFF voltage of the diode from the GND. Voltage.
  • the gate-source voltage of the NMOS transistor 7 for the high side driver depends on the device characteristics at the threshold voltage Vthn or less, this is not an essential condition.
  • the HGATE voltage is used to completely turn off the NMOS transistor 7 for the high side driver.
  • OUT terminal voltage -VOFF It is good.
  • the reference potential of the pre-driver 4 is preferably the same as that of the OUT terminal. However, in FIG. 1, the reference potential of the pre-driver 4 is set to GND.
  • the drain-source voltage of the NMOS transistor 7 for the high side driver is linear in the rising and falling slopes of the voltage waveform as indicated by VDSH in FIG.
  • the configuration of FIG. 1 when a flyback voltage of the load 2 is generated, current flows from GND to the output terminal OUT by the diode 8, but synchronous rectification is performed instead of the diode 8 as shown in FIG. 8.
  • a configuration using the NMOS 10 for the low side driver may be used.
  • the configuration is such that the gate of the low-side driver NMOS 10 is turned on / off via the driver 13 whose power supply voltage is VCC in response to the on / off of the input signal INL.
  • FIG. 7B shows an example of a timing chart when applied to a resistive load as the load 2 in the first embodiment shown in FIG.
  • the load 2 is a resistance load, when the high-side driver NMOS transistor 7 is turned off, the flyback voltage of the load 2 is not generated. Therefore, the diode 8 is not necessary in FIG.
  • the drain-source voltage of the NMOS transistor 7 for the high side driver is linear in the rising and falling slopes of the voltage waveform as indicated by VDSH in FIG.
  • FIG. 7 (c) shows an example of a timing chart when the load 2 is applied to a capacitive load in the first embodiment shown in FIG.
  • the load 2 is a capacitive load, the flyback voltage of the load 2 is not generated when the NMOS transistor 7 for the high side driver is turned off. Therefore, the diode 8 is not necessary in FIG. When the load 2 is charged, the output voltage OUT does not change unless it is discharged.
  • the drain-source voltage of the high-side driver NMOS transistor 7 is linear as shown in FIG. 7C when the capacitive load of the load 2 is not charged, as indicated by VDSH.
  • the output current of the NMOS transistor 7 for the high side driver is IOUTH.
  • the load driving slope control device that reduces EMI noise and reduces power loss and heat generation when the driver transistor is turned on / off, with respect to the load 2 described with reference to FIGS. 7 (a) to 7 (c).
  • the load 2 a solenoid or an inductor, a resistor, and a capacitor may be combined.
  • the driver transistor is connected to GND.
  • the configuration and operation of the low-side driver transistor that drives the load 2 will be described.
  • FIG. 9 shows one form of the second embodiment of the present invention, and the difference from FIG. 1 which is one form of Example 1 will be described below.
  • a first current source I1 and a second current source I2 for generating a current for discharging the capacitor 5 connected to the input GATE of the pre-driver 4 whose ON / OFF is controlled by the second signal S2 are provided.
  • the current source control means 3L is used to turn off the current source I1 whose on / off is controlled by the signal S1, and to turn on the current source I2 whose on / off is controlled by the signal S2.
  • the capacitance value of the capacitor 5 is C, and an element whose voltage dependency is smaller than the voltage dependency of the gate capacitance of the low-side driver PMOS transistor 10 is used.
  • the predriver 4 is characterized in that the input voltage GATE and the output voltage LGATE have a linear relationship.
  • the predriver 4 has a gain of 1.
  • the falling slope of the output voltage LGATE of the pre-driver is also ⁇ Is2 / C, and the gate voltage of the low-side driver PMOS transistor 10 is controlled to turn on the low-si driver PMOS transistor 10.
  • the current source control means 3L is used to turn on the current source I1 by the signal S1, turn off the current source I2 by the signal S2, and connect to the input GATE of the pre-driver 4.
  • the PMOS for the low-side driver By controlling the gate voltage of the PMOS transistor 10 for the low-side driver, the PMOS for the low-side driver The transistor 10 is turned off.
  • the gain is 1, and the output voltage OUT is the PMOS transistor for the low-side driver.
  • the slope is -Is2 / C, and when off, the slope is Is1 / C.
  • a period in which the input signal INL is on is a low side on period
  • a period in which the input signal INL is off is a low side off period
  • the low side driver PMOS transistor 10 When the low side on period transitions to the low side off period, the low side driver PMOS transistor 10 is turned off. At this time, a flyback voltage of the load 2 is generated, and a current flows from the output terminal OUT to VB by the diode 8. Therefore, if the influence of the leakage current is ignored, the output terminal OUT increases from VB by the diode forward voltage VOFF voltage. Voltage.
  • FIG. 11 shows a second form of the second embodiment of the present invention, and the difference from FIG. 9 which is one form of Example 2 will be described below.
  • the load drive slope control device 1 shown in FIG. 11 includes a power supply terminal VB, a load 2 to be driven, a low-side driver NMOS transistor 10 connected between the GND terminal and the load 2, and a low-side driver NMOS transistor 10. Generates a current for charging the pre-driver 4L for driving the gate, the capacitor 5 connected to the input GATE of the pre-driver 4L, and the capacitor 5 connected to the input GATE of the pre-driver 4L whose on / off is controlled by the first signal S1. And a second current source I2 for generating a current for discharging the capacitor 5 connected to the input GATE of the pre-driver 4L whose on / off is controlled by the second signal S2.
  • the pre-driver 4L is composed of an operational amplifier circuit and feeds back the drain voltage of the low-side driver transistor NMOS10.
  • the output voltage OUT is the input signal GATE of the pre-driver 4L.
  • the slope is ⁇ Is2 / C, and when it is turned off, the slope is Is1 / C.
  • the low side driver NMOS transistor 10 When the low side on period transitions to the low side off period, the low side driver NMOS transistor 10 is turned off. At this time, a flyback voltage of the load 2 is generated, and a current flows from the output terminal OUT to VB by the diode 8. Therefore, if the influence of the leakage current is ignored, the output terminal OUT increases from VB by the diode forward voltage VOFF voltage. Voltage.
  • heat generation can be suppressed along with power loss.
  • FIG. 13 shows a first mode of the third embodiment of the present invention.
  • FIG. 13 shows a difference from FIG. 1 which is one mode of the first embodiment will be described.
  • the current amount control signal ICON controls the current amount of the first current source I1 and the second current source I2, and the temperature monitor means 11 and the output signal TEMP of the temperature monitor means 11 for current amount control.
  • Current amount control signal generation means 12 corresponding to the signal ICON is provided.
  • the slope of the OUT voltage waveform due to the on / off of the high-side driver NMOS transistor 7 is rising I / C, Falling-I / C.
  • the power loss PdH due to turning on or off of the high-side driver NMOS transistor 7 is Td.
  • PdH IH ⁇ (VB + VOFF) / 2 ⁇ (dt / T) ⁇ 2 It becomes.
  • the drive current of the high-side driver NMOS transistor 7 is IH
  • the forward voltage drop due to the diode 8 when the flyback voltage of the load 2 is generated is VOFF.
  • VOFF 0V.
  • dt be the rise or fall time of the OUT voltage when the high-side driver NMOS transistor 7 is turned off or on.
  • a constant current source 6c is applied to the diode 11a1, and the temperature change of the forward voltage of the diode is controlled by an operational amplifier 11a2 and resistors 11a3 and 11a4.
  • the temperature monitoring means 11 for example, as shown in FIG. 16B, the temperature change of the resistance value of the thermistor 11b1 may be output as a voltage TEMP using a voltage follower circuit composed of a resistor 11b2 and an operational amplifier 11b3. Good.
  • the current amount control signal ICON is generated by the current amount control signal generation means 12 that receives the temperature information signal TEMP.
  • An example of the configuration and operation of the current amount control signal generation means 12 will be described below.
  • ICON LL at a temperature of 100 ° C. or lower
  • ICON LH at a temperature of 100 ° C. to 150 ° C.
  • ICON HH at a temperature of 150 ° C. or higher.
  • the current amount control signal ICON which is the output signal of the comparators 12a and 12b, may be provided with hysteresis by switching from L to H and switching threshold voltage from H to L.
  • a switch 9a that is turned on / off by a signal S1, and a low-order 1-bit signal ICON [0] of the current amount control signal ICON are off when L and on when H.
  • the switch 9b that is turned on / off by the signal S2, and the off-state when the lower 1-bit signal ICON [0] of the current amount control signal ICON is L
  • the switch 9d1 that is turned on when the current value control signal ICON is turned off
  • the switch 9d2 that is turned off when the upper 1-bit signal ICON [1] of the current amount control signal ICON is L
  • the switch 9d2 that is turned on when the current value is H. It is assumed that the current sources 6b1, 6b2, and 6b3 are configured.
  • FIG. 1 An example of a timing chart is shown in FIG.
  • the current amount of the current sources I1 and I2 is increased as Is ⁇ 2Is ⁇ 4Is, so that the rise time and fall time dt of the OUT voltage are reduced at high temperatures, and the NMOS transistor 7 for the high side driver It is possible to reduce the power loss PdH and the heat generation associated therewith.
  • the temperature monitoring means 11 in the vicinity of the high-side driver NMOS transistor 7, local and transient heat generation and over-temperature destruction in the high-side driver NMOS transistor 7 are prevented. It is possible.
  • the vicinity of the high-side driver NMOS transistor 7 is, for example, a case where the temperature monitoring unit 11 is mounted on an insulating substrate on which the high-side driver NMOS transistor 7 is mounted.
  • FIG. 23 shows a second embodiment of the third embodiment of the present invention.
  • FIG. 23 the difference from FIG. 2, which is one form of the conventional example, is the function of changing the current amounts of the first current source I1 and the second current source I2 by the current amount control signal ICON, and the temperature monitoring means 11.
  • Current amount control signal generating means 12 for causing the output signal TEMP of the temperature monitoring means 11 to correspond to the current amount control signal ICON.
  • the current sources I1 and I2 are charged and discharged with respect to the gate capacitance of the NMOS transistor 7 for the high side driver.
  • the power loss PdH when the high-side driver NMOS transistor 7 is turned on and off is higher than that of the embodiment of FIG.
  • the temperature monitor unit 11, the current amount control signal generation unit 12 that makes the output signal TEMP of the temperature monitor unit 11 correspond to the current amount control signal ICON, and the current amount control signal ICON, the first current source I 1 and the second current source I 2.
  • the rise and fall of the OUT output voltage is reduced at a high temperature and the fall time dt is reduced as in the embodiment of FIG. It is possible to reduce the power loss PdH caused by the NMOS transistor 7 and the accompanying heat generation.
  • the temperature monitoring means 11 is arranged in the vicinity of the high-side driver NMOS transistor 7, thereby preventing local and transient heat generation and over-temperature destruction in the high-side driver NMOS transistor 7. It is possible.
  • the vicinity of the high-side driver NMOS transistor 7 is, for example, a case where the temperature monitoring unit 11 is mounted on an insulating substrate on which the high-side driver NMOS transistor 7 is mounted.
  • EMI noise is reduced when it is not overtemperature and overtemperature destruction of a driver transistor is prevented when overtemperature. 20 shows.
  • the load drive slope control device 1 has, for example, an input of the current amount control signal ICON as shown in FIG. 13 or FIG. 23, and includes the temperature monitoring means 11 and the current amount control signal means 12 as the integrated circuit 100.
  • FIG. 21 shows a configuration example for preventing overtemperature destruction.
  • the load drive slope control device 1 for example, as shown in FIG. 14 or FIG. 24, the current amount control signal ICON is input, and the temperature monitoring means 11 is arranged in the vicinity of the NMOS transistor 7 for the high side driver, and temperature information is obtained.
  • TEMP is provided as an output signal, and the integrated circuit 100 includes temperature monitoring means 11 and current amount control signal means 12.
  • the integrated circuit 100 may have a temperature monitoring unit 11 separately from the load drive slope control device 1 of each channel.
  • the load 2 is not limited to a solenoid or an inductor, and the load driving is not limited to only the high side driver.
  • the temperature monitoring means 11 is used to reliably prevent overtemperature destruction of the high-side driver NMOS transistor 7 at a certain high temperature (for example, 180 ° C.). (° C.) may be controlled to turn off the input signal INH or to turn off the gate of the NMOS transistor 7 for the high side driver.
  • this invention is not limited to the above-mentioned Example, Various modifications are included.
  • the above-described embodiments have been described in detail for easy understanding of the present invention, and are not necessarily limited to those having all the configurations described.
  • a part of the configuration of a certain embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of a certain embodiment.
  • control lines and signal lines are those that are considered necessary for the explanation, and not all the control lines and signal lines on the product are necessarily shown.

Landscapes

  • Electronic Switches (AREA)

Abstract

　ＥＭＩノイズを低減するとともに、ドライバ用トランジスタのオンオフ時の電力損失と発熱の低減を可能とし、過温度時にはドライバ用トランジスタの過温度破壊を防ぐ負荷駆動スロープ制御装置を提供する。　本発明に係る負荷駆動制御装置は、負荷を駆動するドライバ用トランジスタと、前記ドライバ用トランジスタのオンオフ制御端子を介して駆動するプリドライバと、前記プリドライバの入力側と接続した容量と、第１の信号によりオンオフが制御されかつ前記容量を充電する電流を発生させる第１の電流源と、第２の信号によりオンオフが制御されかつ前記容量を放電する電流を発生させる第２の電流源と、を備え、前記容量を充電または放電することによって前記プリドライバの出力電圧を変化させ、前記プリドライバの前記出力電圧によって前記ドライバ用トランジスタをオンオフさせ、前記ドライバ用トランジスタをオンオフさせることによって前記負荷を駆動する電圧波形の立上り及び立下りの傾きが線形であることを特徴とする。

Description

負荷駆動制御装置
　本発明は、負荷駆動制御装置に関し、特に負荷駆動の電圧波形の立上り時間及び立下り時間を制御する負荷駆動スロープ制御装置に関する。
　負荷（例えば、ソレノイド）を駆動するために接続されたドライバ用トランジスタを例えばＰＷＭ（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）制御のために、オンオフして負荷駆動するとき、ドライバ用トランジスタの出力電圧の高周波成分によるＥＭＩ（Ｅｌｅｃｔｒｏ　Ｍａｇｎｅｔｉｃ　Ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズが発生する。
　そのため、負荷を駆動するドライバ用トランジスタのオンオフ制御端子（例えばドライバ用トランジスタがＭＯＳのときはゲート端子）の容量に対して、電流源を用いて充電または放電を行い制御することによって、十分な負荷駆動電圧波形の立上り時間及び立下り時間（以下では傾きないしはスロープともいう）を持せ、ＥＭＩノイズを低減させる方法がある。（例えば、特許文献１）
　一般に、ＥＭＣ（ＥｌｅｃｔｒｏＭａｇｎｅｔｉｃ　Ｃｏｍｐａｔｉｂｉｌｉｔｙ）技術として、以下の電圧波形と周波数スペクトルの関係が知られている。（例えば、非特許文献１）
　図４（ａ）に示す周期Ｔ、パルス幅Ｐｗ、立上り時間ｔｒ、立下り時間ｔｆ、振幅Ａの台形波の繰り返し波形からなる電圧波形において、ｔｒ＝ｔｆとしたとき、図４（ｂ）のような基本周波数１／Ｔの高調波スペクトルが作る包絡線となる。
　図４（ｂ）から、低周波領域から周波数がｆ１＝１／（πＰｗ）までの周波数領域においては、高調波成分の数が少ないことから周波数特性が平坦に近似され、周波数がｆ１＝１／（πＰｗ）からｆ２＝１／（πｔｒ）までの周波数領域においては、周波数の増加に対して－２０ｄＢ／ｄｅｃａｄｅの割合で高周波成分が減少する。周波数がｆ２＝１／（πｔｒ）以上となる周波数領域においては、周波数の増加に対して－４０ｄＢ／ｄｅｃａｄｅの割合で高周波成分が減少する。
　以上の電圧波形と周波数スペクトルの関係から、高周波領域における周波数スペクトルを減少させるためには、信号波形の立上り時間及び立下り時間を大きくすることが有効である。また、ｔｒとｔｆが異なる場合はｆ２の決定主要因は立上り時間ｔｒ、立下り時間ｔｆの小さい方の値で決まる。
ＵＳ２０１１／０１７５６５０号公報
鈴木茂夫著、『ＥＭＣと基礎技術』、工学図書株式会社、１９９６年、頁１８
　従来のＥＭＩノイズ低減方法として、１例として図２に示すように、負荷２（ここではソレノイドもしくはインダクタ）を高圧電源ＶＢに接続されたハイサイドドライバ用ＮＭＯＳトランジスタ７で駆動する場合について説明する。（例えば、前記特許文献１のＦＩＧ．１Ｂ）
　入力信号ＩＮＨのオンに対応して、電流源制御手段３を用いて、信号Ｓ１によりオンオフが制御される電流源Ｉ１をオンし、信号Ｓ２によりオンオフが制御される電流源Ｉ２をオフし、ハイサイドドライバ用ＮＭＯＳトランジスタ７のゲート容量を充電し、ゲート―ソース間電圧を上げ、ハイサイドドライバ用ＮＭＯＳトランジスタ７の閾値電圧を上回ることで、ドライバ用ＮＭＯＳトランジスタ７をオンする。
　また、入力信号ＩＮＨのオフに対応して、電流源制御手段３を用いて、信号Ｓ１により電流源Ｉ１をオフし、信号Ｓ２により電流源Ｉ２をオンし、ハイサイドドライバ用ＮＭＯＳトランジスタ７のゲート容量を放電し、ゲート―ソース間電圧を下げ、ハイサイドドライバ用ＮＭＯＳトランジスタ７の閾値電圧を下回ることで、ハイサイドドライバ用ＮＭＯＳトランジスタ７をオフする。
　ハイサイドドライバ用ＮＭＯＳトランジスタ７のゲート容量を充電する電流源Ｉ１及び放電する電流源Ｉ２の電流値を小さくすることにより、ハイサイドドライバ用ＮＭＯＳトランジスタ７のオンオフ時に十分な負荷駆動電圧波形の立上り立下り時間を持たせることができる。
　しかし、一般に、ハイサイドドライバ用ＮＭＯＳトランジスタ７のゲート容量のゲート―ドレイン間電圧依存性およびゲート―ソース間電圧依存性には非線形性がある。このため、ハイサイドドライバ用ＮＭＯＳトランジスタ７のオンオフ時、負荷駆動電圧波形の傾きがより小さい箇所が発生する。
　この負荷駆動電圧波形の傾きがより小さい箇所は図４（ｂ）のｆ２周波数低減には寄与せず、ＥＭＩノイズの高周波領域における周波数スペクトル低減に効かない。一方で電力損失と発熱を大きくさせる課題がある。
　図３に、図２の従来例の負荷駆動のタイミングチャートの一例を示す。ハイサイドドライバ用ＮＭＯＳトランジスタ７のオンオフ時の電力損失ＰｄＨはハイサイドドライバ用ＮＭＯＳトランジスタ７の出力電流ＩＯＵＴＨとドレイン―ソース間電圧ＶＤＳＨとの積で求まり、負荷駆動電圧波形ＯＵＴの傾きがより小さい箇所があるため、電力損失ＰｄＨが大きくなり、これに伴い発熱がより大きくなる課題がある。
　そこで、本発明は、ＥＭＩノイズを低減するとともに、ドライバ用トランジスタのオンオフ時の電力損失と発熱の低減を可能とする負荷駆動スロープ制御装置を提供する。
　また、ＥＭＩノイズを低減するために十分な負荷駆動電圧波形の立上り時間及び立下り時間を持たせるとドライバ用トランジスタのオンオフ時の電力損失と発熱が増大し、特に負荷駆動ドライバを多チャネル集積した装置において、発熱による熱破壊の恐れが高まる課題がある。
　そこで、本発明は、過温度でないときはＥＭＩノイズを低減し、過温度時にはドライバ用トランジスタの過温度破壊を防ぐ負荷駆動スロープ制御装置を提供する。
　上記課題を解決するために、本発明に係る負荷駆動制御装置は、負荷を駆動するドライバ用トランジスタと、前記ドライバ用トランジスタのオンオフ制御端子を介して駆動するプリドライバと、前記プリドライバの入力側と接続した容量と、第１の信号によりオンオフが制御されかつ前記容量を充電する電流を発生させる第１の電流源と、第２の信号によりオンオフが制御されかつ前記容量を放電する電流を発生させる第２の電流源と、を備え、前記容量を充電または放電することによって前記プリドライバの出力電圧を変化させ、前記プリドライバの前記出力電圧によって前記ドライバ用トランジスタをオンオフさせ、前記ドライバ用トランジスタをオンオフさせることによって前記負荷を駆動する電圧波形の立上り及び立下りの傾きが線形であることを特徴とする。
　本発明によれば、ＥＭＩノイズを低減するとともに、ドライバ用トランジスタのオンオフ時の電力損失と発熱の低減を可能とする負荷駆動スロープ制御装置を提供できる。
　また、過温度でないときはＥＭＩノイズを低減し、ドライバ用トランジスタによる過温度破壊から保護できる負荷駆動スロープ制御装置を提供できる。
　上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の第１の実施形態である負荷駆動スロープ制御装置の構成を示すブロック図である。 負荷駆動スロープ制御装置の従来例の構成を示すブロック図である。 図２に示す実施例のタイミングチャートである。 電圧波形と周波数スペクトルの関係を説明するための図である。 電圧波形と周波数スペクトルの関係を説明するための図である。 図１に示す実施例のプリドライバ回路の例である。 図１に示す実施例のプリドライバ回路の例である。 図１に示す実施例の電流源の例である。 図１に示す実施例の電流源の例である。 図１に示す実施例の電流源の例である。 図１に示す実施例の電流源の例である。 図１に示す実施例のタイミングチャートである。 図１に示す実施例のタイミングチャートである。 図１に示す実施例のタイミングチャートである。 図１に示す実施例の別形態による実施例である。 本発明の第２の実施形態である負荷駆動スロープ制御装置の構成を示すブロック図である。 図９に示す実施例のタイミングチャートである。 図９に示す実施例の別形態による実施例である。 図１１に示す実施例のタイミングチャートである。 本発明の第３の実施形態である負荷駆動スロープ制御装置の構成を示すブロック図である。 図１３に示す実施例の別形態による実施例である。 図１３に示す実施例の電流源の例である。 図１３に示す実施例の電流源の例である。 図１３に示す実施例の温度モニタ手段の例である。 図１３に示す実施例の温度モニタ手段の例である。 図１６（ａ）に示す温度モニタ手段の特性例を説明するための図である。 図１３に示す電流量制御信号生成手段の１例である。 図１３に示す実施例のタイミングチャートである。 本発明の第４の実施形態である負荷駆動スロープ制御装置の構成を示すブロック図である。 本発明の第５の実施形態である負荷駆動スロープ制御装置の構成を示すブロック図である。 図２１に示す実施例の別形態による実施例である。 図２０に示す実施例の負荷駆動スロープ制御装置の１例である。 図２１に示す実施例の負荷駆動スロープ制御装置の１例である。
　以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
　本発明の第１の実施形態では、ＥＭＩノイズを低減するとともに、ドライバ用トランジスタのオンオフ時の電力損失と発熱の低減を可能とする負荷駆動スロープ制御装置１の構成及び動作について説明する。
　図１は本発明の第１の実施形態であるハイサイドドライバ用ＮＭＯＳトランジスタを用いた場合の負荷駆動スロープ制御装置１の全体構成である。
　図１に示す負荷駆動スロープ制御装置１は、電源端子ＶＢと、駆動対象となる負荷２と、電源端子ＶＢと負荷２の間に接続したハイサイドドライバ用ＮＭＯＳトランジスタ７と、ハイサイドドライバ用トランジスタ７のゲートを駆動するプリドライバ４と、プリドライバ４の入力ＧＡＴＥと接続した容量５と、第１の信号Ｓ１によりオンオフが制御されるプリドライバ４の入力ＧＡＴＥに接続する容量５を充電する電流を発生させる第１の電流源Ｉ１と、第２の信号Ｓ２によりオンオフが制御されるプリドライバ４の入力ＧＡＴＥに接続する容量５を放電する電流を発生させる第２の電流源Ｉ２を備えている。
　入力信号ＩＮＨのオンに対応して、電流源制御手段３を用いて、信号Ｓ１によりオンオフが制御される電流源Ｉ１をオンし、信号Ｓ２によりオンオフが制御される電流源Ｉ２をオフする。
　電流源Ｉ１は例えば、図６（ａ）に示すように、定電流源６ａと信号Ｓ１によりオンオフが制御されるスイッチ９ａから構成される。電流源Ｉ２は例えば、図６（ｂ）に示すように、定電流源６ｂと信号Ｓ２によりオンオフが制御されるスイッチ９ｂから構成される。ここで、スイッチ９ａ，９ｂは例えばアナログスイッチ回路により構成される。
　また、電流源Ｉ１，Ｉ２は、１例として電流源Ｉ１の場合を図６（ｃ）に示すように、電流コピー回路Ｉ１１を介して、定電流源６ａと信号Ｓ１によりオンオフが制御されるスイッチ９ａから構成してもよい。ここでは１例として電流コピー回路Ｉ１１はＰＭＯＳトランジスタであるＰＭＡとＰＭＢから構成されるカレントミラー回路から構成した場合を示す。
　プリドライバ４の入力ＧＡＴＥと接続した容量５を電流値＝Ｉｓ１で充電することにより、プリドライバの入力電圧ＧＡＴＥの立上りの傾きはＩｓ１／Ｃとなる。ここで、容量５の容量値をＣとし、電圧依存性はハイサイドドライバ用ＮＭＯＳトランジスタのゲート容量の電圧依存性に比べ小さい素子を用いる。
　プリドライバ４は入力電圧ＧＡＴＥと出力電圧ＨＧＡＴＥとに線形関係があることを特徴とする。例えば、プリドライバ４のゲインを１とする、図５（ａ）、（ｂ）に示すようなＮ型及びＰ型トランジスタによって構成されたソースフォロア回路またはオペアンプによって構成されたボルテージフォロア回路を有する場合について以下説明する。
　このとき、プリドライバ４の出力電圧ＨＧＡＴＥの立上りの傾きもＩｓ１／Ｃとなり、ハイサイドドライバ用ＮＭＯＳトランジスタ７のゲート電圧を制御することで、ハイサイドドライバ用ＮＭＯＳトランジスタ７をオンする。
　また、入力信号ＩＮＨのオフに対応して、電流源制御手段３を用いて、信号Ｓ１により電流源Ｉ１をオフし、信号Ｓ２により電流源Ｉ２をオンし、プリドライバ４の入力ＧＡＴＥと接続した容量５を電流値＝Ｉｓ２で放電することにより、プリドライバの入力電圧ＧＡＴＥ及び出力電圧ＨＧＡＴＥの傾きは－Ｉｓ２／Ｃとなり、ハイサイドドライバ用ＮＭＯＳトランジスタ７のゲート電圧を制御することで、ハイサイドドライバ用ＮＭＯＳトランジスタ７をオフする。
　ハイサイドドライバ用ＮＭＯＳトランジスタ７の負荷２と接続する出力電圧ＯＵＴとゲート電圧であるＨＧＡＴＥはソースフォオア回路もしくはドレイン接地増幅回路の構成であることからゲインは１であり、出力電圧ＯＵＴはハイサイドドライバ用ＮＭＯＳトランジスタ７がオンするとき、傾きはＩｓ１／Ｃとなり、オフするときは、傾きはＩｓ２／Ｃとなる。
　電流源Ｉ１，Ｉ２は信号Ｓ１，Ｓ２の２つの信号の代わりに１信号で構成することも可能である。１例として、図６（ｄ）に示すように、信号Ｓ２によりオンオフが制御されるスイッチ９ｂと電流値がＩｓ１である定電流源６ａと電流値がＩｓ２である定電流源６ｂと電流コピー回路Ｉ１１から構成されるＩ３によって、Ｉｓ１＜Ｉｓ２とする。このときスイッチ９ｂがオンのときＧＡＴＥから電流値Ｉｓ２－Ｉｓ１を放電し、スイッチ９ｂがオフのとき、ＧＡＴＥに電流値Ｉｓ１を充電することができる。
　図１に示した第１の実施例において、負荷２として、ソレノイドもしくはインダクタに適用した場合の動作を図７（ａ）のタイミングチャートを用いて説明する。
　タイミングチャートの例として本実施例では、入力信号ＩＮＨがオンの期間をハイサイドオン期間、入力信号ＩＮＨがオフの期間をハイサイドオフ期間とする。
　ハイサイドオン期間は、ハイサイドドライバ用ＮＭＯＳトランジスタ７から負荷２に出力電流ＩＯＵＴＨを流すため、リーク電流の影響を無視すると、出力端子ＯＵＴは電源電圧ＶＢから、ハイサイドドライバ用ＮＭＯＳトランジスタ７のオン電圧ＶｏｎＨ分、電圧降下した電圧となる。ここで、オン電圧ＶｏｎＨはハイサイドドライバ用ＮＭＯＳトランジスタ７のオン抵抗をＲｏｎＨ、駆動電流をＩＨとした時、ＶｏｎＨ＝ＩＨ×ＲｏｎＨである。
　ハイサイドドライバ用ＮＭＯＳトランジスタ７のソース電圧はＯＵＴ端子電圧であるため、ＮＭＯＳの閾値電圧Ｖｔｈｎとすると、大電流を駆動するドライバ回路においてオン抵抗ＲｏｎＨは低抵抗であることが好ましく、ＩＨ×ＲｏｎＨ＜Ｖｔｈｎとなる。これより、ハイサイドドライバ用ＮＭＯＳトランジスタ７をオンさせるために必要なＨＧＡＴＥの電圧は、
　ＨＧＡＴＥ電圧＝ＶＢ－ＶｏｎＨ＋Ｖｔｈｎ＝ＶＢ－ＩＨ×ＲｏｎＨ＋Ｖｔｈｎ＞ＶＢとなる。よって、ＨＧＡＴＥ電圧はＶＢ電圧以上であることが必要である。ＨＧＡＴＥ電圧を出力するプリドライバ４に供給されるＶＣＰ電圧もＶＢ電圧より高電位であることが必要である。
　ＶＣＰ電圧は、例えば、図１に示したように装置外部電源から端子経由で供給しても、図面では非表示であるが、ＶＢ電源からチャージポンプやＤＣＤＣコンバータやブートストラップなどから生成して構成してもよい。
　ハイサイドオン期間からハイサイドオフ期間へ遷移するとき、ハイサイドドライバ用ＮＭＯＳトランジスタ７はオフする。このとき、負荷２のフライバック電圧が発生し、ダイオード８によってＧＮＤから出力端子ＯＵＴに電流が流れるため、リーク電流の影響を無視すると、出力端子ＯＵＴはＧＮＤからダイオードの順方向電圧ＶＯＦＦ電圧分降下した電圧となる。
　ハイサイドドライバ用ＮＭＯＳトランジスタ７のゲート－ソース間電圧が閾値電圧Ｖｔｈｎ以下におけるデバイス特性に依存するため必須の条件では無いが、ＨＧＡＴＥ電圧はハイサイドドライバ用ＮＭＯＳトランジスタ７を完全にオフさせるため
　ＨＧＡＴＥ電圧＝ＯＵＴ端子電圧＝－ＶＯＦＦ
としてもよい。この場合、プリドライバ４の基準電位はＯＵＴ端子と同電位が望ましい。但し、図１においては、プリドライバ４の基準電位はＧＮＤとしている。
　ハイサイドドライバ用ＮＭＯＳトランジスタ７のドレイン－ソース間電圧は図７（ａ）のＶＤＳＨとして示したとおり、電圧波形の立上り及び立下りの傾きが線形である。これにより、ハイサイドドライバ用ＮＭＯＳトランジスタ７のオンオフ時の電力損失ＰｄＨ＝ＩＯＵＴＨ×ＶＤＳＨを図４（ｂ）のｆ２周波数により特徴づけられるＥＭＩノイズの高周波領域特性に最低限必要な量とすることが可能となり、電力損失と伴に発熱を抑えることが可能となる。
　なお、図１の構成では負荷２のフライバック電圧が発生に対して、ダイオード８によってＧＮＤから出力端子ＯＵＴに電流が流したが、図８に示すようにダイオード８ではなく、同期整流を行う、ローサイドドライバ用ＮＭＯＳ１０を用いる構成でもよい。ここでは１例として、入力信号ＩＮＬのオンオフに対応して、電源電圧をＶＣＣとしたドライバ１３を介して、ローサイドドライバ用ＮＭＯＳ１０のゲートをオンオフする構成とした。
　図１に示した第１の実施例において、負荷２として、抵抗負荷に適用した場合のタイミングチャート例を図７（ｂ）に示す。
　負荷２が抵抗負荷のため、ハイサイドドライバ用ＮＭＯＳトランジスタ７がオフしたとき、負荷２のフライバック電圧は発生しない。そのため、図１においてダイオード８は不要である。
　ハイサイドドライバ用ＮＭＯＳトランジスタ７のドレイン－ソース間電圧は図７（ｂ）のＶＤＳＨとして示したとおり、電圧波形の立上り及び立下りの傾きが線形である。これにより、ハイサイドドライバ用ＮＭＯＳトランジスタ７のオンオフ時の電力損失ＰｄＨ＝ＩＯＵＴＨ×ＶＤＳＨを図４（ｂ）のｆ２周波数により特徴づけられるＥＭＩノイズの高周波領域特性に最低限必要な量とすることが可能となり、電力損失と伴に発熱を抑えることが可能である。
　図１に示した第１の実施例において、負荷２として、容量負荷に適用した場合のタイミングチャート例を図７（ｃ）に示す。
　負荷２が容量負荷のため、ハイサイドドライバ用ＮＭＯＳトランジスタ７がオフしたとき、負荷２のフライバック電圧は発生しない。そのため、図１においてダイオード８は不要である。また負荷２が充電されると放電されない限り、出力電圧ＯＵＴは変化しない。
　ハイサイドドライバ用ＮＭＯＳトランジスタ７のドレイン－ソース間電圧は図７（ｃ）のＶＤＳＨとして示したとおり、負荷２の容量負荷が充電されていない場合、電圧波形の立下りの傾きが線形である。これにより、ハイサイドドライバ用ＮＭＯＳトランジスタ７のオン時の電力損失ＰｄＨ＝ＩＯＵＴＨ×ＶＤＳＨを図４（ｂ）のｆ２周波数により特徴づけられるＥＭＩノイズの高周波領域特性に最低限必要な量とすることが可能となり、電力損失と伴に発熱を抑えることが可能である。ここで、ハイサイドドライバ用ＮＭＯＳトランジスタ７の出力電流をＩＯＵＴＨとした。
　以上、図７（ａ）～（ｃ）を用いて説明した負荷２に対して、いずれもＥＭＩノイズを低減するとともに、ドライバ用トランジスタのオンオフ時の電力損失と発熱を低減する負荷駆動スロープ制御装置を可能とする。負荷２として、ソレノイドもしくはインダクタ、抵抗、容量を組み合わせても良い。
　本発明の第２の実施形態として、ＥＭＩノイズを低減するとともに、ドライバ用トランジスタのオンオフ時の電力損失と発熱の低減を可能とする負荷駆動スロープ制御装置において、ドライバ用トランジスタがＧＮＤに接続して負荷２を駆動するローサイドドライバ用トランジスタとする構成及び動作について説明する。
　図９は本発明の第２の実施形態の１形態であり、以下では実施例１の１形態である図１からの差分に関して説明する。
　図９に示す負荷駆動スロープ制御装置１は、電源端子ＶＢと、駆動対象となる負荷２と、ＧＮＤ端子と負荷２の間に接続したローサイドドライバ用ＰＭＯＳトランジスタ１０と、ローサイドドライバ用トランジスタ１０のゲートを駆動するプリドライバ４と、プリドライバ４の入力ＧＡＴＥと接続した容量５と、第１の信号Ｓ１によりオンオフが制御されるプリドライバ４の入力ＧＡＴＥに接続する容量５を充電する電流を発生させる第１の電流源Ｉ１と、第２の信号Ｓ２によりオンオフが制御されるプリドライバ４の入力ＧＡＴＥに接続する容量５を放電する電流を発生させる第２の電流源Ｉ２を備えている。
　入力信号ＩＮＬのオンに対応して、電流源制御手段３Ｌを用いて、信号Ｓ１によりオンオフが制御される電流源Ｉ１をオフし、信号Ｓ２によりオンオフが制御される電流源Ｉ２をオンする。
　プリドライバ４の入力ＧＡＴＥと接続した容量５を電流値＝Ｉｓ２で放電することにより、プリドライバの入力電圧ＧＡＴＥの立下りの傾きは－Ｉｓ２／Ｃとなる。ここで、容量５の容量値をＣとし、電圧依存性はローサイドドライバ用ＰＭＯＳトランジスタ１０のゲート容量の電圧依存性に比べ小さい素子を用いる。
　図１と同様に、プリドライバ４は入力電圧ＧＡＴＥと出力電圧ＬＧＡＴＥとに線形関係があることを特徴とし、例えばプリドライバ４のゲインを１とする。
　このとき、プリドライバの出力電圧ＬＧＡＴＥの立下りの傾きも－Ｉｓ２／Ｃとなり、ローサイドドライバ用ＰＭＯＳトランジスタ１０のゲート電圧を制御することで、ローサイドライバ用ＰＭＯＳトランジスタ１０をオンする。
　また、入力信号ＩＮＬのオフに対応して、電流源制御手段３Ｌを用いて、信号Ｓ１により電流源Ｉ１をオンし、信号Ｓ２により電流源Ｉ２をオフし、プリドライバ４の入力ＧＡＴＥと接続した容量５を電流値＝Ｉｓ１で充電することにより、プリドライバの入力電圧ＧＡＴＥ及び出力電圧ＬＧＡＴＥの傾きはＩｓ１／Ｃとなり、ローサイドドライバ用ＰＭＯＳトランジスタ１０のゲート電圧を制御することで、ローサイドドライバ用ＰＭＯＳトランジスタ１０をオフする。
　ローサイドドライバ用ＰＭＯＳトランジスタ１０の負荷２と接続する出力電圧ＯＵＴとゲート電圧であるＬＧＡＴＥはソースフォオア回路もしくはドレイン接地増幅回路の構成であることからゲインは１であり、出力電圧ＯＵＴはローサイドドライバ用ＰＭＯＳトランジスタ１０がオンするとき、傾きは－Ｉｓ２／Ｃとなり、オフするときは、傾きはＩｓ１／Ｃとなる。
　図９に示した第２の実施形態の１形態において、負荷２として、ソレノイドもしくはインダクタに適用した場合の動作を図１０のタイミングチャートを用いて説明する。
　タイミングチャートの例として本実施例では、入力信号ＩＮＬがオンの期間をローサイドオン期間、入力信号ＩＮＬがオフの期間をローサイドオフ期間とする。
　ローサイドオン期間からローサイドオフ期間へ遷移するとき、ローサイドドライバ用ＰＭＯＳトランジスタ１０はオフする。このとき、負荷２のフライバック電圧が発生し、ダイオード８によって出力端子ＯＵＴからＶＢに電流が流れるため、リーク電流の影響を無視すると、出力端子ＯＵＴはＶＢからダイオードの順方向電圧ＶＯＦＦ電圧分上昇した電圧となる。
　ローサイドドライバ用ＰＭＯＳトランジスタ１０のゲート－ソース間電圧が閾値電圧Ｖｔｈｐ以下におけるデバイス特性に依存するため必須の条件では無いが、ＬＧＡＴＥ電圧はローサイドドライバ用ＰＭＯＳトランジスタ１０を完全にオフさせるため
　ＬＧＡＴＥ電圧＝ＯＵＴ端子電圧＝ＶＢ＋ＶＯＦＦ＞ＶＢ
であることが好ましい。この場合、図９において、プリドライバ４の電源電位はＶＢ電位以上であることが必要となり、ＶＣＰとする。
　ローサイドドライバ用ＰＭＯＳトランジスタ１０のソース－ドレイン間電圧は図１０にＯＵＴ＝－ＶＤＳＬとして示したとおり、電圧波形の立上り及び立下りの傾きが線形である。これにより、ローサイドドライバ用ＰＭＯＳトランジスタ１０のオンオフ時の電力損失ＰｄＬ＝ＩＯＵＴＬ×（－ＶＤＳＬ）を図４（ｂ）のｆ２周波数により特徴づけられるＥＭＩノイズの高周波領域特性に最低限必要な量とすることが可能となり、電力損失と伴に発熱を抑えることが可能となる。
　なお、図９の構成では負荷２のフライバック電圧が発生に対して、ダイオード８によって出力端子ＯＵＴからＶＢに電流が流したが、図８のハイサイドドライバ構成と同様に、ダイオード８ではなく、同期整流を行う構成でもよい。
　図１１は本発明の第２の実施形態の第２の形態であり、以下では実施例２の１形態である図９からの差分に関して説明する。
　図１１に示す負荷駆動スロープ制御装置１は、電源端子ＶＢと、駆動対象となる負荷２と、ＧＮＤ端子と負荷２の間に接続したローサイドドライバ用ＮＭＯＳトランジスタ１０と、ローサイドドライバ用ＮＭＯＳトランジスタ１０のゲートを駆動するプリドライバ４Ｌと、プリドライバ４Ｌの入力ＧＡＴＥと接続した容量５と、第１の信号Ｓ１によりオンオフが制御されるプリドライバ４Ｌの入力ＧＡＴＥに接続する容量５を充電する電流を発生させる第１の電流源Ｉ１と、第２の信号Ｓ２によりオンオフが制御されるプリドライバ４Ｌの入力ＧＡＴＥに接続する容量５を放電する電流を発生させる第２の電流源Ｉ２を備えている。
　ここで、プリドライバ４Ｌはオペアンプ回路から構成され、ローサイドドライバ用トランジスタＮＭＯＳ１０のドレイン電圧をフィードバックすることを特徴とする。
　ローサイドドライバ用ＮＭＯＳトランジスタ１０のドレイン端子は負荷２と接続する出力電圧ＯＵＴと同電位であり、オペアンプであるプリドライバ４Ｌにより、電圧フィードバックされているため、出力電圧ＯＵＴはプリドライバ４Ｌの入力信号ＧＡＴＥと同様に、ローサイドドライバ用ＮＭＯＳトランジスタ１０がオンするとき、傾きは－Ｉｓ２／Ｃとなり、オフするときは、傾きはＩｓ１／Ｃとなる。
　図１１に示した第２の実施形態の第２の形態において、負荷２として、ソレノイドもしくはインダクタに適用した場合の動作を図１２のタイミングチャートを用いて説明する。
　ローサイドオン期間からローサイドオフ期間へ遷移するとき、ローサイドドライバ用ＮＭＯＳトランジスタ１０はオフする。このとき、負荷２のフライバック電圧が発生し、ダイオード８によって出力端子ＯＵＴからＶＢに電流が流れるため、リーク電流の影響を無視すると、出力端子ＯＵＴはＶＢからダイオードの順方向電圧ＶＯＦＦ電圧分上昇した電圧となる。
　ローサイドドライバ用ＮＭＯＳトランジスタ１０のドレイン－ソース間電圧は図１２にＯＵＴ＝ＶＤＳＬとして示したとおり、電圧波形の立上り及び立下りの傾きが線形である。これにより、ローサイドドライバ用ＮＭＯＳトランジスタ１０のオンオフ時の電力損失ＰｄＬ＝ＩＯＵＴＬ×ＶＤＳＬを図４（ｂ）のｆ２周波数により特徴づけられるＥＭＩノイズの高周波領域特性に最低限必要な量とすることが可能となり、電力損失と伴に発熱を抑えることが可能となる。
　なお、図１１の構成では負荷２のフライバック電圧が発生に対して、ダイオード８によって出力端子ＯＵＴからＶＢに電流が流したが、図８のハイサイドドライバ構成と同様に、ダイオード８ではなく、同期整流を行う構成でもよい。
　本発明の第３の実施形態では、過温度でないときはＥＭＩノイズを低減し、過温度時にはドライバ用トランジスタの過温度破壊を防ぐ構成及び動作について説明する。
　図１３は本発明の第３の実施形態の第１の形態であり、以下では実施例１の１形態である図１からの差分に関して説明する。
　図１３において、電流量制御信号ＩＣＯＮにより、第１の電流源Ｉ１及び第２の電流源Ｉ２の電流量を変える機能と、温度モニタ手段１１と、温度モニタ手段１１の出力信号ＴＥＭＰを電流量制御信号ＩＣＯＮに対応させる電流量制御信号生成手段１２を備える。
　Ｉ１、Ｉ２電流源の電流量を例えば、Ｉｓ１＝Ｉｓ２＝Ｉとしたき、実施例１にて説明のとおり、ハイサイドドライバ用ＮＭＯＳトランジスタ７のオンオフによるＯＵＴ電圧波形の傾きは立上りＩ／Ｃ、立下り－Ｉ／Ｃとなる。
　ハイサイドドライバ用ＮＭＯＳトランジスタ７のオンまたはオフによる電力損失ＰｄＨは
周期をＴとしたとき
　ＰｄＨ＝ＩＨ×（ＶＢ＋ＶＯＦＦ）／２×（ｄｔ／Ｔ）×２
となる。ここで、ハイサイドドライバ用ＮＭＯＳトランジスタ７の駆動電流をＩＨ、負荷２のフライバック電圧が発生した場合のダイオード８による順方向電圧降下分をＶＯＦＦとする。負荷２において、フライバック電圧が発生しない場合はＶＯＦＦ＝０Ｖである。ｄｔをハイサイドドライバ用ＮＭＯＳトランジスタ７のオフからオンまたはオンからオフしたときの、ＯＵＴ電圧の立上りまたは立下り時間とする。
　ｄｔ＝（ＶＢ＋ＶＯＦＦ）／（Ｉ／Ｃ）＝（ＶＢ＋ＶＯＦＦ）×Ｃ／Ｉ
となる。これより、
　ＰｄＨ＝（ＩＨ×（ＶＢ＋ＶＯＦＦ）＾２）／Ｔ×（Ｃ／Ｉ）
となる。
　以上より、電流量制御信号ＩＣＯＮにより、第１の電流源Ｉ１及び第２の電流源Ｉ２の電流量を変えることで、例えば、電流量をＩｓ１＝Ｉｓ２＝Ｉとし、Ｉを増加させたとき、ＯＵＴ電圧波形の傾きは増加し、図４（ｂ）のｆ２周波数が増加し、高周波領域におけるＥＭＩノイズが増加する。一方で、ＯＵＴ電圧の立上り、立下り時間ｄｔは減少し、電力損失ＰｄＨも減少させることが可能である。
　温度モニタ手段１１として、例えば、図１６（ａ）に示すように、定電流源６ｃをダイオード１１ａ１に与え、ダイオードの順方向電圧の温度変化をオペアンプ１１ａ２と抵抗１１ａ３，１１ａ４によって構成された増幅回路を介して、電圧ＴＥＭＰとして出力することにより、図１７で示すように、温度をモニタすることが可能である。温度モニタ手段１１として、例えば図１６（ｂ）に示すように、サーミスタ１１ｂ１の抵抗値の温度変化を抵抗１１ｂ２と、オペアンプ１１ｂ３から構成されるボルテージフォロア回路を用いて、電圧ＴＥＭＰとして出力してもよい。
　温度情報信号ＴＥＭＰを入力とする電流量制御信号生成手段１２により、電流量制御信号ＩＣＯＮを生成する。電流量制御信号生成手段１２の構成、動作の１例を以下説明する。
　電流量制御信号生成手段１２として、図１８に示すように、コンパレータ１２ａ、１２ｂを用いて、図１７で示した関係がある入力信号ＴＥＭＰに対して、例えば、１００℃、１５０℃に対応する３．５Ｖ、３Ｖを閾値電圧として設定する。出力信号である電流量制御信号ＩＣＯＮ（１例として２ビット信号とする）は温度１００℃以下ではＩＣＯＮ＝ＬＬ、温度１００℃から１５０℃において、ＩＣＯＮ＝ＬＨ、温度１５０℃以上でＩＣＯＮ＝ＨＨとする。なお、コンパレータ１２ａ，１２ｂの出力信号である電流量制御信号ＩＣＯＮのＬからＨへ切替り閾値電圧とＨからＬへの切替り閾値電圧とで、ヒステリシスを持たせても良い。
　電流源Ｉ１として、例えば図１５（ａ）に示すように、信号Ｓ１によりオンオフされるスイッチ９ａと、電流量制御信号ＩＣＯＮの下位１ビット信号ＩＣＯＮ［０］がＬのときオフ、Ｈのときオンするスイッチ９ｃ１と、電流量制御信号ＩＣＯＮの上位１ビット信号ＩＣＯＮ［１］がＬのときオフ、Ｈのときオンするスイッチ９ｃ２と、それぞれの電流値がＩｓ，Ｉｓ，２Ｉｓとなる定電流源６ａ１，６ａ２，６ａ３から構成されるとする。
　同様に、電流源Ｉ２として、例えば図１５（ｂ）に示すように、信号Ｓ２によりオンオフされるスイッチ９ｂと、電流量制御信号ＩＣＯＮの下位１ビット信号ＩＣＯＮ［０］がＬのときオフ、Ｈのときオンするスイッチ９ｄ１と、電流量制御信号ＩＣＯＮの上位１ビット信号ＩＣＯＮ［１］がＬのときオフ、Ｈのときオンするスイッチ９ｄ２と、それぞれの電流値がＩｓ，Ｉｓ，２Ｉｓとなる定電流源６ｂ１，６ｂ２，６ｂ３から構成されるとする。
　このとき、例えば、第１の電流源Ｉ１及び第２の電流源Ｉ２の電流量をＩｓ１＝Ｉｓ２＝Ｉとしたとき、電流量制御信号ＩＣＯＮ２ビット信号のＨ、ＬをＩＣＯＮ［１］、ＩＣＯＮ［０］の並びで表記したとき、ＩＣＯＮ＝ＬＬのとき、Ｉ＝Ｉｓ、ＩＣＯＮ＝ＬＨのとき、Ｉ＝２Ｉｓ、ＩＣＯＮ＝ＨＨのとき、Ｉ＝４Ｉｓと、温度情報信号ＴＥＭＰから電流量制御信号ＩＣＯＮを介して、電流源Ｉ１及びＩ２の電流量と対応づけすることができる。
　このときの動作例として、タイミングチャート例を図１９に示す。
　温度上昇に伴い、電流源Ｉ１およびＩ２の電流量をＩｓ→２Ｉｓ→４Ｉｓのように増加させることにより、高温時に、ＯＵＴ電圧の立上り、立下り時間ｄｔを減少させ、ハイサイドドライバ用ＮＭＯＳトランジスタ７による電力損失ＰｄＨとそれに伴う発熱を減少させることが可能である。
　以上より、ハイサイドドライバ用ＮＭＯＳトランジスタ７での発熱、過温度破壊を防ぐことが可能である。
　また、図１４に示すように、温度モニタ手段１１をハイサイドドライバ用ＮＭＯＳトランジスタ７近傍に配置することにより、局所的、過渡的なハイサイドドライバ用ＮＭＯＳトランジスタ７での発熱、過温度破壊を防ぐことが可能である。ハイサイドドライバ用ＮＭＯＳトランジスタ７近傍とは、例えば、温度モニタ手段１１がハイサイドドライバ用ＮＭＯＳトランジスタ７を実装する絶縁基板に実装される場合である。
　図２３は本発明の第３の実施形態の第２の形態である。
　図２３において、従来例の１形態である図２からの差分は、電流量制御信号ＩＣＯＮにより、第１の電流源Ｉ１及び第２の電流源Ｉ２の電流量を変える機能と、温度モニタ手段１１と、温度モニタ手段１１の出力信号ＴＥＭＰを電流量制御信号ＩＣＯＮに対応させる電流量制御信号生成手段１２を備える。
　本形態では図１３と異なり、電流源Ｉ１、Ｉ２はハイサイドドライバ用ＮＭＯＳトランジスタ７のゲート容量に対して、充電、放電する。前述のとおり、ゲート容量電圧依存性の非線形性のため、図１３の実施形態よりもハイサイドドライバ用ＮＭＯＳトランジスタ７のオン、オフ時の電力損失ＰｄＨは増加し、発熱する。
　しかしながら、温度モニタ手段１１と、温度モニタ手段１１の出力信号ＴＥＭＰを電流量制御信号ＩＣＯＮに対応させる電流量制御信号生成手段１２と、電流量制御信号ＩＣＯＮにより、第１の電流源Ｉ１及び第２の電流源Ｉ２の電流量を変える機能を備えることにより、図１３の実施形態と同様に、ＯＵＴ出力電圧の立上り、立下りに関して、高温時に立上り、立下り時間ｄｔを減少させ、ハイサイドドライバ用ＮＭＯＳトランジスタ７による電力損失ＰｄＨとそれに伴う発熱を減少させることが可能である。
　以上より、ハイサイドドライバ用ＮＭＯＳトランジスタ７での発熱、過温度破壊を防ぐことが可能である。
　また、図２４に示すように、温度モニタ手段１１をハイサイドドライバ用ＮＭＯＳトランジスタ７近傍に配置することにより、局所的、過渡的なハイサイドドライバ用ＮＭＯＳトランジスタ７での発熱、過温度破壊を防ぐことが可能である。ハイサイドドライバ用ＮＭＯＳトランジスタ７近傍とは、例えば、温度モニタ手段１１がハイサイドドライバ用ＮＭＯＳトランジスタ７を実装する絶縁基板に実装される場合である。
　本発明の第４の実施形態として複数の負荷駆動スロープ制御装置を集積化した例として、過温度でないときはＥＭＩノイズを低減し、過温度時にはドライバ用トランジスタの過温度破壊を防ぐ構成例を図２０に示す。
　ここで、負荷駆動スロープ制御装置１として、例えば、図１３もしくは図２３のように電流量制御信号ＩＣＯＮの入力を持ち、集積回路１００として、温度モニタ手段１１と電流量制御信号手段１２を備える。
　温度モニタ１１による温度情報ＴＥＭＰが高温時に、ＯＵＴ１及びＯＵＴ２の電圧の立上り、立下り時間ｄｔを減少させ、各チャネルにおける負荷駆動スロープ制御装置１のハイサイドドライバ用ＮＭＯＳトランジスタ７による電力損失ＰｄＨとそれに伴う発熱を減少させることが可能である。
　以上より、過温度でないときはＥＭＩノイズを低減し、ハイサイドドライバ用ＮＭＯＳトランジスタ７での発熱、過温度破壊を防ぐことが可能である。
　本発明の第５の実施形態として複数の負荷に対する負荷駆動スロープ制御装置を集積化した例として、２つの負荷を駆動し、過温度でないときはＥＭＩノイズを低減し、過温度時にはドライバ用トランジスタの過温度破壊を防ぐ構成例を図２１に示す。
　ここで、負荷駆動スロープ制御装置１として、例えば、図１４もしくは図２４のように電流量制御信号ＩＣＯＮの入力を持ち、温度モニタ手段１１をハイサイドドライバ用ＮＭＯＳトランジスタ７近傍に配置し、温度情報ＴＥＭＰを出力信号として持ち、集積回路１００として、温度モニタ手段１１と電流量制御信号手段１２を備える。
　負荷駆動スロープ制御装置１、各チャネルの温度モニタ１１による温度情報が高温時に、各チャネル毎に出力ＯＵＴの電圧の立上り、立下り時間ｄｔを減少させ、負荷駆動スロープ制御装置１、各チャネルのハイサイドドライバ用ＮＭＯＳトランジスタ７による電力損失ＰｄＨとそれに伴う発熱を減少させることが可能である。
　以上より、過温度でないときはＥＭＩノイズを低減し、ハイサイドドライバ用ＮＭＯＳトランジスタ７での発熱、過温度破壊を防ぐことが可能である。
　また、図２２に示すように、各チャネルの負荷駆動スロープ制御装置１とは別に温度モニタ手段１１を集積回路１００内に持たせる構成でも良い。
　以上の実施例３～５において、過温度でないときはＥＭＩノイズを低減し、過温度時にはドライバ用トランジスタの過温度破壊を防ぐ負荷駆動スロープ制御装置を可能とする。なお、実施例１と同様に負荷２はソレノイドもしくはインダクタに限定されず、負荷駆動として、ハイサイドドライバのみに限定されない。また、図面において、非表示であるが、ある高温において（例えば１８０℃）、ハイサイドドライバ用ＮＭＯＳトランジスタ７の過温度破壊を確実に防ぐため、温度モニタ手段１１を用いて、ある高温（例えば１８０℃）をモニタした際、入力信号ＩＮＨをオフ設定に、もしくは、ハイサイドドライバ用ＮＭＯＳトランジスタ７のゲートをオフする制御を行ってもよい。
　なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換える事が可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について他の構成の追加・削除・置換をする事が可能である。
　また、制御線や信号線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や信号線を示しているとは限らない。
１　　　　　負荷駆動スロープ制御装置
２　　　　　負荷
３，３Ｌ　　電流源制御手段
４　　　　　プリドライバ
５　　　　　容量
６ａ～６ｃ　定電流源
７　　　　　ハイサイドドライバ用トランジスタ
８　　　　　ダイオード
９ａ～９ｄ　スイッチ
１０　　　　ローサイドドライバ用トランジスタ
１１　　　　温度モニタ手段
１２　　　　電流量制御信号生成手段
１３　　　　ドライバ
１００　　　集積回路
ＩＮＨ，ＩＮＬ　入力信号
Ｓ１～Ｓ２　制御信号
Ｉ１～Ｉ３　電流源
ＩＣＯＮ　　電流量制御信号
ＴＥＭＰ　　温度情報信号

Claims (15)

  1. 　負荷を駆動するドライバ用トランジスタと、
    　前記ドライバ用トランジスタのオンオフ制御端子を介して駆動するプリドライバと、
    　前記プリドライバの入力側と接続した容量と、
    　第１の信号によりオンオフが制御されかつ前記容量を充電する電流を発生させる第１の電流源と、
    　第２の信号によりオンオフが制御されかつ前記容量を放電する電流を発生させる第２の電流源と、を備え、
    　前記容量を充電または放電することによって前記プリドライバの出力電圧を変化させ、
    　前記プリドライバの前記出力電圧によって前記ドライバ用トランジスタをオンオフさせ、
    　前記ドライバ用トランジスタをオンオフさせることによって前記負荷を駆動する電圧波形の立上り及び立下りの傾きが線形であることを特徴とする負荷駆動制御装置。
  2. 　請求項１に記載の負荷駆動制御装置であって、
    　前記ドライバ用トランジスタが高圧電源側に接続されて前記負荷を駆動するハイサイドドライバ用トランジスタであることを特徴とする負荷駆動制御装置。
  3. 　請求項１に記載の負荷駆動制御装置であって、
    　前記ドライバ用トランジスタがＧＮＤ側に接続されて前記負荷を駆動するローサイドドライバ用トランジスタであることを特徴とする負荷駆動制御装置。
  4. 　請求項１ないし３に記載のいずれかの負荷駆動制御装置であって、
    　前記プリドライバがＮ型及びＰ型トランジスタによって構成されたソースフォロア回路またはオペアンプによって構成されたボルテージフォロア回路を有することを特徴とする負荷駆動制御装置。
  5. 　請求項１ないし４に記載のいずれかの負荷駆動制御装置であって、
    　前記第１の信号と前記第２の信号を含んだ第３の信号を共通の信号入力端子から取得し、
    　前記第３の信号に基づいて前記第１の電流源及び前記第２の電流源の電流量を変えることによって、前記負荷を駆動する電圧波形の立上り及び立下りの傾きを変えることを特徴とする負荷駆動制御装置。
  6. 　請求項５に記載の負荷駆動制御装置であって、
    　前記ドライバ用トランジスタに関する温度情報信号を取得する温度モニタ手段と、
    　前記温度情報信号に対応した前記第３の信号を出力する電流量制御信号生成手段と、を有することを特徴とする負荷駆動制御装置。
  7. 　請求項６に記載の負荷駆動制御装置であって、
    　前記温度モニタ手段は、前記ドライバ用トランジスタを実装するための絶縁基板上に配置されることを特徴とする負荷駆動制御装置。
  8. 　請求項５ないし７に記載のいずれかの負荷駆動制御装置であって、
    　少なくとも前記ドライバ用トランジスタの１ないし複数チャネル分と前記第３の信号の１ないし複数チャネル分を同一のシリコン基板上に形成することを特徴とした半導体集積回路を有する負荷駆動制御装置。
  9. 　請求項５ないし７に記載のいずれかの負荷駆動制御装置であって、
    　少なくとも前記ドライバ用トランジスタの１ないし複数チャネル分と前記第３の信号の１ないし複数チャネル分と前記温度モニタ手段の１ないし複数チャネル分を同一のシリコン基板上に形成することを特徴とした半導体集積回路を有する負荷駆動制御装置。
  10. 　負荷を駆動するドライバ用トランジスタと、
    　前記ドライバ用トランジスタのオンオフ制御端子の容量を、第１の信号によりオンオフが制御することにより充電するための電流を発生させる第１の電流源と、
    　前記ドライバ用トランジスタのオンオフ制御端子の容量を、第２の信号によりオンオフが制御することにより放電するための電流を発生させる第２の電流源と、
    　前記ドライバ用トランジスタのオンオフが制御される端子の容量を充電または放電することによって前記ドライバ用トランジスタをオンオフさせ、
    　前記第１の信号と前記第２の信号を含んだ第３の信号により前記第１の電流源及び前記第２の電流源の電流量を変えることによって、前記負荷を駆動する電圧波形の立上り及び立下りの傾きを変える機能を有することを特徴とする負荷駆動制御装置。
  11. 　請求項１０に記載の負荷駆動制御装置であって、
    　前記ドライバ用トランジスタに関する温度情報信号を取得する温度モニタ手段と、
    　前記温度情報信号に対応した前記第３の信号を出力する電流量制御信号生成手段と、を有することを特徴とする負荷駆動制御装置。
  12. 　請求項１１に記載の負荷駆動制御装置であって、
    　前記温度モニタ手段は、前記ドライバ用トランジスタを実装するための絶縁基板上に配置されることを特徴とする負荷駆動制御装置。
  13. 　請求項１０ないし１２に記載のいずれかの負荷駆動制御装置であって、
    　少なくとも前記ドライバ用トランジスタの１ないし複数チャネル分と前記第３の信号の１ないし複数チャネル分を同一のシリコン基板上に形成することを特徴とした半導体集積回路を有する負荷駆動制御装置。
  14. 　請求項１０ないし１２に記載のいずれかの負荷駆動制御装置であって、
    　少なくとも前記ドライバ用トランジスタの１ないし複数チャネル分と前記第３の信号の１ないし複数チャネル分と前記温度モニタ手段の１ないし複数チャネル分を同一のシリコン基板上に形成することを特徴とした半導体集積回路を有する負荷駆動制御装置。
  15. 　請求項５又は請求項６又は請求項７又は請求項１０又は請求項１１又は請求項１２に記載のいずれかの負荷駆動制御装置であって、少なくとも前記ドライバ用トランジスタの１ないし複数チャネル分と前記温度モニタ手段の１ないし複数チャネル分を同一のシリコン基板上に形成することを特徴とした半導体集積回路を有する負荷駆動制御装置。
PCT/JP2013/083410 2013-02-28 2013-12-13 負荷駆動制御装置 WO2014132523A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP13876670.4A EP2963821B1 (en) 2013-02-28 2013-12-13 Load drive control device
US14/769,295 US9780773B2 (en) 2013-02-28 2013-12-13 Load drive control device
CN201380073766.6A CN105009452B (zh) 2013-02-28 2013-12-13 负载驱动控制装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013038121A JP6496471B2 (ja) 2013-02-28 2013-02-28 負荷駆動制御装置
JP2013-038121 2013-02-28

Publications (1)

Publication Number Publication Date
WO2014132523A1 true WO2014132523A1 (ja) 2014-09-04

Family

ID=51427809

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/083410 WO2014132523A1 (ja) 2013-02-28 2013-12-13 負荷駆動制御装置

Country Status (5)

Country Link
US (1) US9780773B2 (ja)
EP (1) EP2963821B1 (ja)
JP (1) JP6496471B2 (ja)
CN (1) CN105009452B (ja)
WO (1) WO2014132523A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220247400A1 (en) * 2021-01-29 2022-08-04 Mazda Motor Corporation Load drive control device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105485568A (zh) * 2015-11-25 2016-04-13 宁波市柯玛士太阳能科技有限公司 一种可音频控制和音频调节的潜水灯
JP6638474B2 (ja) * 2016-03-01 2020-01-29 株式会社デンソー 信号出力回路
US10097010B2 (en) * 2016-04-19 2018-10-09 Infineon Technologies Ag Control of freewheeling voltage
US9882555B2 (en) * 2016-06-24 2018-01-30 Infineon Technologies Ag Switch device
US10394260B2 (en) * 2016-06-30 2019-08-27 Synaptics Incorporated Gate boosting circuit and method for an integrated power stage
JP6536522B2 (ja) * 2016-09-26 2019-07-03 株式会社デンソー 信号出力回路
US10637459B2 (en) 2016-12-30 2020-04-28 Delta Electronics, Inc. Driving circuit and an under-voltage lockout circuit of a power circuit
US10608629B2 (en) 2016-12-30 2020-03-31 Delta Electronics, Inc. Driving circuit of a power circuit
US10819332B2 (en) 2016-12-30 2020-10-27 Delta Electronics, Inc. Driving circuit of a power circuit and a package structure thereof
US9906221B1 (en) * 2016-12-30 2018-02-27 Delta Electronics, Inc. Driving circuit of a power circuit
US10666246B2 (en) 2016-12-30 2020-05-26 Delta Electronics, Inc. Driving circuit and a desaturation circuit of a power circuit
KR101996734B1 (ko) * 2017-11-15 2019-07-04 숭실대학교산학협력단 Emi 저감 장치가 구비된 센서 시스템 및 이를 이용한 emi 저감 방법
JP7050586B2 (ja) * 2018-06-08 2022-04-08 日清紡マイクロデバイス株式会社 定電流駆動回路
CN109379070A (zh) * 2018-12-20 2019-02-22 上海艾为电子技术股份有限公司 一种模拟开关启动电路及方法
JP2021129255A (ja) * 2020-02-17 2021-09-02 ミツミ電機株式会社 パルス信号送信回路
DE112021000823T5 (de) 2020-03-27 2022-11-17 Rohm Co. Ltd. Transistor-treiberschaltung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722851A (ja) * 1993-04-09 1995-01-24 Sgs Thomson Microelettronica Spa 零バイアス電流ローサイドドライバーコントロール回路
JPH11346147A (ja) * 1998-06-02 1999-12-14 Nec Corp スルーレート出力回路
JP2007013916A (ja) * 2005-05-30 2007-01-18 Denso Corp 信号生成装置
US20110175650A1 (en) 2008-12-04 2011-07-21 Stmicroelectronics S.R.L. Driver circuit and method for reducing electromagnetic interference
JP2011142643A (ja) * 2006-12-13 2011-07-21 Panasonic Corp 駆動電圧制御装置
JP2012015946A (ja) * 2010-07-05 2012-01-19 Denso Corp 負荷駆動装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239255A (en) * 1991-02-20 1993-08-24 Bayview Technology Group Phase-controlled power modulation system
US6407594B1 (en) 1993-04-09 2002-06-18 Sgs-Thomson Microelectronics S.R.L. Zero bias current driver control circuit
DE50010799D1 (de) * 1999-05-07 2005-09-01 Infineon Technologies Ag Schaltungsanordnung zur Ansteuerung eines Halbleiterschalters
US6795046B2 (en) * 2001-08-16 2004-09-21 Koninklijke Philips Electronics N.V. Self-calibrating image display device
US20080143697A1 (en) 2006-12-13 2008-06-19 Tomokazu Kojima Drive voltage control device
US20100194465A1 (en) * 2009-02-02 2010-08-05 Ali Salih Temperature compensated current source and method therefor
US8350416B2 (en) * 2009-06-30 2013-01-08 Schanin David J Transition-rate control for phase-controlled AC power delivery system
JP2011211836A (ja) * 2010-03-30 2011-10-20 Panasonic Corp スイッチングデバイス駆動装置および半導体装置
JP5692031B2 (ja) * 2011-12-06 2015-04-01 株式会社デンソー 負荷駆動装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722851A (ja) * 1993-04-09 1995-01-24 Sgs Thomson Microelettronica Spa 零バイアス電流ローサイドドライバーコントロール回路
JPH11346147A (ja) * 1998-06-02 1999-12-14 Nec Corp スルーレート出力回路
JP2007013916A (ja) * 2005-05-30 2007-01-18 Denso Corp 信号生成装置
JP2011142643A (ja) * 2006-12-13 2011-07-21 Panasonic Corp 駆動電圧制御装置
US20110175650A1 (en) 2008-12-04 2011-07-21 Stmicroelectronics S.R.L. Driver circuit and method for reducing electromagnetic interference
JP2012015946A (ja) * 2010-07-05 2012-01-19 Denso Corp 負荷駆動装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SUZUKI SHIGEO: "EMC and basic technology", 1996, KOUGAKUTOSHO LTD., pages: 18

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220247400A1 (en) * 2021-01-29 2022-08-04 Mazda Motor Corporation Load drive control device
US11569809B2 (en) * 2021-01-29 2023-01-31 Mazda Motor Corporation Load drive control device

Also Published As

Publication number Publication date
EP2963821A1 (en) 2016-01-06
JP6496471B2 (ja) 2019-04-03
EP2963821B1 (en) 2020-03-18
US20150381159A1 (en) 2015-12-31
CN105009452B (zh) 2018-04-03
JP2014165890A (ja) 2014-09-08
CN105009452A (zh) 2015-10-28
EP2963821A4 (en) 2016-12-07
US9780773B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
JP6496471B2 (ja) 負荷駆動制御装置
JP5119894B2 (ja) ドライバ回路
JP2012019625A (ja) 駆動回路、該駆動回路を備えた半導体装置、これらを用いたスイッチングレギュレータおよび電子機器
US8624655B2 (en) Level shifter circuit and gate driver circuit including the same
US11316513B2 (en) Gate driver
CN105449998A (zh) 用于切换电路的驱动器控制的电路及方法
WO2016136114A1 (ja) 基準電圧生成回路および半導体装置
US9013903B2 (en) High side driver circuitry
JP6478826B2 (ja) ハイサイドドライバ回路及び半導体装置
JP6064947B2 (ja) ゲート電位制御回路
WO2020021757A1 (ja) スイッチ回路及び電力変換装置
JP6458659B2 (ja) スイッチング素子の駆動装置
JP2010028522A (ja) 半導体装置
CN105553236A (zh) 驱动电路
JP5447575B2 (ja) 駆動装置
JP5421683B2 (ja) スイッチング電源装置
JP2005304113A (ja) スイッチング素子の駆動回路
US10897200B2 (en) Circuit for controlling converters, corresponding converter device and method
JP6024624B2 (ja) 負荷駆動装置
JP4886023B2 (ja) スイッチング素子の駆動回路
JP2012130136A (ja) 集積回路
JP2012100400A (ja) 電源装置
US8779830B2 (en) Inverse level shift circuit
KR101162951B1 (ko) 부스트 컨버터의 슬로프 보상 회로
WO2021060152A1 (ja) ゲート駆動回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13876670

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14769295

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2013876670

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE