JPH10150274A - 可撓性膜層の上に受動素子を集積化するための方法および構造 - Google Patents

可撓性膜層の上に受動素子を集積化するための方法および構造

Info

Publication number
JPH10150274A
JPH10150274A JP9212361A JP21236197A JPH10150274A JP H10150274 A JPH10150274 A JP H10150274A JP 9212361 A JP9212361 A JP 9212361A JP 21236197 A JP21236197 A JP 21236197A JP H10150274 A JPH10150274 A JP H10150274A
Authority
JP
Japan
Prior art keywords
layer
dielectric film
capacitor
dielectric
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9212361A
Other languages
English (en)
Inventor
Richard Joseph Saia
リチャード・ジョセフ・セイア
Kevin Matthew Durocher
ケヴィン・マシュー・デュロチャー
Herbert Stanley Cole
ハーバート・スタンリー・コール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPH10150274A publication Critical patent/JPH10150274A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 可撓性膜層の上に受動素子を集積化する。 【解決手段】 可撓性相互接続膜の製造方法は、誘電体
膜の表面上に誘電体膜と金属化層との接着を促進する物
質を含んだ抵抗層、金属化層を付着し、金属化層の上に
コンデンサ誘電体層を付着し、コンデンサ誘電体層の上
にコンデンサ電極層を付着する。コンデンサ電極層にパ
ターンを形成して第一のコンデンサ電極が形成され、コ
ンデンサ誘電体層にパターンを形成し、金属化層にパタ
ーンを形成して抵抗を形成する。そして金属化層および
抵抗層にパターンを形成してインダクタおよび第二のコ
ンデンサ電極を形成する。誘電体膜の内部に設けたバイ
アを通して抵抗層および金属化層を伸ばすことができ
る。追加の誘電体層内のバイアを通して金属化パターン
を形成して回路チップを受動素子に取り付けて接続する
ことができる。

Description

【発明の詳細な説明】
【０００１】発明の背景 一つの形態の高密度相互接続（ＨＤＩ）回路モジュール
においては、バイア開口を有する接着剤を塗布されたポ
リマー膜オーバーレイが、チップウェル内の集積回路チ
ップを支持しうる基板を被覆している。このポリマー膜
は絶縁層を提供しこの上に金属化パターンが付着されて
前記バイアを介して基板金属化層および／または個々の
回路チップが相互接続されている。オーバーレイを使用
してＨＤＩプロセスを実施する方法は更に、１９８８年
１１月８日付けのEichelberger等の米国特許第４，７８
３，６９５号明細書および１９９０年６月１２日付けの
Eichelberger等の米国特許第４，９３３，０４２号明細
書に記載されている。一般に、複数のポリマー膜オーバ
ーレイおよび金属化パターンが使用される。
【０００２】１９９６年６月１８日付けのCole等の米国
特許第５，５２７，７４１号明細書に記載されているよ
うな、別の形態の回路モジュールの製造では、回路モジ
ュールの製造方法は、金属化されたベースの絶縁層およ
ひ外側の絶縁層を有する可撓性の相互接続層が使用され
ている。チップパッドを有する少なくとも１つの回路チ
ップがこのベースの絶縁層に取り付けられそしてこの外
側及びベースの絶縁層内にバイアを形成してベース絶縁
層の金属化層の選択された部分およびチップパッドを露
出している。この外側絶縁層の上にパターンを形成され
た外側金属化層を付着してバイアの選択されたものを通
して伸ばしてチップパッドの選択されたものおよびベー
ス絶縁層の金属化層の選択された部分を相互接続してい
る。
【０００３】薄膜抵抗、コンデンサおよびインダクタの
製造が、「薄膜技術のハンドブック（The Handbook of
Thin Film Technology）」、第１８および１９章（Mais
seland Glang編集、McGraw-Hill Book Company 1970、再
販1983）に記載されている。Wojnarowski等の「Thin Fi
lm Resistors on Organic Surfaces（有機表面上の薄膜
抵抗）」と題する１９９４年１２月５日付け米国特許出
願第０８／３４９，２２８号明細書に薄膜抵抗の製造方
法が記載されており、この方法は有機誘電体層の上に窒
化タンタル層を付着し、この窒化タンタル層の上に金属
化層を付着し、そしてこの金属化層にパターンを形成す
ることからなり、この金属化層の第一の部分をこの金属
化層の第二の部分から離して位置づけ、そしてこの第一
および第二の部分を共に少なくとも部分的に前記窒化タ
ンタル層の上に位置づけている。金属化層にパターンを
形成した後、金属化層の第一および第二の部分の間の抵
抗値を測定して予定の抵抗値と比較することができ、そ
して第一および第二の部分の少なくとも一方をトリムし
て第一および第二の部分の間の抵抗値を測定された抵抗
値よりも予定の抵抗値により近い値に修正することがで
きる。好ましくは、窒化タンタルは六方最密構造のＴａ
2 Ｎ構造かなりそして誘電体層はポリイミドからなる。
【０００４】Wojnarowski等の「Application of Thin F
ilm Electronic Components on Organic and Inorganic
Surfaces （有機および無機表面上への薄膜電子構成要
素の付着）」と題する１９９４年１２月５日付け米国特
許出願第０８／３４９，２７８号明細書には例えばポリ
マーまたはセラミック表面上への抵抗、インダクタおよ
びコンデンサのような精密電子構成要素の製造方法が記
載されている。電子構成要素は、全ての予めパターンを
形成した物質を精密に付着させることなく、付着してか
ら精密なまたは整合された値にトリムすることができ
る。薄膜電子構成要素を表面上に付着し、パラメータ値
を測定または推定し、補正オフセットファイルを生成
し、そして適応リソグラフィを使用して構成要素を非常
に厳密な許容誤差にトリムする。コンピュータプログラ
ムを使用してインダクタコイルまたは抵抗リードの物理
的長さを変えたりまたはコンデンサプレートの面積を変
えたりして電子構成要素の調整が可能となる。
【０００５】Saia等の「Structure and Fabrication Me
thod for Thin Film Capacitors （薄膜コンデンサに対
する構造および製造方法）」と題する１９９５年１２月
４日付け米国特許出願第０８／５６６，６１６号明細書
には積層された高密度相互接続（ＨＤＩ）マルチチップ
モジュール内および可撓性相互接続層内に導入されたコ
ンデンサのような、薄膜コンデンサを良好な接着性でポ
リマー層上へ導入する構造および製法が記載されてい
る。相互接続金属化層（チタンを銅で塗布し更に銅をチ
タンで塗布する）を下方のコンデンサプレートとし、非
晶質水素化炭素（通常ダイヤモンド様炭素またはＤＬＣ
と言及される）をコンデンサ誘電体物質とし、そしてス
パッタリングした金属化層を上方のコンデンサプレート
として使用して、コンデンサを製造しうる。ＤＬＣのコ
ンデンサプレートへの良好な接着は薄いモリブデン接着
層と酸素を含んだ有機前駆物質を使用した圧力漸変ＤＬ
Ｃ付着とにより得ることができる。一体コンデンサは慣
用のＨＤＩおよび可撓性相互接続物質と適合しうる製造
方法を使って製造できる。
【０００６】発明の要約 可撓性の相互接続層上に受動素子を集積化するための効
率の良い、費用面で有効なそして空間を節約する製造方
法および構造が得られれば有利であろう。また、このよ
うな可撓性の相互接続層を歪み無く付着そして製造する
ために骨組（フレーム）構造を備えそして相互接続領域
および受動素子の製造材料となりうる複合薄膜構造体が
得られれば有利であろう。
【０００７】本発明では、可撓性膜構造物の上には薄膜
抵抗、コンデンサおよびインダクタが製造されそして膜
金属化により集積されている。窒化タンタル（Ｔａ
2 Ｎ）膜は銅金属化に対する接着プライマー層としてあ
るいは薄膜抵抗物質として使用でき、そしてＤＬＣまた
は酸化タンタル（Ｔａ2Ｏ5）は薄膜コンデンサの製造に
使用できる。
【０００８】簡単に述べると、本発明の一実施態様によ
れば、例えば、可撓性相互接続膜の製造方法は誘電体膜
の一方または両方の表面上に該誘電体膜と後記金属化層
との接着を促進する物質を含んだ抵抗層を付着し、前記
抵抗層の上に金属化層を付着し、前記金属化層の上にコ
ンデンサ誘電体層を付着し、そして前記コンデンサ誘電
体層の上にコンデンサ電極層を付着することを含む。そ
して、コンデンサ電極層にパターンを形成して第一のコ
ンデンサ電極を形成し、コンデンサ誘電体層にパターン
を形成し、金属化層にパターンを形成して抵抗を形成
し、そして金属化層と抵抗層にパターンを形成してイン
ダクタと第二のコンデンサ電極を形成する。一具体例に
よれば、各層の付着およびパターン形成の間、フレーム
を使用することにより誘電体膜を歪みのないたわみのな
い形態に効率よく維持する。
【０００９】一具体例では、誘電体膜はポリイミドを含
み、抵抗層は窒化タンタルを含み、そしてコンデンサ誘
電体層は非晶質水素化炭素または酸化タンタルを含む。
もし抵抗層および金属化層が誘電体膜の両表面に付着さ
れるなら、受動素子は誘電体膜の両表面に製作できる。
誘電体膜の内部にはバイアを形成できそしてこれらのバ
イアを通して抵抗層および金属化層を伸ばすことができ
る。追加の誘電体層内のバイアを通して金属化パターン
を形成することにより回路チップを取り付けて受動素子
に接続できる。
【００１０】新規と考えられる本発明の特徴を特に特許
請求の範囲に明らかにした。しかしながら、本発明自体
は、その構成および実施方法の両面に関して、その更な
る目的および利点と共に、添付の図面に関連してなされ
た以下の記載を参照することにより最も良く理解される
であろう。なお、以下の記載にあたり、同じ数字は同じ
構成要素を表している。
【００１１】発明の好適な実施の態様の詳細な記述 図１はフレーム１２の上に装着された誘電体膜１０の側
部断面図である。フレーム１２は有用ではあるが、本発
明の実施に必要とされるわけではない。誘電体膜１０は
例えば可撓性相互接続膜の加工処理に適合しうる約１５
０℃以下の温度で寸法安定性のポリイミドあるいはポリ
エステルのようなポリマー材料からなることができる。
例えば高密度相互接続の加工処理のようにもっと高い温
度で更に加工処理をうける可撓性相互接続膜に対して
は、誘電体膜１０として選択される材料はこのようなよ
り高い温度に耐えることができなければならない。誘電
体膜の適当な厚さはその計画された用途を達成するよう
に選ぶことができる。一つの具体例では、この厚さは約
１ミル−約２ミルの範囲である。
【００１２】誘電体膜の金属化はスパッタリング、蒸着
および無電解メッキのような慣用の付着技術を使用して
ロール−トゥ−ロール（roll-to-roll）プロセスおよび
パネルプロセスによりなしうる。本発明では、誘電体膜
を更にたわみのないように支持するためにフレームが好
ましい。一具体例では、このフレームは誘電体膜より若
干小さい熱膨張係数（ＣＴＥ）を有する金属からなる。
このＣＴＥの差は例えば約１０ｐｐｍ／℃（℃当たりの
１００万部当たりの部）乃至約４０ｐｐｍ／℃の範囲で
あることが予測され、好ましい範囲は約１０ｐｐｍ／℃
乃至約１５ｐｐｍ／℃である。このようなＣＴＥ差を発
生させることにより、誘電体膜は若干正の引張下に維持
でき、従って室温でしわ抵抗性に維持できる。フレーム
は任意所望の大きさおよび形を持つことができる。一具
体例では、約５インチ乃至約７インチの範囲の直径を有
する丸形フレームが有用なことが分かった。
【００１３】一具体例では、自立性のＫＡＰＴＯＮポリ
イミド（KAPTONはE.I. du Pont deNemours & Co. の登
録商標）を丸形金属フレーム上に取り付ける。好ましく
は低い温度で接着しうる物質を含んだ接着剤１１を金属
フレームに塗布することができる。これらの接着剤の例
にはＵＬＴＥＭポリエーテルイミド（ULTEMはGeneralEl
ectric Company, Pittsfield, MA の登録商標）および
ＭＵＬＴＩＰＯＳＩＴＸＰ−９５００熱硬化性エポキシ
（MULTIPOSITはShipley Company Inc., Marlborough, M
A の登録商標）のような物質を含む。誘電体膜の取付
は、誘電体膜をフレーム上に位置づけそして誘電体膜、
接着剤およびフレームを押しつけてから接着剤の軟化点
より高い温度に加熱することによりなしうる。この取付
プロセスによって、受動素子を形成するための後続の材
料付着過程において誘電体膜の安定性および均一性を維
持するのに十分な引張をフレームと誘電体膜との間に与
えられるべきである。より平坦で均一な誘電体膜を提供
することにより、厚さの均一性を改善された抵抗層（並
びにその上に配置される金属化層および誘電体層）の付
着が可能となる。
【００１４】丸形形状は誘電体膜の均一な半径方向の膨
張から生ずる寸法安定性を提供するので有用である。一
具体例では、約１３ｐｐｍ／℃乃至約１６ｐｐｍ／℃の
範囲のＣＴＥを有するＫＡＰＴＯＮ Ｅポリイミド誘電
体膜を約１．３ｐｐｍ／℃乃至約２．１ｐｐｍ／℃の範
囲のＣＴＥを有するインバーフェロニッケル（ニッケル
３５．８％、鋼６４％、炭素０．２％を含む合金）製フ
レームに付着する。別の具体例では、約２０ｐｐｍ／℃
乃至約４８ｐｐｍ／℃の範囲のＣＴＥを有するＫＡＰＴ
ＯＮ Ｈポリイミド誘電体膜を約８．５ｐｐｍ／℃乃至
約９．９ｐｐｍ／℃の範囲のＣＴＥを有するチタン製フ
レームに付着する。
【００１５】図２は誘電体膜を通してバイア１４が形成
されている図１と同様の誘電体膜の側部断面図である。
バイアはレーザー穴あけ、機械的穴抜きまたは化学的エ
ッチングにより形成できる。バイアは誘電体膜をフレー
ムに取り付ける前または後の何れにおいても誘電体膜内
に形成できる。バイアは、随意で使用されるが、しか
し、以下に示されるような、誘電体膜１０の両方の表面
上に受動素子が形成される実施の態様において特に有用
である。
【００１６】図３は抵抗層１６および１８、金属化層２
１および２２、コンデンサ誘電体層２４およびコンデン
サ電極層２６を誘電体膜に付着した図２と同様の誘電体
膜の側部断面図である。これらの層を付着する間、誘電
体膜がしわよるのを防ぐために温度は約１００℃乃至約
１５０℃より低く維持することが好ましい。抵抗層は誘
電体膜１０の片側または両側表面上に付着できる。一具
体例では、抵抗層はポリイミド誘電体膜の上に窒化タン
タル（Ｔａ2 Ｎ）をスパッタ成膜することにより付着さ
れる。その他の潜在的に有用な抵抗層材料には例えば珪
化クロム、オキシ窒化タンタルおよびニクロムを含む。
これらの材料は潜在的にその上にある金属化層に対して
接着層として働くことができるので有用である。抵抗層
の厚さは典型的には約２５０Å乃至約５０００Åの範囲
である。
【００１７】もしも抵抗材料の２つの層１６および１８
を使用するならば、これらの層の厚さは同じにすること
も違えることもできる。厚さの違いは特定の抵抗値を得
るために有用である。バイア１４が存在するなら、抵抗
材料は（抵抗層２０に示されるように）バイアを通って
伸びるのが好ましい。金属化層は各抵抗層の上に付着で
きる。図３では、金属化層２１が抵抗層１６の上に付着
されそして金属化層２２が抵抗層１８の上に付着され
る。バイア１４が存在するなら、金属化層の片方または
両方がバイアを通して伸びて他の金属化層に結合接続す
る。一具体例では、金属化層は厚さ３０００Åの銅の層
をスパッタリングしそれから厚さ４マイクロメーターの
銅の層を電気メッキして付着される。
【００１８】抵抗層は誘電体膜と金属化層との接着層と
して働くこともできる物質を含んでいるのが好ましい。
窒化タンタルがポリイミド誘電体層および銅金属化層と
の間のシード層として使用できる。銅のポリイミドに対
する接着力は低いので（約２ポンド／インチ乃至約４ポ
ンド／インチ）、これは有利である。窒化タンタル層を
使用すると銅の接着力は約４ポンド／インチから約６ポ
ンド／インチに増大する。
【００１９】コンデンサ誘電体層を一つの金属化層の上
に（図３に示されているように）または所望されるなら
２つの金属化層のそれぞれの上に（図１３に示されてい
るように）選ばれた誘電体材料の付着によって付着する
ことができる。適当な誘電体材料には例えば非晶質水素
化炭素（ＤＬＣ）、酸化タンタル（Ｔａ2Ｏ5）、酸化ア
ルミニウム（Ａｌ2Ｏ3）、酸化アンチモン（Ｓｂ2Ｏ3ま
たはＳｂ2Ｏ4）、酸化ビスマス（Ｂｉ2Ｏ3）、酸化ハフ
ニウム（ＨｆＯ2 ）、酸化ニオブ（Ｎｂ2Ｏ5）、酸化タ
ングステン（ＷＯ3 ）、酸化イットリウム（Ｙ2Ｏ3）お
よび酸化ジルコニウム（ＺｒＯ2 ）が含まれる。ＤＬＣ
はプラズマＣＶＤ法を使用して付着することができ、そ
して酸化物類は例えば反応性スパッタリングまたはスパ
ッタリングした金属膜の陽極酸化によって付着すること
ができる。コンデンサ誘電体層の厚さは典型的には約１
０００Å乃至約５０００Åの範囲である。
【００２０】コンデンサ誘電体層の上にコンデンサ電極
層を付着することができる。コンデンサ電極層はコンデ
ンサ誘電体層の上に付着することのできる任意の金属か
らなることができる。前述したSaia等の米国特許出願明
細書に記載されているように、ＤＬＣをコンデンサ誘電
体層として使用する場合には、薄いモリブデンの接着層
と圧力漸変ＤＬＣ付着法を使用することにより、コンデ
ンサ電極への接着を改善することができる。接着層はあ
らゆるタイプのコンデンサ誘電体層材料によって必要と
されるわけではない。一具体例では、銅の層が３０００
Åの厚さにスパッタ成膜される。
【００２１】抵抗層、金属化層、コンデンサ誘電体層お
よびコンデンサ電極層は以下に記載されるような可撓性
相互接続膜を製造するのに使用できる複合薄膜構造物を
形成する。次いでこれらの層にパターンを形成して抵
抗、コンデンサ、インダクタおよび相互接続領域を形成
することができる。得られた可撓性相互接続膜は例えば
高密度相互接続、フリップチップ、ボール・グリッド・
アレイ（ball grid array ）および直接線結合のプロセ
スのような多くのマルチ−チップモジュール用途の何れ
にも使用できる。
【００２２】図４はコンデンサ電極層２６のパターン形
成によりコンデンサ電極２６ａを与えることを示す図３
と同様の誘電体膜の側部断面図である。一具体例では、
このパターン形成は構造物の両方の表面にフォトレジス
ト（図示せず）を塗布してなされる。こうすることは、
たとえ一面のみにパターンが形成される場合でもフォト
レジストがパターンの形成されない面を保護する働きを
するので有用である。もしコンデンサ電極に対する材料
として銅が使われるなら、フォトレジストにパターンを
形成しそして例えばフォトレジストの開口を介してＦｅ
Ｃｌ3 溶液中で銅をエッチングすることができる。
【００２３】図５はコンデンサ誘電体層２４にパターン
を形成してパターン形成されたコンデンサ誘電体層２４
ａを形成することを示す図４と同様の誘電体膜の側部断
面図である。前に塗布したフォトレジストを取り除くか
または取り除くことなく、パターン形成された面に追加
のフォトレジスト（図示せず）を塗布することができ
る。フォトレジストを露出してパターンを形成すること
ができ、そしてコンデンサ誘電体層をエッチングするこ
とができる。例えばＴａ2Ｏ5に対してはＣＦ4 ／Ａｒプ
ラズマエッチングが使用できそしてＤＬＣ材料に対して
は酸素プラズマエッチングが使用できる。
【００２４】図６は金属化層にパターンを形成して抵抗
２８をもたらす開口を形成することを示す図５と同様の
誘電体膜の側部断面図である。金属化層にパターンを形
成するにはフォトレジストおよび溶液エッチングおよび
／またはドライエッチングを使用することができる。図
７は金属化層および抵抗層に更にパターンを形成して抵
抗、インダクタおよびコンデンサを含む可撓性相互接続
膜１を与えることを示す図６と同様の誘電体膜の側部断
面図である。例えば、銅はＦｅＣｌ3 溶液でエッチング
することができ、そしてＴａ2 ＮはＣＦ4 ／Ａｒプラズ
マでエッチングすることができる。
【００２５】コンデンサ３７を形成するための開口３０
のパターン形成およびインダクタ３３を形成するための
開口３２のパターン形成は２つの手順のいずれかで達成
することができる。一具体例では、抵抗の開口を一つの
マスキングおよびエッチング工程で形成しそしてコンデ
ンサとインダクタの開口を別のマスキングと二部のエッ
チング工程で形成する。別の具体例では、抵抗の開口お
よびコンデンサおよびインダクタの開口の金属化層２１
および２２内に位置づけられる部分を最初のマスキング
工程で形成しそしてコンデンサおよびインダクタの開口
の抵抗層１６および１８を介する残りの部分を第二のマ
スキング工程で形成する。
【００２６】コンデンサ電極、コンデンサ誘電体層およ
び第二のコンデンサ電極はコンデンサ３７を構成する。
図７に示される受動素子には抵抗２８、コンデンサ３７
およびインダクタ３３を含む。図７中の受動素子の位置
および数は単に例示の目的である。図７では、受動素子
の或ものは誘電体膜において受動素子の他のものと対向
する表面上に位置づけられている。受動素子は両方の表
面上に位置づける必要はない。誘電体膜内にバイアが存
在する場合には、金属化層および抵抗層のパターン形成
時に、バイア金属化層領域３４を形成することもでき
る。
【００２７】図８は金属化層および抵抗層にパターンを
形成して受動素子を形成するときに形成することができ
る相互接続領域３８を更に含んだ図７の可撓性相互接続
膜の側部断面図である。上述したとおり、可撓性相互接
続膜は任意所望のマルチ−チップモジュールの実施態様
に使用することができる。以下の記載は可撓性相互接続
膜を高密度相互接続の実施態様に使用する例である。
【００２８】図９−１２は可撓性相互接続膜をマルチチ
ップモジュール中の回路チップと集積した例を示す側部
断面図である。図９は追加の誘電体層４０と接着剤４２
により可撓性相互接続膜の誘電体膜１０に取り付けられ
た回路チップ４４とを追加したことを示す図８と同様の
可撓性相互接続膜の側部断面図である。一具体例では、
追加の誘電体層４０は約１２ミクロン乃至約１５ミクロ
ンの範囲の厚さを有するＵＬＴＲＡＤＥＬ ５１０６ポ
リイミド（ULTRADELはAmoco Chemicals, Naperville, I
L の登録商標）のようなポリマーからなる。
【００２９】１個またはそれ以上の回路チップ４４は集
積回路（ＩＣ）および例えばコンデンサ、抵抗、インダ
クタおよび変換器のような個別の素子を含む多くの電気
回路構成要素の何れを含むことができる。接着剤４２は
アセンブリの熱的要件および結合要件を満たしそして接
着を維持するのに十分な厚さを有する任意の熱硬化性ま
たは熱可塑性ポリマーからなることができる。その他の
潜在的に有用な接着剤材料には例えばポリエステル、ポ
リイミド、ポリベンゾシクロブタン、ポリエーテルイミ
ドおよびシロキサン−ポリイミドブレンドを含む。相互
接続領域３８がチップ４４と誘電体膜１０との間に位置
づけられている場合には、接着剤は相互接続領域がチッ
プと接触するのを回避するように十分厚くすべきであ
る。例としては約１２ミクロン乃至約１５ミクロンの範
囲の厚さを有するＭＵＬＴＩＰＯＳＩＴ ＸＰ−９５０
０熱硬化性エポキシおよびシロキサンポリイミドエポキ
シが含まれる。
【００３０】図１０は更に回路チップ４４および誘電体
膜１０を支持する基板４５を示す図９と同様の可撓性相
互接続膜の側部断面図である。可撓性相互接続膜は取り
付けたチップおよび／または基板を追加して使用するこ
とも追加しないで使用することもできる。基板を付着す
るなら、チップは予定されたキャビティ内に降下するこ
とができる。好ましい具体例では、Fillion 等の１９９
４年１０月１１日付け米国特許第５，３５３，４９８号
明細書に記載されているのと同様な方法で、１つまたは
それ以上のチップをフェースダウンさせて可撓性膜に取
り付け、チップおよび受動素子の回りにモールド型枠を
位置づけ、そしてプラスチックの基板成形材料を加えて
硬化することができる。一具体例では、成形材料はPlas
kon Electronic Materials, Philadelphia, PAから市販
されているＰＬＡＳＫＯＮ ＳＭＴ−Ｂ−１カーボン充
填エポキシ成形コンパウンドからなる。
【００３１】図１１は、更に、コンデンサ３７まで伸び
る部分５２、バイア金属化層領域３４まで伸びる部分５
０、チップパッド４６まで伸びる部分４７および相互接
続領域３８まで伸びる部分４８を有する相互接続金属化
層を支持する、追加の誘電体層４０および誘電体膜１０
内のバイア４１を示す、図１０と同様の可撓性相互接続
膜の側部断面図である。相互接続金属化層の他の示され
ていない部分は抵抗およびインダクタまで伸びている。
バイアはレーザまたはマスクエッチング法を使って形成
することができる。一具体例では、Eichelberger等の１
９９０年１月１６日付け米国特許第４，８９４，１１５
号明細書に記載されているように、追加の誘電体層４０
を繰り返しレーザで走査してバイアを形成してから短時
間プラズマエッチングしてバイア表面を洗浄してから金
属化する。
【００３２】相互接続金属化層は例えばスパッタリング
および／またはメッキにより形成し、そして標準のフォ
トレジストおよびエッチング法によりパターンを形成す
ることができる。Eichelberger等の１９８９年５月３０
日付け米国特許第４，８３５，７０４号明細書には、金
属化層にパターンを形成するために有用な適応リソグラ
フィ装置が記載されている。相互接続金属化層は一具体
例では例えば１０００Åのスパッタリングされたチタン
の薄い接着層に、３０００Åのスパッタリングされた銅
の薄い層を被覆し、更に４ミクロンの厚さまでの電気メ
ッキされた銅の層を被覆してなっている。電気メッキさ
れた銅の上には随意にチタンの１０００Åの緩衝層を付
着することができる。相互接続金属化層はフォトレジス
トおよびエッチング法を使ってパターンを形成すること
ができる。
【００３３】図１２は更にパターンを形成された相互接
続金属化層の第二の層５６を有する第二の追加の誘電体
層５４を示す図１１と同様の可撓性相互接続膜の側部断
面図である。随意の第二の追加の誘電体層および相互接
続レベルは複雑な設計に対して必要とされる可能性があ
る。一具体例では、第二の追加の誘電体層はシロキサン
ポリイミドエポキシと積層されたポリイミド（図示せ
ず）からなり、そしてパターン形成された相互接続金属
化層の第二の層は図１１に関して論じたようにチタン層
および銅層からなる。
【００３４】図１３は対向する表面上に位置づけられた
２つのコンデンサ９０および９２を有する誘電体膜１０
の一部の側部断面図である。所望ならば、膜相互接続設
計に融通性を与えるために、第一および第二の容量性誘
電体層８０および８２に使用する材料を異ならせること
ができる。図１３は更に、所望ならば、コンデンサをフ
ローティング・ポイント・コンデンサ（floating point
capacitor）とすることができることを例示している。
コンデンサ９２は２つの電極２２および８８との間にコ
ンデンサ誘電体層８２を有するコンデンサであり、そし
てコンデンサ９０はグラウンド層として働く１つの電極
２１とコンデンサ誘電体層８０の対向する表面上に置か
れた２つの他の電極８４および８６とを有するコンデン
サである。
【００３５】本発明の或好ましい特徴のみを例示し記載
したが、多くの修正及び変更が当業者に思い当たろう。
それ故、特許請求の範囲には本発明の真の精神に入るこ
のような修正および変更の全てが網羅されるものである
ことを理解すべきである。
【図面の簡単な説明】
【図１】フレーム上に装着された誘電体膜の側部断面
図。
【図２】誘電体膜を通してバイアが形成された図１と同
様の誘電体膜の側部断面図。
【図３】抵抗層、金属化層およびコンデンサ誘電体層が
付着された図２と同様の誘電体膜の側部断面図。
【図４】金属化層にパターンを形成してコンデンサ電極
を与えることを示す図３と同様の誘電体膜の側部断面
図。
【図５】コンデンサ誘電体層にパターンを形成したこと
を示す図４と同様の誘電体膜の側部断面図。
【図６】金属化層にパターンを形成して抵抗を形成した
ことを示す図５と同様の誘電体膜の側部断面図。
【図７】金属化層および抵抗層に更にパターンを形成し
て抵抗、インダクタおよびコンデンサを含む可撓性相互
接続膜を与えることを示す図６と同様の誘電体膜の側部
断面図。
【図８】更に、金属化層の相互接続領域を含んだ図７の
可撓性相互接続膜の側部断面図。
【図９】更に、追加の誘電体層および接着剤で可撓性相
互接続膜に取り付けられた回路チップを追加したことを
示す図８と同様の可撓性相互接続膜の側部断面図。
【図１０】更に、回路チップを支持する基板を示す図９
と同様の可撓性相互接続膜の側部断面図。
【図１１】更に、誘電体膜および追加の誘電体層内のバ
イアを通して受動素子、相互接続領域およびチップパッ
ドに伸びる相互接続金属化層を示す図１０と同様の可撓
性相互接続膜の側部断面図。
【図１２】更に、相互接続金属化層の第二の層を有する
第二の追加の誘電体層を示す図１１と同様の可撓性相互
接続膜の側部断面図。
【図１３】対向する表面上に位置づけられた２つのコン
デンサを有する誘電体膜の一部を示す断面図。
【符号の説明】
１０：誘電体膜 １２：フレーム １４：バイア １６、１８：抵抗層 ２０：抵抗層 ２１、２２：金属化層 ２４：コンデンサ誘電体層 ２４ａ：パターン形成されたコンデンサ誘電体層 ２６：コンデンサ電極層 ２６ａ：コンデンサ電極 ２８：抵抗 ３０：コンデンサ３７を形成するための開口 ３２：インダクタ３３を形成するための開口 ３３：インダクタ ３４：バイア金属化層領域 ３７：コンデンサ ３８：相互接続領域 ４０：誘電体層 ４２：接着剤 ４４：回路チップ ４５：基板 ４６：チップパッド ４７：チップパッド４６まで伸びる部分 ４８：相互接続領域３８まで伸びる部分 ５０：バイア金属化層領域３４まで伸びる部分 ５２：コンデンサ３７まで伸びる部分 ５４：第二の追加の誘電体層 ５６：パターンを形成された相互接続金属化層の第二の
層 ８０、８２：第一および第二の容量性誘電体層 ８４、８６：電極 ８８：電極 ９０、９２：コンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ケヴィン・マシュー・デュロチャー アメリカ合衆国、ニューヨーク州、ウォー ターフォード、コパーフィールド・ドライ ブ、28番 (72)発明者 ハーバート・スタンリー・コール アメリカ合衆国、ニューヨーク州、バーン ト・ヒルズ、エバーグリーン・コート、８ 番

Claims (40)

    【特許請求の範囲】
  1. 【請求項１】 ポリマーを含む誘電体膜、前記誘電体膜
    の少なくとも一部の上にあり、前記誘電体膜と後記金属
    化層との接着を促進する物質を含んだ抵抗層、前記抵抗
    層の少なくとも一部の上にある金属化層、前記金属化層
    の上にあるコンデンサ誘電体層、および前記コンデンサ
    誘電体層の上にある第二の金属化層を含む、受動素子を
    含んだ可撓性相互接続膜の製造に使用するための複合薄
    膜構造体。
  2. 【請求項２】 前記誘電体膜がポリイミドを含み、前記
    抵抗層が窒化タンタル（Ｔａ2 Ｎ）を含み、前記金属化
    層が銅を含み、そして前記コンデンサ誘電体層が非晶質
    水素化炭素または酸化タンタル（Ｔａ2Ｏ5）である、請
    求項１記載の複合薄膜構造体。
  3. 【請求項３】 前記金属化層が前記誘電体膜の対向する
    面上に位置づけられた第一および第二の金属化層を含
    む、請求項２記載の複合薄膜構造体。
  4. 【請求項４】 前記誘電体膜がその内部にバイアを有
    し、そして前記第一および第二の金属化層がこのバイア
    を介して結合されている、請求項３記載の複合薄膜構造
    体。
  5. 【請求項５】 前記抵抗層の最大厚さが約５０００Åで
    あり、そして前記コンデンサ誘電体層の最大厚さが約５
    ０００Åである、請求項１記載の複合薄膜構造体。
  6. 【請求項６】 可撓性相互接続膜が誘電体膜、前記誘電
    体膜の少なくとも一部の上にあり前記誘電体膜と後記金
    属化層との接着を促進する物質を含んだ抵抗層、前記抵
    抗層の少なくとも一部の上にある金属化層（ここに、該
    金属化層は前記抵抗層の上でパターンを形成されて抵抗
    が形成されそして該金属化層と前記抵抗層が前記誘電体
    膜の上でパターンを形成されて第一のコンデンサ電極が
    形成されている）、前記第一のコンデンサ電極の上にあ
    るコンデンサ誘電体層、および前記コンデンサ誘電体層
    の上にある第二のコンデンサ電極（ここに、前記第一の
    コンデンサ電極、前記コンデンサ誘電体層および前記第
    二のコンデンサ電極がコンデンサを構成している）を含
    み、そして受動素子が前記抵抗および前記コンデンサを
    含んでいる、受動素子を含む可撓性相互接続膜。
  7. 【請求項７】 前記金属化層および抵抗層がパターン形
    成されてインダクタが形成され、そして前記受動素子が
    該インダクタを含んでいる、請求項６記載の可撓性相互
    接続膜。
  8. 【請求項８】 前記抵抗層が窒化タンタル（Ｔａ2 Ｎ）
    を含む、請求項６記載の可撓性相互接続膜。
  9. 【請求項９】 前記コンデンサ誘電体層が非晶質水素化
    炭素または酸化タンタル（Ｔａ2Ｏ5）である、請求項８
    記載の可撓性相互接続膜。
  10. 【請求項１０】 前記金属化層が前記誘電体膜の対向す
    る面上に位置づけられた第一および第二の金属化層を含
    み、そして前記受動素子の第一の素子が前記誘電体膜の
    前記受動素子の第二の素子と対向する側の表面上に位置
    づけられている、請求項６記載の可撓性相互接続膜。
  11. 【請求項１１】 前記誘電体膜がその内部にバイアを有
    し、そして前記第一および第二の金属化層がこのバイア
    を介して結合されている、請求項１０記載の可撓性相互
    接続膜。
  12. 【請求項１２】 前記抵抗層および金属化層が更にパタ
    ーン形成された相互接続領域を含む、請求項６記載の可
    撓性相互接続膜。
  13. 【請求項１３】 接着剤で前記誘電体膜に取り付けられ
    たチップパッドを有する回路チップを更に含む、請求項
    １２記載の可撓性相互接続膜。
  14. 【請求項１４】 更に、内部に前記金属化層および前記
    チップパッドまで伸びる追加のバイアを有する追加の誘
    電体層を前記可撓性相互接続膜上に含み、そして前記追
    加のバイアを通してパターンを形成され前記金属化層と
    前記チップパッドを相互接続している追加の金属化層を
    含む、請求項１３記載の可撓性相互接続膜。
  15. 【請求項１５】 ポリイミドを含む誘電体膜、窒化タン
    タル（Ｔａ2 Ｎ）を含み前記誘電体膜のそれぞれ第一お
    よび第二の表面の少なくとも一部の上にある第一および
    第二の抵抗層、それぞれ前記第一および第二の抵抗層の
    少なくとも一部の上にある第一および第二の金属化層
    （ここに、前記第一および第二の金属化層の少なくとも
    一つがパターンを形成されて抵抗が形成され、前記第一
    および第二の金属化層の少なくとも一つと前記第一およ
    び第二の抵抗層のそれぞれ一つが前記誘電体膜の上でパ
    ターンを形成されてインダクタが形成され、前記第一お
    よび第二の金属化層の少なくとも一つと前記第一および
    第二の抵抗層のそれぞれ一つが前記誘電体膜の上でパタ
    ーンを形成されて第一のコンデンサ電極が形成され、前
    記第一および第二の金属化層の少なくとも一つと前記第
    一および第二の抵抗層のそれぞれ一つが前記誘電体膜の
    上でパターンを形成されて相互接続領域が形成され、そ
    して前記第一および第二の抵抗層が前記誘電体膜と前記
    第一および第二の金属化層との接着を促進する物質を含
    んでいる）、前記第一のコンデンサ電極の上にあり非晶
    質水素化炭素または酸化タンタル（Ｔａ2Ｏ5）を含んで
    いるコンデンサ誘電体層、および前記コンデンサ誘電体
    層の上にある第二のコンデンサ電極を含む、可撓性相互
    接続膜。
  16. 【請求項１６】 誘電体膜、前記誘電体膜の少なくとも
    一部の上にある抵抗層、前記抵抗層の少なくとも一部の
    上にある金属化層（ここに、前記金属化層および抵抗層
    が前記誘電体膜の上でパターンを形成されて第一のコン
    デンサ電極が形成され、そして前記抵抗層が前記誘電体
    膜と前記金属化層との接着を促進する物質を含んでい
    る）、前記第一のコンデンサ電極の上にあるコンデンサ
    誘電体層、および前記コンデンサ誘電体層の上にある第
    二のコンデンサ電極を含む、可撓性相互接続膜。
  17. 【請求項１７】 誘電体膜の上に該誘電体膜と後記金属
    化層との接着を促進する物質を含んだ抵抗層を付着し、
    前記抵抗層の上に金属化層を付着し、前記金属化層の上
    にコンデンサ誘電体層を付着し、前記コンデンサ誘電体
    層の上にコンデンサ電極層を付着し、前記コンデンサ電
    極層にパターンを形成して第一のコンデンサ電極を形成
    し、次いで前記コンデンサ誘電体層にパターンを形成
    し、次いで前記金属化層にパターンを形成して抵抗を形
    成し、そして前記金属化層および前記抵抗層にパターン
    を形成して第二のコンデンサ電極を形成することを含
    む、可撓性相互接続膜の製造方法。
  18. 【請求項１８】 更に、前記抵抗層を付着する前に、前
    記誘電体膜をフレームに取り付けることを含む、請求項
    １７記載の方法。
  19. 【請求項１９】 前記フレームの熱膨張係数が前記誘電
    体膜の熱膨張係数より小さい、請求項１８記載の方法。
  20. 【請求項２０】 前記フレームが丸形である、請求項１
    ９記載の方法。
  21. 【請求項２１】 前記誘電体膜の温度が約１５０℃以下
    に止まる、請求項１９記載の方法。
  22. 【請求項２２】 前記抵抗層を付着する工程が前記誘電
    体膜の上に窒化タンタル（Ｔａ2 Ｎ）をスパッタ成膜す
    ることを含む、請求項１７記載の方法。
  23. 【請求項２３】 前記コンデンサ誘電体層を付着する工
    程が前記金属化層の上に非晶質水素化炭素または酸化タ
    ンタル（Ｔａ2Ｏ5）を付着することを含む、請求項２２
    記載の方法。
  24. 【請求項２４】 前記誘電体膜の上に前記抵抗層を付着
    する工程が前記誘電体膜の対向する二つの表面の両方の
    上に前記抵抗層を付着することを含み、前記金属化層を
    付着する工程が前記誘電体膜の対向する二つの表面の上
    の前記抵抗層の少なくとも一部の上に前記金属化層を付
    着することを含み、前記第一のコンデンサ電極、前記コ
    ンデンサ誘電体層および前記第二のコンデンサ電極がコ
    ンデンサを構成し、複数の受動素子が前記抵抗および前
    記コンデンサを含み、そして前記受動素子の第一の素子
    が前記誘電体膜の前記受動素子の第二の素子と対向する
    側の表面上に位置づけられている、請求項１７記載の方
    法。
  25. 【請求項２５】 前記誘電体膜がその内部にバイアを有
    し、そして前記抵抗層および金属化層を付着する工程が
    それぞれ抵抗層および金属化層をこれらのバイアを通し
    て結合することを含む、請求項２４記載の方法。
  26. 【請求項２６】 前記金属化層および前記抵抗層にパタ
    ーンを形成する工程が相互接続領域にパターンを形成す
    ることを含む、請求項１７記載の方法。
  27. 【請求項２７】 更に、チップパッドを有する回路チッ
    プを接着剤で前記誘電体膜に取り付けることを含む、請
    求項２６記載の方法。
  28. 【請求項２８】 更に、前記誘電体膜および前記回路チ
    ップを支持するために基板を位置づけることを含む、請
    求項２７記載の方法。
  29. 【請求項２９】 更に、前記可撓性相互接続膜上に追加
    の誘電体層を付着し、該追加の誘電体層内に前記パター
    ンを形成された金属化層および前記チップパッドまで伸
    びる追加のバイアを形成し、そして該追加のバイアを通
    してパターンを形成された追加の金属化層を付着させて
    前記パターンを形成された金属化層と前記チップパッド
    を相互接続することを含む、請求項２８記載の方法。
  30. 【請求項３０】 誘電体膜をフレームに取り付け、前記
    誘電体膜の上に該誘電体膜と後記金属化層との接着を促
    進する物質を含んだ抵抗層を付着し、前記抵抗層の上に
    金属化層を付着し、そして前記金属化層にパターンを形
    成して抵抗を形成することを含む、可撓性相互接続膜の
    製造方法。
  31. 【請求項３１】 前記フレームの熱膨張係数が前記誘電
    体膜の熱膨張係数より小さい、請求項３０記載の方法。
  32. 【請求項３２】 前記フレームが丸形である、請求項３
    １記載の方法。
  33. 【請求項３３】 前記抵抗層を付着する工程が前記誘電
    体膜の上に窒化タンタル（Ｔａ2 Ｎ）をスパッタ成膜す
    ることを含む、請求項３２記載の方法。
  34. 【請求項３４】 前記誘電体膜の上に前記抵抗層を付着
    する工程が前記誘電体膜の対向する二つの表面の両方の
    上に前記抵抗層を付着することを含み、そして前記金属
    化層を付着する工程が前記誘電体膜の対向する二つの表
    面の上の前記抵抗層の少なくとも一部の上に前記金属化
    層を付着することを含む、請求項記３０載の方法。
  35. 【請求項３５】 前記誘電体膜がその内部にバイアを有
    し、そして前記抵抗層および金属化層を付着する工程が
    それぞれ抵抗層および金属化層をこれらのバイアを通し
    て結合することを含む、請求項３４記載の方法。
  36. 【請求項３６】 誘電体膜の上に該誘電体膜と後記金属
    化層との接着を促進する物質を含んだ抵抗層を付着し、
    前記抵抗層の上に金属化層を付着し、前記金属化層の上
    にコンデンサ誘電体層を付着し、前記コンデンサ誘電体
    層の上にコンデンサ電極層を付着し、前記コンデンサ電
    極層にパターンを形成して第一のコンデンサ電極を形成
    し、前記コンデンサ誘電体層にパターンを形成し、そし
    て前記金属化層および前記抵抗層にパターンを形成して
    第二のコンデンサ電極を形成することを含む、可撓性相
    互接続膜の製造方法。
  37. 【請求項３７】 更に、前記抵抗層を付着する前に、前
    記誘電体膜をフレームに取り付けることを含む、請求項
    ３６記載の方法。
  38. 【請求項３８】 前記フレームの熱膨張係数が前記誘電
    体膜の熱膨張係数より小さい、請求項３７記載の方法。
  39. 【請求項３９】 前記誘電体膜の上に前記抵抗層を付着
    する工程が前記誘電体膜の対向する二つの表面のそれぞ
    れの表面の上に各々付着させた２つの抵抗層を付着する
    ことを含み、前記金属化層を付着する工程がそれぞれの
    抵抗層の上に各々付着された２つの金属化層を付着する
    ことを含み、前記コンデンサ誘電体層を付着する工程が
    それぞれの金属化層の上に各々付着された２つのコンデ
    ンサ誘電体層を付着することを含み、前記コンデンサ電
    極層を付着する工程がそれぞれのコンデンサ誘電体層に
    各々付着された２つのコンデンサ電極層を付着すること
    を含み、前記コンデンサ電極層にパターンを形成する工
    程が前記２つのコンデンサ電極層にパターンを形成して
    少なくとも２つの第一のコンデンサ電極を形成すること
    を含み、前記コンデンサ誘電体層にパターンを形成する
    工程が前記２つのコンデンサ誘電体層にパターンを形成
    することを含み、そして前記金属化層および前記抵抗層
    にパターンを形成する工程が前記２つの金属化層および
    前記２つの抵抗層にパターンを形成して少なくとも２つ
    の第二のコンデンサ電極を形成することを含む、請求項
    ３７記載の方法。
  40. 【請求項４０】 前記２つのコンデンサ誘電体層を付着
    する工程が異なる物質を有する２つのコンデンサ誘電体
    層を付着することを含む、請求項３９記載の方法。
JP9212361A 1996-10-10 1997-08-07 可撓性膜層の上に受動素子を集積化するための方法および構造 Withdrawn JPH10150274A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/731,172 US5874770A (en) 1996-10-10 1996-10-10 Flexible interconnect film including resistor and capacitor layers
US08/731172 1996-10-10

Publications (1)

Publication Number Publication Date
JPH10150274A true JPH10150274A (ja) 1998-06-02

Family

ID=24938366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9212361A Withdrawn JPH10150274A (ja) 1996-10-10 1997-08-07 可撓性膜層の上に受動素子を集積化するための方法および構造

Country Status (4)

Country Link
US (2) US5874770A (ja)
EP (1) EP0836229B1 (ja)
JP (1) JPH10150274A (ja)
DE (1) DE69738748D1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121086A (ja) * 2004-10-18 2006-05-11 E I Du Pont De Nemours & Co 容量性／抵抗性デバイス、有機誘電ラミネート、およびそのようなデバイスを組み込むプリント配線板、ならびにその作製の方法
JP2007317938A (ja) * 2006-05-26 2007-12-06 Nec Corp 薄膜コンデンサ
JP2008193065A (ja) * 2007-02-07 2008-08-21 Samsung Electro Mech Co Ltd プリント基板の製造方法
JP2011124539A (ja) * 2009-11-13 2011-06-23 Sony Corp 印刷回路基板およびその製造方法
JP2020533419A (ja) * 2017-09-11 2020-11-19 フジフイルム エレクトロニック マテリアルズ ユー．エス．エー．， インコーポレイテッド 誘電フィルム形成用組成物

Families Citing this family (226)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1359592A3 (en) * 1995-10-31 2006-12-20 STMicroelectronics S.r.l. Clock generator for electrically programmable nonvolatile memory cells
US5972788A (en) * 1996-05-22 1999-10-26 International Business Machines Corporation Method of making flexible interconnections with dual-metal-dual-stud structure
JP3719618B2 (ja) * 1996-06-17 2005-11-24 松下電器産業株式会社 半導体装置及びその製造方法
JPH10150198A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JP3547955B2 (ja) * 1997-10-16 2004-07-28 株式会社ルネサステクノロジ 半導体装置
US6066537A (en) * 1998-02-02 2000-05-23 Tritech Microelectronics, Ltd. Method for fabricating a shielded multilevel integrated circuit capacitor
US6042929A (en) * 1998-03-26 2000-03-28 Alchemia, Inc. Multilayer metalized composite on polymer film product and process
US6025261A (en) * 1998-04-29 2000-02-15 Micron Technology, Inc. Method for making high-Q inductive elements
US6696746B1 (en) 1998-04-29 2004-02-24 Micron Technology, Inc. Buried conductors
US6921962B1 (en) * 1998-12-18 2005-07-26 Texas Instruments Incorporated Integrated circuit having a thin film resistor located within a multilevel dielectric between an upper and lower metal interconnect layer
JP2000003991A (ja) * 1998-06-15 2000-01-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW420853B (en) * 1998-07-10 2001-02-01 Siemens Ag Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect
US6555913B1 (en) * 1998-07-17 2003-04-29 Murata Manufacturing Co., Ltd. Electronic component having a coil conductor with photosensitive conductive paste
US6146939A (en) * 1998-09-18 2000-11-14 Tritech Microelectronics, Ltd. Metal-polycrystalline silicon-N-well multiple layered capacitor
JP3214470B2 (ja) * 1998-11-16 2001-10-02 日本電気株式会社 マルチチップモジュール及びその製造方法
RU2133081C1 (ru) * 1998-12-08 1999-07-10 Таран Александр Иванович Многослойная коммутационная плата (варианты)
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US6303423B1 (en) 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
WO2000063970A1 (fr) * 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Composant modulaire et son procede de production
US6252760B1 (en) * 1999-05-26 2001-06-26 Sun Microsystems, Inc. Discrete silicon capacitor
US6291305B1 (en) * 1999-06-11 2001-09-18 S3 Graphics Co., Ltd. Method for implementing resistance, capacitance and/or inductance in an integrated circuit
US6465828B2 (en) 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
US6391801B1 (en) 1999-09-01 2002-05-21 Micron Technology, Inc. Method of forming a layer comprising tungsten oxide
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6365498B1 (en) * 1999-10-15 2002-04-02 Industrial Technology Research Institute Integrated process for I/O redistribution and passive components fabrication and devices formed
JP4251421B2 (ja) * 2000-01-13 2009-04-08 新光電気工業株式会社 半導体装置の製造方法
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US6300161B1 (en) 2000-02-15 2001-10-09 Alpine Microsystems, Inc. Module and method for interconnecting integrated circuits that facilitates high speed signal propagation with reduced noise
US6404615B1 (en) * 2000-02-16 2002-06-11 Intarsia Corporation Thin film capacitors
US6689976B1 (en) * 2002-10-08 2004-02-10 Agilent Technologies, Inc. Electrically isolated liquid metal micro-switches for integrally shielded microcircuits
US6251796B1 (en) * 2000-02-24 2001-06-26 Conexant Systems, Inc. Method for fabrication of ceramic tantalum nitride and improved structures based thereon
JP3505465B2 (ja) * 2000-03-28 2004-03-08 株式会社東芝 半導体装置及びその製造方法
US6417062B1 (en) 2000-05-01 2002-07-09 General Electric Company Method of forming ruthenium oxide films
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
KR100372644B1 (ko) * 2000-06-30 2003-02-17 주식회사 하이닉스반도체 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6532143B2 (en) * 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor
US6388207B1 (en) 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
KR100411811B1 (ko) * 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP3939504B2 (ja) * 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
JP3895126B2 (ja) * 2001-04-23 2007-03-22 株式会社東芝 半導体装置の製造方法
DE10122393A1 (de) * 2001-05-09 2002-11-14 Philips Corp Intellectual Pty Flexible Leiterfolie mit einer elektronischen Schaltung
TW511098B (en) * 2001-05-17 2002-11-21 Darfon Electronics Corp Electronic instrument holder for use with an input device
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4053257B2 (ja) * 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
KR100382765B1 (ko) * 2001-06-15 2003-05-09 삼성전자주식회사 송수신용 수동소자와 그 집적모듈 및 그 제조방법
US6838750B2 (en) * 2001-07-12 2005-01-04 Custom One Design, Inc. Interconnect circuitry, multichip module, and methods of manufacturing thereof
US6696910B2 (en) * 2001-07-12 2004-02-24 Custom One Design, Inc. Planar inductors and method of manufacturing thereof
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
JP2003101222A (ja) * 2001-09-21 2003-04-04 Sony Corp 薄膜回路基板装置及びその製造方法
JP3746979B2 (ja) * 2001-10-03 2006-02-22 富士通株式会社 半導体装置及びその製造方法
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US7078849B2 (en) * 2001-10-31 2006-07-18 Agilent Technologies, Inc. Longitudinal piezoelectric optical latching relay
US7553512B2 (en) * 2001-11-02 2009-06-30 Cabot Corporation Method for fabricating an inorganic resistor
KR100400234B1 (ko) 2001-11-15 2003-10-01 삼성전자주식회사 송수신용 수동소자와 그 집적모듈
US6673698B1 (en) * 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
KR100438160B1 (ko) * 2002-03-05 2004-07-01 삼성전자주식회사 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법
US6620673B1 (en) 2002-03-08 2003-09-16 Alpine Microsystems, Inc. Thin film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide
US6624515B1 (en) 2002-03-11 2003-09-23 Micron Technology, Inc. Microelectronic die including low RC under-layer interconnects
US6741767B2 (en) * 2002-03-28 2004-05-25 Agilent Technologies, Inc. Piezoelectric optical relay
US20030194170A1 (en) * 2002-04-10 2003-10-16 Wong Marvin Glenn Piezoelectric optical demultiplexing switch
JP4159378B2 (ja) * 2002-04-25 2008-10-01 三菱電機株式会社 高周波装置とその製造方法
JP4027149B2 (ja) * 2002-04-30 2007-12-26 三洋電機株式会社 エレクトロルミネッセンス表示装置
US6750594B2 (en) 2002-05-02 2004-06-15 Agilent Technologies, Inc. Piezoelectrically actuated liquid metal switch
US6927529B2 (en) 2002-05-02 2005-08-09 Agilent Technologies, Inc. Solid slug longitudinal piezoelectric latching relay
US6756551B2 (en) 2002-05-09 2004-06-29 Agilent Technologies, Inc. Piezoelectrically actuated liquid metal switch
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
US6606237B1 (en) 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
US6791133B2 (en) * 2002-07-19 2004-09-14 International Business Machines Corporation Interposer capacitor built on silicon wafer and joined to a ceramic substrate
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US7723210B2 (en) * 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6994897B2 (en) * 2002-11-15 2006-02-07 General Electric Company Method of processing high-resolution flex circuits with low distortion
JP4228677B2 (ja) * 2002-12-06 2009-02-25 パナソニック株式会社 回路基板
US20040112727A1 (en) * 2002-12-12 2004-06-17 Wong Marvin Glenn Laser cut channel plate for a switch
US6855898B2 (en) * 2002-12-12 2005-02-15 Agilent Technologies, Inc. Ceramic channel plate for a switch
US7022926B2 (en) * 2002-12-12 2006-04-04 Agilent Technologies, Inc. Ultrasonically milled channel plate for a switch
US6774324B2 (en) 2002-12-12 2004-08-10 Agilent Technologies, Inc. Switch and production thereof
US6743990B1 (en) 2002-12-12 2004-06-01 Agilent Technologies, Inc. Volume adjustment apparatus and method for use
US6787719B2 (en) * 2002-12-12 2004-09-07 Agilent Technologies, Inc. Switch and method for producing the same
US7019235B2 (en) * 2003-01-13 2006-03-28 Agilent Technologies, Inc. Photoimaged channel plate for a switch
US6809277B2 (en) * 2003-01-22 2004-10-26 Agilent Technologies, Inc. Method for registering a deposited material with channel plate channels, and switch produced using same
US6747222B1 (en) 2003-02-04 2004-06-08 Agilent Technologies, Inc. Feature formation in a nonphotoimagable material and switch incorporating same
JP2005026525A (ja) * 2003-07-03 2005-01-27 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
US6734076B1 (en) * 2003-03-17 2004-05-11 Texas Instruments Incorporated Method for thin film resistor integration in dual damascene structure
US6825429B2 (en) * 2003-03-31 2004-11-30 Agilent Technologies, Inc. Hermetic seal and controlled impedance RF connections for a liquid metal micro switch
US6903493B2 (en) * 2003-04-14 2005-06-07 Agilent Technologies, Inc. Inserting-finger liquid metal relay
US6762378B1 (en) 2003-04-14 2004-07-13 Agilent Technologies, Inc. Liquid metal, latching relay with face contact
US6774325B1 (en) 2003-04-14 2004-08-10 Agilent Technologies, Inc. Reducing oxides on a switching fluid in a fluid-based switch
US6838959B2 (en) * 2003-04-14 2005-01-04 Agilent Technologies, Inc. Longitudinal electromagnetic latching relay
US6906271B2 (en) * 2003-04-14 2005-06-14 Agilent Technologies, Inc. Fluid-based switch
US6946775B2 (en) * 2003-04-14 2005-09-20 Agilent Technologies, Inc. Method and structure for a slug assisted longitudinal piezoelectrically actuated liquid metal optical switch
US6816641B2 (en) * 2003-04-14 2004-11-09 Agilent Technologies, Inc. Method and structure for a solid slug caterpillar piezoelectric optical relay
US6903287B2 (en) * 2003-04-14 2005-06-07 Agilent Technologies, Inc. Liquid metal optical relay
US6818844B2 (en) * 2003-04-14 2004-11-16 Agilent Technologies, Inc. Method and structure for a slug assisted pusher-mode piezoelectrically actuated liquid metal optical switch
US6946776B2 (en) * 2003-04-14 2005-09-20 Agilent Technologies, Inc. Method and apparatus for maintaining a liquid metal switch in a ready-to-switch condition
US6798937B1 (en) 2003-04-14 2004-09-28 Agilent Technologies, Inc. Pressure actuated solid slug optical latching relay
US6794591B1 (en) 2003-04-14 2004-09-21 Agilent Technologies, Inc. Fluid-based switches
US6903490B2 (en) * 2003-04-14 2005-06-07 Agilent Technologies, Inc. Longitudinal mode optical latching relay
US6891315B2 (en) * 2003-04-14 2005-05-10 Agilent Technologies, Inc. Shear mode liquid metal switch
US6876130B2 (en) * 2003-04-14 2005-04-05 Agilent Technologies, Inc. Damped longitudinal mode latching relay
US6924443B2 (en) * 2003-04-14 2005-08-02 Agilent Technologies, Inc. Reducing oxides on a switching fluid in a fluid-based switch
US7048519B2 (en) * 2003-04-14 2006-05-23 Agilent Technologies, Inc. Closed-loop piezoelectric pump
US6768068B1 (en) 2003-04-14 2004-07-27 Agilent Technologies, Inc. Method and structure for a slug pusher-mode piezoelectrically actuated liquid metal switch
US6876133B2 (en) * 2003-04-14 2005-04-05 Agilent Technologies, Inc. Latching relay with switch bar
US6961487B2 (en) * 2003-04-14 2005-11-01 Agilent Technologies, Inc. Method and structure for a pusher-mode piezoelectrically actuated liquid metal optical switch
US6885133B2 (en) * 2003-04-14 2005-04-26 Agilent Technologies, Inc. High frequency bending-mode latching relay
US6888977B2 (en) * 2003-04-14 2005-05-03 Agilent Technologies, Inc. Polymeric liquid metal optical switch
US6903492B2 (en) * 2003-04-14 2005-06-07 Agilent Technologies, Inc. Wetting finger latching piezoelectric relay
US6894424B2 (en) * 2003-04-14 2005-05-17 Agilent Technologies, Inc. High frequency push-mode latching relay
US6803842B1 (en) 2003-04-14 2004-10-12 Agilent Technologies, Inc. Longitudinal mode solid slug optical latching relay
US6876131B2 (en) * 2003-04-14 2005-04-05 Agilent Technologies, Inc. High-frequency, liquid metal, latching relay with face contact
US6879089B2 (en) * 2003-04-14 2005-04-12 Agilent Technologies, Inc. Damped longitudinal mode optical latching relay
US7071432B2 (en) * 2003-04-14 2006-07-04 Agilent Technologies, Inc. Reduction of oxides in a fluid-based switch
US6891116B2 (en) * 2003-04-14 2005-05-10 Agilent Technologies, Inc. Substrate with liquid electrode
US6831532B2 (en) * 2003-04-14 2004-12-14 Agilent Technologies, Inc. Push-mode latching relay
US6870111B2 (en) * 2003-04-14 2005-03-22 Agilent Technologies, Inc. Bending mode liquid metal switch
US6956990B2 (en) * 2003-04-14 2005-10-18 Agilent Technologies, Inc. Reflecting wedge optical wavelength multiplexer/demultiplexer
US6765161B1 (en) 2003-04-14 2004-07-20 Agilent Technologies, Inc. Method and structure for a slug caterpillar piezoelectric latching reflective optical relay
US6876132B2 (en) * 2003-04-14 2005-04-05 Agilent Technologies, Inc. Method and structure for a solid slug caterpillar piezoelectric relay
US20040201447A1 (en) * 2003-04-14 2004-10-14 Wong Marvin Glenn Thin-film resistor device
US6841746B2 (en) * 2003-04-14 2005-01-11 Agilent Technologies, Inc. Bent switching fluid cavity
US7012354B2 (en) * 2003-04-14 2006-03-14 Agilent Technologies, Inc. Method and structure for a pusher-mode piezoelectrically actuated liquid metal switch
US6879088B2 (en) * 2003-04-14 2005-04-12 Agilent Technologies, Inc. Insertion-type liquid metal latching relay array
US6770827B1 (en) 2003-04-14 2004-08-03 Agilent Technologies, Inc. Electrical isolation of fluid-based switches
US6740829B1 (en) 2003-04-14 2004-05-25 Agilent Technologies, Inc. Insertion-type liquid metal latching relay
US6894237B2 (en) * 2003-04-14 2005-05-17 Agilent Technologies, Inc. Formation of signal paths to increase maximum signal-carrying frequency of a fluid-based switch
US7070908B2 (en) * 2003-04-14 2006-07-04 Agilent Technologies, Inc. Feature formation in thick-film inks
US6925223B2 (en) * 2003-04-14 2005-08-02 Agilent Technologies, Inc. Pressure actuated optical latching relay
US6882088B2 (en) * 2003-04-14 2005-04-19 Agilent Technologies, Inc. Bending-mode latching relay
US6920259B2 (en) * 2003-04-14 2005-07-19 Agilent Technologies, Inc. Longitudinal electromagnetic latching optical relay
US6730866B1 (en) 2003-04-14 2004-05-04 Agilent Technologies, Inc. High-frequency, liquid metal, latching relay array
US6900578B2 (en) * 2003-04-14 2005-05-31 Agilent Technologies, Inc. High frequency latching relay with bending switch bar
US6750413B1 (en) 2003-04-25 2004-06-15 Agilent Technologies, Inc. Liquid metal micro switches using patterned thick film dielectric as channels and a thin ceramic or glass cover plate
US6777630B1 (en) 2003-04-30 2004-08-17 Agilent Technologies, Inc. Liquid metal micro switches using as channels and heater cavities matching patterned thick film dielectric layers on opposing thin ceramic plates
US7092234B2 (en) * 2003-05-20 2006-08-15 Micron Technology, Inc. DRAM cells and electronic systems
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US6759610B1 (en) 2003-06-05 2004-07-06 Agilent Technologies, Inc. Multi-layer assembly of stacked LIMMS devices with liquid metal vias
JP4016340B2 (ja) 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
US6759611B1 (en) 2003-06-16 2004-07-06 Agilent Technologies, Inc. Fluid-based switches and methods for producing the same
US6833520B1 (en) * 2003-06-16 2004-12-21 Agilent Technologies, Inc. Suspended thin-film resistor
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
US6781074B1 (en) 2003-07-30 2004-08-24 Agilent Technologies, Inc. Preventing corrosion degradation in a fluid-based switch
US6787720B1 (en) 2003-07-31 2004-09-07 Agilent Technologies, Inc. Gettering agent and method to prevent corrosion in a fluid switch
DE10341059B4 (de) * 2003-09-05 2007-05-31 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
JP4120562B2 (ja) * 2003-10-31 2008-07-16 沖電気工業株式会社 受動素子チップ、高集積モジュール、受動素子チップの製造方法、及び高集積モジュールの製造方法。
US7170181B2 (en) * 2003-11-19 2007-01-30 International Business Machines Corporation Optimum padset for wire bonding RF technologies with high-Q inductors
KR100609011B1 (ko) * 2003-12-05 2006-08-03 삼성전자주식회사 웨이퍼 레벨 모듈 및 그의 제조 방법
US7056800B2 (en) * 2003-12-15 2006-06-06 Motorola, Inc. Printed circuit embedded capacitors
US7259956B2 (en) * 2003-12-19 2007-08-21 Broadcom Corporation Scalable integrated circuit high density capacitors
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US7323762B2 (en) * 2004-11-01 2008-01-29 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded resistors and method for fabricating the same
WO2006076606A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
US8167393B2 (en) 2005-01-14 2012-05-01 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
WO2006076612A2 (en) 2005-01-14 2006-07-20 Cabot Corporation A process for manufacturing application specific printable circuits (aspc’s) and other custom electronic devices
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
CN1901163B (zh) * 2005-07-22 2011-04-13 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7485540B2 (en) * 2005-08-18 2009-02-03 International Business Machines Corporation Integrated BEOL thin film resistor
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7342308B2 (en) * 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
US7821122B2 (en) * 2005-12-22 2010-10-26 Atmel Corporation Method and system for increasing circuitry interconnection and component capacity in a multi-component package
US7696603B2 (en) * 2006-01-26 2010-04-13 Texas Instruments Incorporated Back end thin film capacitor having both plates of thin film resistor material at single metallization layer
JP2007234843A (ja) * 2006-03-01 2007-09-13 Fujitsu Ltd 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法
WO2007101364A1 (en) 2006-03-06 2007-09-13 Intel Corporation Chip-level integrated radio frequency passive devices, methods of making same, and systems containing same
US20070264496A1 (en) * 2006-05-12 2007-11-15 Wavezero, Inc. Solderable Plastic EMI Shielding
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
JP4935217B2 (ja) * 2006-07-18 2012-05-23 富士通株式会社 多層配線基板
US8124490B2 (en) * 2006-12-21 2012-02-28 Stats Chippac, Ltd. Semiconductor device and method of forming passive devices
US8749021B2 (en) 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
KR100861223B1 (ko) * 2006-12-27 2008-09-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
US7856265B2 (en) * 2007-02-22 2010-12-21 Cardiac Pacemakers, Inc. High voltage capacitor route with integrated failure point
CN102265716B (zh) 2008-12-26 2015-04-01 高通股份有限公司 具有功率管理集成电路的芯片封装和相关技术
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
WO2011075508A2 (en) 2009-12-18 2011-06-23 Cardiac Pacemakers, Inc. Sintered capacitor electrode including a folded connection
US8725252B2 (en) * 2009-12-18 2014-05-13 Cardiac Pacemakers, Inc. Electric energy storage device electrode including an overcurrent protector
US10276486B2 (en) * 2010-03-02 2019-04-30 General Electric Company Stress resistant micro-via structure for flexible circuits
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
FR2961345A1 (fr) * 2010-06-10 2011-12-16 St Microelectronics Tours Sas Circuit integre passif
US8848341B2 (en) 2010-06-24 2014-09-30 Cardiac Pacemakers, Inc. Electronic component mounted on a capacitor electrode
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US8809996B2 (en) * 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US20140197520A1 (en) * 2013-01-17 2014-07-17 Qualcomm Incorporated Resistor and resistor fabrication for semiconductor devices
US9818817B2 (en) * 2013-02-12 2017-11-14 Qualcomm Incorporated Metal-insulator-metal capacitor over conductive layer
JP5725268B1 (ja) 2013-09-05 2015-05-27 株式会社村田製作所 コンデンサ内蔵電子部品
US9521752B2 (en) 2014-09-19 2016-12-13 Harris Corporation Method of making an electronic device having a thin film resistor formed on an LCP solder mask and related devices
US9966371B1 (en) 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US9966361B1 (en) * 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US10700035B2 (en) 2016-11-04 2020-06-30 General Electric Company Stacked electronics package and method of manufacturing thereof
US11571876B2 (en) 2017-03-17 2023-02-07 Intel Corporation Dielectric film with pressure sensitive microcapsules of adhesion promoter
US10187982B2 (en) * 2017-04-12 2019-01-22 Intel Corporation Circuit board structures for thermal insulation and method of making same
US11495552B2 (en) * 2018-06-29 2022-11-08 Intel Corporation Substrate integrated thin film capacitors using amorphous high-k dielectrics
CN113284885A (zh) * 2021-05-14 2021-08-20 广州天极电子科技股份有限公司 一种在薄膜电路中集成薄膜电容器的方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055657A (ja) * 1983-09-07 1985-03-30 Seiko Epson Corp 半導体装置
US4677042A (en) * 1984-11-05 1987-06-30 Canon Kabushiki Kaisha Mask structure for lithography, method for preparation thereof and lithographic method
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
US4788767A (en) * 1987-03-11 1988-12-06 International Business Machines Corporation Method for mounting a flexible film semiconductor chip carrier on a circuitized substrate
JPH0719562B2 (ja) * 1988-02-23 1995-03-06 エヌ・ベー・フィリップス・フルーイランペンファブリケン 電 灯
US4937133A (en) * 1988-03-28 1990-06-26 Nippon Steel Chemical Co., Ltd. Flexible base materials for printed circuits
JPH01278019A (ja) * 1988-04-28 1989-11-08 Canon Inc リソグラフィ用マスクの構造体
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
US4897153A (en) * 1989-04-24 1990-01-30 General Electric Company Method of processing siloxane-polyimides for electronic packaging applications
US5108825A (en) * 1989-12-21 1992-04-28 General Electric Company Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it
NO900229D0 (no) * 1990-01-16 1990-01-16 Micro Electronics Ame A S Fremgangsmaate for fremstilling av miniatyrisert impedanstilpasset ledningsnett.
US5338975A (en) * 1990-07-02 1994-08-16 General Electric Company High density interconnect structure including a spacer structure and a gap
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
JP3019541B2 (ja) * 1990-11-22 2000-03-13 株式会社村田製作所 コンデンサ内蔵型配線基板およびその製造方法
US5472900A (en) * 1991-12-31 1995-12-05 Intel Corporation Capacitor fabricated on a substrate containing electronic circuitry
CA2114954A1 (en) * 1992-06-15 1993-12-23 Walter Schmidt Process for producing printed circuit boards using a semi-finished product with extremely dense wiring for signal conduction
US5422513A (en) * 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5370766A (en) * 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
US5479316A (en) * 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
FR2714528B1 (fr) * 1993-12-27 1996-03-15 Sgs Thomson Microelectronics Structure de test de circuit intégré.
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5541442A (en) * 1994-08-31 1996-07-30 International Business Machines Corporation Integrated compact capacitor-resistor/inductor configuration
US5548099A (en) * 1994-09-13 1996-08-20 Martin Marietta Corporation Method for making an electronics module having air bridge protection without large area ablation
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5530288A (en) * 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5675310A (en) 1994-12-05 1997-10-07 General Electric Company Thin film resistors on organic surfaces
US5683928A (en) * 1994-12-05 1997-11-04 General Electric Company Method for fabricating a thin film resistor
US5559363A (en) * 1995-06-06 1996-09-24 Martin Marietta Corporation Off-chip impedance matching utilizing a dielectric element and high density interconnect technology
US5736448A (en) 1995-12-04 1998-04-07 General Electric Company Fabrication method for thin film capacitors

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121086A (ja) * 2004-10-18 2006-05-11 E I Du Pont De Nemours & Co 容量性／抵抗性デバイス、有機誘電ラミネート、およびそのようなデバイスを組み込むプリント配線板、ならびにその作製の方法
JP2007317938A (ja) * 2006-05-26 2007-12-06 Nec Corp 薄膜コンデンサ
JP4677952B2 (ja) * 2006-05-26 2011-04-27 日本電気株式会社 薄膜コンデンサ
JP2008193065A (ja) * 2007-02-07 2008-08-21 Samsung Electro Mech Co Ltd プリント基板の製造方法
JP2011124539A (ja) * 2009-11-13 2011-06-23 Sony Corp 印刷回路基板およびその製造方法
JP2020533419A (ja) * 2017-09-11 2020-11-19 フジフイルム エレクトロニック マテリアルズ ユー．エス．エー．， インコーポレイテッド 誘電フィルム形成用組成物

Also Published As

Publication number Publication date
EP0836229A3 (en) 1999-06-02
EP0836229A2 (en) 1998-04-15
US5874770A (en) 1999-02-23
DE69738748D1 (de) 2008-07-17
US6323096B1 (en) 2001-11-27
EP0836229B1 (en) 2008-06-04

Similar Documents

Publication Publication Date Title
JPH10150274A (ja) 可撓性膜層の上に受動素子を集積化するための方法および構造
US7635641B2 (en) Integrated circuit support structures and their fabrication
JP3094481B2 (ja) 電子回路装置とその製造方法
JP5873323B2 (ja) 半導体デバイスパッケージを製作するための方法
US6396153B2 (en) Circuit chip package and fabrication method
US6232151B1 (en) Power electronic module packaging
US5736448A (en) Fabrication method for thin film capacitors
US5747222A (en) Multi-layered circuit substrate and manufacturing method thereof
US20060180342A1 (en) Multilayer substrate and method for producing same
JPH08306737A (ja) 適応相互接続層を有する回路モジュール及び製造方法
TW201019451A (en) Interconnect structure
JPH02272737A (ja) 半導体の突起電極構造及び突起電極形成方法
TW200833190A (en) Adhesive sheet for capacitor and method for manufacturing printed circuit board having built-in capacitor using the same
US8199456B2 (en) Capacitor and manufacturing method thereof
JP2006519475A (ja) ケーシングのないモジュール上に直接に形成された自立コンタクト構造体
JP4687205B2 (ja) 電子部品
US20060063301A1 (en) Manufacturing method of a multi-layer circuit board with an embedded passive component
CN110400741A (zh) 一种lcp柔性基板无源阻容元件的制备方法
JPH10294421A (ja) マルチチップモジュールおよびその製造方法
US6074728A (en) Multi-layered circuit substrate
KR100301107B1 (ko) 멀티칩모듈기판및그제조방법
JPH11224924A (ja) 半導体装置及びその製造方法
JP2571960B2 (ja) 両面可撓性回路基板及びその製造法
JP2002344145A (ja) 多層配線基板及びその製造方法
JP2656120B2 (ja) 集積回路用パッケージの製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041102