JP2002525869A - 磁気コアを有するコイルが設けられている表面を有する半導体基体を備えた半導体デバイスの製造方法 - Google Patents
磁気コアを有するコイルが設けられている表面を有する半導体基体を備えた半導体デバイスの製造方法Info
- Publication number
- JP2002525869A JP2002525869A JP2000571485A JP2000571485A JP2002525869A JP 2002525869 A JP2002525869 A JP 2002525869A JP 2000571485 A JP2000571485 A JP 2000571485A JP 2000571485 A JP2000571485 A JP 2000571485A JP 2002525869 A JP2002525869 A JP 2002525869A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating material
- magnetic
- metallization
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 title claims abstract description 24
- 239000004020 conductor Substances 0.000 claims abstract description 71
- 239000011810 insulating material Substances 0.000 claims abstract description 63
- 238000001465 metallisation Methods 0.000 claims abstract description 49
- 239000000696 magnetic material Substances 0.000 claims abstract description 31
- 238000004804 winding Methods 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 239000000615 nonconductor Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 155
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910000640 Fe alloy Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910001289 Manganese-zinc ferrite Inorganic materials 0.000 description 2
- JIYIUPFAJUGHNL-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[Mn++].[Mn++].[Mn++].[Fe+3].[Fe+3].[Fe+3].[Fe+3].[Fe+3].[Fe+3].[Fe+3].[Fe+3].[Fe+3].[Fe+3].[Zn++].[Zn++] Chemical group [O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[O--].[Mn++].[Mn++].[Mn++].[Fe+3].[Fe+3].[Fe+3].[Fe+3].[Fe+3].[Fe+3].[Fe+3].[Fe+3].[Fe+3].[Fe+3].[Zn++].[Zn++] JIYIUPFAJUGHNL-UHFFFAOYSA-N 0.000 description 2
- 229910001004 magnetic alloy Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 102100033041 Carbonic anhydrase 13 Human genes 0.000 description 1
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 101000867860 Homo sapiens Carbonic anhydrase 13 Proteins 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- IWBUYGUPYWKAMK-UHFFFAOYSA-N [AlH3].[N] Chemical compound [AlH3].[N] IWBUYGUPYWKAMK-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910000889 permalloy Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Thin Magnetic Films (AREA)
Abstract
(57)【要約】
【課題】 その自己誘導が、磁性材料のコアのない等しい大きさのコイルの自己誘導よりはるかに大きいコイルを製造することを可能にする方法を提供すること。
【解決手段】 本発明は、磁気コア(4)を備えたコイル(3)を有する半導体基体(1)を有する半導体デバイスを製造する方法に関する。この方法によって、表面には、絶縁材料(7, 8, 9)内に埋め込まれている、導体トラック(6)の第一パターンを有する第一メタライゼーション層(5)が設けられる。磁気材料の層が、半導体基体とは反対側にある表面(10)に設けられる。磁気コアは、エッチングによって当該層内に形成される。磁気コアと第一メタライゼーション層に隣接する表面に、埋め込まれた導体トラックの第二パターンを有する第二メタライゼーション層(11)が、絶縁材料(13, 14)内に形成される。第二パターンは、コイルの巻き線が形成されるように、第一パターンに接続される。第一メタライゼーション層は、半導体基体とは反対側にあるメタライゼーション層の表面が平坦となるようにして、半導体基体の表面に形成される。続いて、50nm以下の厚さを有する磁性材料の層が、設けられる。本発明の方法は、100MHz以上の周波数で使用される時、相対的に高い自己誘導を示すコイルの製造を可能にする。
Description
【０００１】 本発明は、磁気コアを有するコイルが設けられている表面を有する半導体基体
を備えた半導体デバイスの製造方法であって、前記半導体基体の前記表面に、絶
縁材料に埋め込まれている導体トラックの第一パターンと、前記磁気コアがエッ
チング処理により形成される磁気材料の層が堆積される、前記半導体基体とは反
対側にある表面とを有する第一メタライゼーション層を設け、その後、前記第一
メタライゼーション層の前記磁気コアと前記隣接する表面に、絶縁材料に埋め込
まれている導体トラックの第二パターンを有する第二メタライゼーション層を設
け、導体トラックの当該第二パターンを、前記コイルの巻き線を形成するために
導体トラックの前記第一パターンに接続する半導体デバイスの製造方法に関する
。
を備えた半導体デバイスの製造方法であって、前記半導体基体の前記表面に、絶
縁材料に埋め込まれている導体トラックの第一パターンと、前記磁気コアがエッ
チング処理により形成される磁気材料の層が堆積される、前記半導体基体とは反
対側にある表面とを有する第一メタライゼーション層を設け、その後、前記第一
メタライゼーション層の前記磁気コアと前記隣接する表面に、絶縁材料に埋め込
まれている導体トラックの第二パターンを有する第二メタライゼーション層を設
け、導体トラックの当該第二パターンを、前記コイルの巻き線を形成するために
導体トラックの前記第一パターンに接続する半導体デバイスの製造方法に関する
。
【０００２】
この方法は、一つ以上のコイルを有する集積回路の製造の使用に特に適してい
る。このような集積化された回路は、例えば、携帯電話装置に使用される。集積
回路のこの製造においては、半導体基体に、電気的に相互接続される半導体要素
が設けられる。半導体基体の表面には、絶縁材料に埋め込まれる導体トラックの
パターンを有する多くのメタライゼーション層が設けられる。わずかな工程段階
を加えることのみで、上述したように、コイルを集積回路に組み込むことができ
る。
る。このような集積化された回路は、例えば、携帯電話装置に使用される。集積
回路のこの製造においては、半導体基体に、電気的に相互接続される半導体要素
が設けられる。半導体基体の表面には、絶縁材料に埋め込まれる導体トラックの
パターンを有する多くのメタライゼーション層が設けられる。わずかな工程段階
を加えることのみで、上述したように、コイルを集積回路に組み込むことができ
る。
【０００３】 コイルには、磁気コアが設けられる。この結果、自己誘導を、コアのない同じ
大きさのコイルの自己誘導より相対磁化率μrのオーダのファクタ分大きくする
ことができるコイルが、得られる。この特性により、その自己誘導が可能な限り
大きいコイルを、半導体基体表面の可能な限り小さい部分に設けることができる
。
大きさのコイルの自己誘導より相対磁化率μrのオーダのファクタ分大きくする
ことができるコイルが、得られる。この特性により、その自己誘導が可能な限り
大きいコイルを、半導体基体表面の可能な限り小さい部分に設けることができる
。
【０００４】 US 3,614,554には、半導体基体の表面に絶縁材料の層を逐次形成し、この層上
に導体トラックの第一パターンを形成し、そして別の絶縁材料の層によりこのパ
ターンとこのパターンの隣にある絶縁材料の層を覆うことにより、第一メタライ
ゼーション層を形成する、第一段落に記載されている型の方法が記述されている
。このコアは、約750nm厚のパーマロイ（ニッケル、鉄、コバルト、マグネシウ
ムと銅の合金）の層のエッチングにより形成される。コイルは、約3mm x 2.5mm
の表面領域を覆う。
に導体トラックの第一パターンを形成し、そして別の絶縁材料の層によりこのパ
ターンとこのパターンの隣にある絶縁材料の層を覆うことにより、第一メタライ
ゼーション層を形成する、第一段落に記載されている型の方法が記述されている
。このコアは、約750nm厚のパーマロイ（ニッケル、鉄、コバルト、マグネシウ
ムと銅の合金）の層のエッチングにより形成される。コイルは、約3mm x 2.5mm
の表面領域を覆う。
【０００５】 この既知の方法は、実際には、その周波数が100MHzを超える信号を処理する回
路用のコイルの製造には適していないことが判明している。この既知の方法によ
って製造されるコイルの自己誘導は、これらの高周波で、磁性材料のコアを有し
ないコイルの自己誘導を超えない。
路用のコイルの製造には適していないことが判明している。この既知の方法によ
って製造されるコイルの自己誘導は、これらの高周波で、磁性材料のコアを有し
ないコイルの自己誘導を超えない。
【０００６】
本発明の目的は、その自己誘導が、磁性材料のコアのない等しい大きさのコイ
ルの自己誘導よりはるかに大きいコイルを製造することを可能にする方法を提供
することである。
ルの自己誘導よりはるかに大きいコイルを製造することを可能にする方法を提供
することである。
【０００７】 これを達成するために、第一パラグラフに記載される方法が特徴とする点は、
前記第一メタライゼーション層を、前記半導体基体とは反対側の当該メタライゼ
ーション層の前記表面が平坦となるようにして、前記半導体基体の前記表面に形
成し、その後、磁気材料の前記層を、50nmより薄く堆積することである。
前記第一メタライゼーション層を、前記半導体基体とは反対側の当該メタライゼ
ーション層の前記表面が平坦となるようにして、前記半導体基体の前記表面に形
成し、その後、磁気材料の前記層を、50nmより薄く堆積することである。
【０００８】 本発明によると、コイルのコアの厚みは、この既知の方法に記載された750nm
の厚みよりはるかに薄くなるように選ばれている。この結果、コイルの断面はよ
り小さくなるので、自己誘導もそれに比例してより小さくなるはずである。しか
しながら、薄い層が、これらの高周波で、磁性材料のより厚い層を使用するその
自己誘導がより高いコイルにおけるより厚い層の相対磁化率よりも、はるかに大
きい相対磁化率μrを有することが判明した。コアの厚みを、例えば、ファクタ1
0小さくすると、コイルの断面寸法も、約ファクタ10減少する。しかしながら、
コアの相対磁化率をファクタ500より大きくすることができるので、自己誘導が
ファクタ50より大きいコイルを形成することが出来る。
の厚みよりはるかに薄くなるように選ばれている。この結果、コイルの断面はよ
り小さくなるので、自己誘導もそれに比例してより小さくなるはずである。しか
しながら、薄い層が、これらの高周波で、磁性材料のより厚い層を使用するその
自己誘導がより高いコイルにおけるより厚い層の相対磁化率よりも、はるかに大
きい相対磁化率μrを有することが判明した。コアの厚みを、例えば、ファクタ1
0小さくすると、コイルの断面寸法も、約ファクタ10減少する。しかしながら、
コアの相対磁化率をファクタ500より大きくすることができるので、自己誘導が
ファクタ50より大きいコイルを形成することが出来る。
【０００９】 既知の方法にそのようなはるかに薄い磁気層を使用しても、形成されるコイル
は、コアのないコイルより高い自己誘導を有しない。磁性材料の層を、平坦な表
面に堆積させる本発明の場合、形成されるコイルは、より高い自己誘導を有する
。既知の方法の場合、磁性材料の層は、平坦でない表面に堆積される。約500nm
厚の絶縁材料の層が、導体トラックの第一パターンの約750nm厚の導体トラック
に形成される。この層の微細構成は、導体トラックのそれに対応している。磁性
材料の非常に薄い層をこのような平坦でない表面に堆積させると、形成される層
は均一にはならない。このような層の場合、厚さが一定せず、また、不連続が発
生することもあり、これらは、磁気コアがコイルの所望の高自己誘導をもたらさ
ない原因となる。磁性材料の層を平坦な表面に堆積させると、所望の均一な層が
得られ、そして所望の高自己誘導を有するコイルが形成される。
は、コアのないコイルより高い自己誘導を有しない。磁性材料の層を、平坦な表
面に堆積させる本発明の場合、形成されるコイルは、より高い自己誘導を有する
。既知の方法の場合、磁性材料の層は、平坦でない表面に堆積される。約500nm
厚の絶縁材料の層が、導体トラックの第一パターンの約750nm厚の導体トラック
に形成される。この層の微細構成は、導体トラックのそれに対応している。磁性
材料の非常に薄い層をこのような平坦でない表面に堆積させると、形成される層
は均一にはならない。このような層の場合、厚さが一定せず、また、不連続が発
生することもあり、これらは、磁気コアがコイルの所望の高自己誘導をもたらさ
ない原因となる。磁性材料の層を平坦な表面に堆積させると、所望の均一な層が
得られ、そして所望の高自己誘導を有するコイルが形成される。
【００１０】 前記磁気コアが両方のパターンの導体トラックから電気的に絶縁されるように
して、導体トラックの両方のパターンの前記導体トラックを、絶縁材料に埋め込
むと、磁性材料の層に使用される材料の選択の自由度が増大する。磁気材料は、
例えば、鉄と、4.6at%のクロム、0.2at%のタンタルと7.4at%の窒素の合金のよう
な、鉄、クロム、タンタル、コバルト、ニオビウムおよびジルコニウムのような
導電材料の合金とすることができる。磁性材料の層は、5nm以下の厚さの非磁性
体（例えば、銅または絶縁材料）の中間層により互いに分離されている、10nm以
下の厚さを有する磁気サブレイヤからなる層パケットであることが好ましい。こ
のようにして、100MHzより高い周波数で非常に高いμrを有する磁気コアを形成
することができる。例えば、約6nm厚のサブレイヤを、鉄以外に、コバルト、ニ
オビウムとジルコニウムを有する磁気合金により形成し、それらのサブレイヤを
、約2nm厚のアルミニウム窒素化合物の中間層により互いに分離させると、この
ようなパケットは、100MHzで約400のμr、1GHzで200のμrおよび4GHzで100のμr を有することが出来る。
して、導体トラックの両方のパターンの前記導体トラックを、絶縁材料に埋め込
むと、磁性材料の層に使用される材料の選択の自由度が増大する。磁気材料は、
例えば、鉄と、4.6at%のクロム、0.2at%のタンタルと7.4at%の窒素の合金のよう
な、鉄、クロム、タンタル、コバルト、ニオビウムおよびジルコニウムのような
導電材料の合金とすることができる。磁性材料の層は、5nm以下の厚さの非磁性
体（例えば、銅または絶縁材料）の中間層により互いに分離されている、10nm以
下の厚さを有する磁気サブレイヤからなる層パケットであることが好ましい。こ
のようにして、100MHzより高い周波数で非常に高いμrを有する磁気コアを形成
することができる。例えば、約6nm厚のサブレイヤを、鉄以外に、コバルト、ニ
オビウムとジルコニウムを有する磁気合金により形成し、それらのサブレイヤを
、約2nm厚のアルミニウム窒素化合物の中間層により互いに分離させると、この
ようなパケットは、100MHzで約400のμr、1GHzで200のμrおよび4GHzで100のμr を有することが出来る。
【００１１】 前記磁気コアを電気絶縁体である磁気材料の層により形成し、そして前記磁気
コアが両方のパターンの前記導体トラックと電気的に接触するようにして、導体
トラックの両方のパターンの前記導体トラックを絶縁材料に埋め込むと、非常に
コンパクトなコイルが得られる。このような材料の一具体例は、2.7μΩcmの抵
抗率を有するアルミニウムのような金属と比較すると実質上絶縁体である、106
μΩcmの抵抗率のマンガン-亜鉛フェライト(Mn0.50Zn0.42Fe2.03O4)である。
コアが両方のパターンの前記導体トラックと電気的に接触するようにして、導体
トラックの両方のパターンの前記導体トラックを絶縁材料に埋め込むと、非常に
コンパクトなコイルが得られる。このような材料の一具体例は、2.7μΩcmの抵
抗率を有するアルミニウムのような金属と比較すると実質上絶縁体である、106
μΩcmの抵抗率のマンガン-亜鉛フェライト(Mn0.50Zn0.42Fe2.03O4)である。
【００１２】 導体トラックの第一パターンの導体トラックが、確実に、磁気コアから電気的
に絶縁されるようにするために、半導体基体の表面に絶縁材料の層を逐次形成し
、この層に導電トラックの第一パターンを形成し、このパターンとこのパターン
の隣の絶縁材料の層を別の絶縁材料の層により覆い、そしてこの別の絶縁材料の
層を平面化することにより、第一メタライゼーション層を得ることができる。こ
の平面化は、通常の化学機械的研摩処理、またはフォトレジストの層を設け、そ
の後フォトレジストと絶縁材料とを等しいレートでエッチングするプラズマまた
はエッチ槽中のエッチ処理により実行することができる。この結果、絶縁材料の
層は、導体トラック上に残る。実際には、この残留層は、均一な厚さを有してい
ない。加えて、下にある導体トラックが、平面化処理の間、局所的に露出されな
いようにするために、この層は相対的に厚くなければならない。
に絶縁されるようにするために、半導体基体の表面に絶縁材料の層を逐次形成し
、この層に導電トラックの第一パターンを形成し、このパターンとこのパターン
の隣の絶縁材料の層を別の絶縁材料の層により覆い、そしてこの別の絶縁材料の
層を平面化することにより、第一メタライゼーション層を得ることができる。こ
の平面化は、通常の化学機械的研摩処理、またはフォトレジストの層を設け、そ
の後フォトレジストと絶縁材料とを等しいレートでエッチングするプラズマまた
はエッチ槽中のエッチ処理により実行することができる。この結果、絶縁材料の
層は、導体トラック上に残る。実際には、この残留層は、均一な厚さを有してい
ない。加えて、下にある導体トラックが、平面化処理の間、局所的に露出されな
いようにするために、この層は相対的に厚くなければならない。
【００１３】 絶縁材料の層を逐次前記半導体基体の表面に設け、この層に溝を形成し、絶縁
材料の前記層上と前記溝内に金属層を堆積させ、前記絶縁層が再び露出されるま
で、前記金属層に平面化処理を行い、そして絶縁材料の別の層を堆積させること
により、第一メタライゼーション層を形成することが好ましい。この場合、通常
の態様で非常に均一に堆積させることができる絶縁材料のこの別の層は、平坦な
表面を有し、かつ、例えば、100nmより薄くすることができる。絶縁材料のこの
薄膜層により、導体トラックと磁気コアが互いに絶縁される。
材料の前記層上と前記溝内に金属層を堆積させ、前記絶縁層が再び露出されるま
で、前記金属層に平面化処理を行い、そして絶縁材料の別の層を堆積させること
により、第一メタライゼーション層を形成することが好ましい。この場合、通常
の態様で非常に均一に堆積させることができる絶縁材料のこの別の層は、平坦な
表面を有し、かつ、例えば、100nmより薄くすることができる。絶縁材料のこの
薄膜層により、導体トラックと磁気コアが互いに絶縁される。
【００１４】 本発明の方法のこの好適な実施例は、そこの導体トラックに使用される金属の
選択に対し大きい自由度があると言う付加的な利点を有する。コイルの電気抵抗
が小さくなるように、本実施例における導体トラックは、例えば、銅により形成
することができる。平面化処理は、通常の態様で実行することができる。
選択に対し大きい自由度があると言う付加的な利点を有する。コイルの電気抵抗
が小さくなるように、本実施例における導体トラックは、例えば、銅により形成
することができる。平面化処理は、通常の態様で実行することができる。
【００１５】 前記コアと第一メタライゼーション層に隣接する部分とを絶縁材料の別の層に
より逐次覆い、前記磁気コアを露出せずにこの層に溝を形成し、絶縁材料の前記
別の層上と前記溝内に金属の層を堆積させ、そして、続いて、前記絶縁層が再び
露出されるまで前記金属層に平面化処理を行なうことにより、前記第二メタライ
ゼーション層を形成することにより、第二メタライゼーション層により形成され
るコイル巻線の部分に選ぶことができる材料の種類の数も、また、増大させるこ
とが出来る。溝を形成する精度を向上させることが出来るので、第二パターンの
導体トラックを非常に薄い100nm以下の絶縁材料の層により磁気コアから絶縁す
ることが可能となる。
より逐次覆い、前記磁気コアを露出せずにこの層に溝を形成し、絶縁材料の前記
別の層上と前記溝内に金属の層を堆積させ、そして、続いて、前記絶縁層が再び
露出されるまで前記金属層に平面化処理を行なうことにより、前記第二メタライ
ゼーション層を形成することにより、第二メタライゼーション層により形成され
るコイル巻線の部分に選ぶことができる材料の種類の数も、また、増大させるこ
とが出来る。溝を形成する精度を向上させることが出来るので、第二パターンの
導体トラックを非常に薄い100nm以下の絶縁材料の層により磁気コアから絶縁す
ることが可能となる。
【００１６】 絶縁材料の層を半導体基体の表面に設けると、磁気コアが第一パターンの導体
トラックと電気的に接触するように、導体トラックの第一パターンの導体トラッ
クを、単純な態様で、絶縁材料に埋め込むことができる。これは、この層に溝を
逐次形成し、絶縁材料の層と溝に金属の層を堆積させ、絶縁層が再び露出される
まで、金属層に平面化処理を行なうことにより達成される。
トラックと電気的に接触するように、導体トラックの第一パターンの導体トラッ
クを、単純な態様で、絶縁材料に埋め込むことができる。これは、この層に溝を
逐次形成し、絶縁材料の層と溝に金属の層を堆積させ、絶縁層が再び露出される
まで、金属層に平面化処理を行なうことにより達成される。
【００１７】 絶縁材料の別の層を第一メタライゼーション層のコアに隣接している部分に設
けると、磁気コアが第二パターンの導体トラックと電気的に接触するように、導
体トラックの第二パターンの導体トラックを、単純な態様で、絶縁材料に埋め込
むことができる。これは、この層に溝を逐次形成し、これによりコアを露出させ
、絶縁材料の別の層と溝内に金属の層を堆積させ、絶縁層が再び露出されるまで
、金属層に平面化処理を行なうことにより達成される。
けると、磁気コアが第二パターンの導体トラックと電気的に接触するように、導
体トラックの第二パターンの導体トラックを、単純な態様で、絶縁材料に埋め込
むことができる。これは、この層に溝を逐次形成し、これによりコアを露出させ
、絶縁材料の別の層と溝内に金属の層を堆積させ、絶縁層が再び露出されるまで
、金属層に平面化処理を行なうことにより達成される。
【００１８】 上述したように、この方法により、導体の両方のパターンに使用される金属を
広範囲の金属から選ぶことが可能になり、そして、例えば、銅を使用することが
可能になる。
広範囲の金属から選ぶことが可能になり、そして、例えば、銅を使用することが
可能になる。
【００１９】
本発明のこれらのそしてまた他の態様は、非限定的具体例を構成する以下の実
施例を参照して、明らかになるであろう。
施例を参照して、明らかになるであろう。
【００２０】 線図的でかつ比例関係にないこれらの図面において、同様な参照数字は、同様
な部分を参照している。図1と、図2および3は、それぞれ、平面図と、断面図で
、磁気コア4を有するコイル3が設けられている表面2を有する半導体基体1を有す
る第一半導体デバイスを示す。表面2には、絶縁材料（この例の場合、絶縁材料
の3つの層、7, 8と9）に埋め込まれている導体トラック6の第一パターンを有す
る第一メタライゼーション層5が設けられている。この第一メタライゼーション
層5は、磁気コア4が形成される、半導体基体1とは反対側にある表面10を有する
。磁気コア4と、それに隣接する第一メタライゼーション層5の表面10には、導体
トラック12の第二パターンを有する第二メタライゼーション層11が設けられる。
そして、それらは、絶縁材料（この例の場合、絶縁材料13と14の2層）に埋め込
まれる。コイルの巻き線が形成されるように、導体12の第二パターンは、ウィン
ドウ15により導体6の第一パターンに接続される。
な部分を参照している。図1と、図2および3は、それぞれ、平面図と、断面図で
、磁気コア4を有するコイル3が設けられている表面2を有する半導体基体1を有す
る第一半導体デバイスを示す。表面2には、絶縁材料（この例の場合、絶縁材料
の3つの層、7, 8と9）に埋め込まれている導体トラック6の第一パターンを有す
る第一メタライゼーション層5が設けられている。この第一メタライゼーション
層5は、磁気コア4が形成される、半導体基体1とは反対側にある表面10を有する
。磁気コア4と、それに隣接する第一メタライゼーション層5の表面10には、導体
トラック12の第二パターンを有する第二メタライゼーション層11が設けられる。
そして、それらは、絶縁材料（この例の場合、絶縁材料13と14の2層）に埋め込
まれる。コイルの巻き線が形成されるように、導体12の第二パターンは、ウィン
ドウ15により導体6の第一パターンに接続される。
【００２１】 図4〜9は、図1に示される第一半導体デバイスの製造中のいくつかのステージ
を断面図により示す。この製造の場合、半導体基体1（この例では、1枚のシリコ
ン）が使用される。当該半導体基体の表面2には、通常、シリコンの熱酸化によ
って約100nm厚の酸化シリコン層7が設けられる。
を断面図により示す。この製造の場合、半導体基体1（この例では、1枚のシリコ
ン）が使用される。当該半導体基体の表面2には、通常、シリコンの熱酸化によ
って約100nm厚の酸化シリコン層7が設けられる。
【００２２】 第一メタライゼーション層5は、絶縁材料層8（この例では、700nm厚の酸化シ
リコンの堆積層）を半導体基体の表面に設けることにより、この絶縁層7に形成
される。続いて、通常の態様によるこの層のエッチングにより、約500nmの深さ
を有し、形成される導体トラック6の形状を有する溝16を形成する。続いて、約7
00nm厚の金属層17（この例の場合、アルミニウム）を、絶縁材料層8上と、溝16
内に堆積させる。次に、この金属17の層に、絶縁層8が再び露出されるまで平面
化処理を行なう。このようにして、第一メタライゼーション層5の導体トラック6
を形成する。ここで形成される絶縁層8と導体トラック6は、平坦な表面18を示す
。最後に、別の絶縁材料層9（この例では、約100nm厚の酸化シリコン層）を、当
該表面に堆積させる。この層は薄いので、この層も平坦である。
リコンの堆積層）を半導体基体の表面に設けることにより、この絶縁層7に形成
される。続いて、通常の態様によるこの層のエッチングにより、約500nmの深さ
を有し、形成される導体トラック6の形状を有する溝16を形成する。続いて、約7
00nm厚の金属層17（この例の場合、アルミニウム）を、絶縁材料層8上と、溝16
内に堆積させる。次に、この金属17の層に、絶縁層8が再び露出されるまで平面
化処理を行なう。このようにして、第一メタライゼーション層5の導体トラック6
を形成する。ここで形成される絶縁層8と導体トラック6は、平坦な表面18を示す
。最後に、別の絶縁材料層9（この例では、約100nm厚の酸化シリコン層）を、当
該表面に堆積させる。この層は薄いので、この層も平坦である。
【００２３】 本発明によると、第一メタライゼーション層5は、半導体基体とは反対側にあ
るそれの表面18が平坦となるように、半導体基体1の表面2に形成される。この平
坦な表面18には、薄い絶縁材料層9と、コア4がエッチングにより形成される50nm
より薄い磁気材料の層とが堆積される。
るそれの表面18が平坦となるように、半導体基体1の表面2に形成される。この平
坦な表面18には、薄い絶縁材料層9と、コア4がエッチングにより形成される50nm
より薄い磁気材料の層とが堆積される。
【００２４】 コイル3のコア4は、50nmより薄い。100MHzより高い周波数での薄い磁気層の相
対磁化率μrは、磁性材料のより厚い層を使用するその自己誘導がより高いコイ
ルにおけるより厚い層の相対磁化率よりも、はるかに高いことが判明した。コア
厚さを、例えば、ファクタ100厚くすると、コイルの断面寸法も約ファクタ100分
増大するが、コアの相対磁化率はファクタ500小さくすることができるので、自
己誘導が磁気コアのないコイルのそれに実質上等しいコイルを形成することがで
きる。
対磁化率μrは、磁性材料のより厚い層を使用するその自己誘導がより高いコイ
ルにおけるより厚い層の相対磁化率よりも、はるかに高いことが判明した。コア
厚さを、例えば、ファクタ100厚くすると、コイルの断面寸法も約ファクタ100分
増大するが、コアの相対磁化率はファクタ500小さくすることができるので、自
己誘導が磁気コアのないコイルのそれに実質上等しいコイルを形成することがで
きる。
【００２５】 薄い磁性材料の層を、平坦でない表面に堆積させると、形成される層は不均一
になる。このような層の場合、厚さが一定せず、また不連続が発生することが有
り、これらは、磁気コアがコイルの所望の高自己誘導をもたらさない原因となる
。磁性材料の層を平坦な表面に堆積させると、所望の均一な層が得られ、そして
所望の高自己誘導を有するコイルが形成される。
になる。このような層の場合、厚さが一定せず、また不連続が発生することが有
り、これらは、磁気コアがコイルの所望の高自己誘導をもたらさない原因となる
。磁性材料の層を平坦な表面に堆積させると、所望の均一な層が得られ、そして
所望の高自己誘導を有するコイルが形成される。
【００２６】 第二メタライゼーション層11は、別の絶縁材料層13（本例の場合、約700nm厚
の酸化シリコンの層）によりコア4とそれに隣接している絶縁層9の部分を覆うこ
とにより形成される。続いて、導体12の第二パターンに対応する約500nmの深さ
の溝19を、絶縁材料の当該別の層内に形成する。このプロセスでは、磁気コア4
は露出されない。加えて、ウィンドウ20を、絶縁材料層13内でエッチングする。
そのウインドウ範囲内で、第一メタライゼーション層5の導体6を露出させる。続
いて、金属層22（この場合、約700nm厚のアルミニウム層）を、別の絶縁材料の
層13、溝20、そしてウィンドウ21に堆積させる。最後に、この層に、絶縁層13が
再び露出されるまで、平面化処理を行う。このとき、金属で満たされた溝20は、
第二メタライゼーション層11の導体トラック12を構成する。
の酸化シリコンの層）によりコア4とそれに隣接している絶縁層9の部分を覆うこ
とにより形成される。続いて、導体12の第二パターンに対応する約500nmの深さ
の溝19を、絶縁材料の当該別の層内に形成する。このプロセスでは、磁気コア4
は露出されない。加えて、ウィンドウ20を、絶縁材料層13内でエッチングする。
そのウインドウ範囲内で、第一メタライゼーション層5の導体6を露出させる。続
いて、金属層22（この場合、約700nm厚のアルミニウム層）を、別の絶縁材料の
層13、溝20、そしてウィンドウ21に堆積させる。最後に、この層に、絶縁層13が
再び露出されるまで、平面化処理を行う。このとき、金属で満たされた溝20は、
第二メタライゼーション層11の導体トラック12を構成する。
【００２７】 最後に、全体を、約100nm厚の絶縁材料層14（この例では、酸化シリコン）で
覆う。このようにして、図1〜3に示される半導体デバイスが得られる。本実施例
において、メタライゼーション層5と11の両方のパターンの導体トラック6と12は
、磁気コア4が、両方のパターンの導体トラック6と12から充分に電気的に絶縁さ
れるように、絶縁材料に埋め込まれる。この構成により、磁性材料層に対する材
料の選択の大きい自由度が、得られる。磁気材料を、導電材料（例えば、鉄、コ
バルト、ニオビウムとジルコニウム）の合金とすることができる。適切な合金は
、例えば、4.6at%のクロム、0.2at%のタンタルと7.4at%の窒素を有する鉄の合金
である。このような層を、20〜50nmの範囲に堆積させると、このような層は1GHz
で300のμrを有する。厚さが100nmの場合には、この周波数でのμrは10以下であ
る。
覆う。このようにして、図1〜3に示される半導体デバイスが得られる。本実施例
において、メタライゼーション層5と11の両方のパターンの導体トラック6と12は
、磁気コア4が、両方のパターンの導体トラック6と12から充分に電気的に絶縁さ
れるように、絶縁材料に埋め込まれる。この構成により、磁性材料層に対する材
料の選択の大きい自由度が、得られる。磁気材料を、導電材料（例えば、鉄、コ
バルト、ニオビウムとジルコニウム）の合金とすることができる。適切な合金は
、例えば、4.6at%のクロム、0.2at%のタンタルと7.4at%の窒素を有する鉄の合金
である。このような層を、20〜50nmの範囲に堆積させると、このような層は1GHz
で300のμrを有する。厚さが100nmの場合には、この周波数でのμrは10以下であ
る。
【００２８】 磁性材料の層は、5nm以下の厚さの絶縁材料の中間層により相互に分離されて
いる、10nm以下の厚さの磁気サブレイヤにより構成される層パケット（図示され
ず）であることが好ましい。これにより、100MHzより高い周波数で非常に高いμ r を有する磁気コアを形成することができる。例えば、約2nm厚のアルミニウム窒
素化合物の中間層により相互に分離されている、約6nm厚のサブレイヤを、鉄に
加えて、コバルト、ニオビウムとジルコニウムを有する磁気合金により形成する
と、このようなパケットは、100MHzで約400のμr、1GHzで200のμrおよび4GHzで
100のμrを有する。
いる、10nm以下の厚さの磁気サブレイヤにより構成される層パケット（図示され
ず）であることが好ましい。これにより、100MHzより高い周波数で非常に高いμ r を有する磁気コアを形成することができる。例えば、約2nm厚のアルミニウム窒
素化合物の中間層により相互に分離されている、約6nm厚のサブレイヤを、鉄に
加えて、コバルト、ニオビウムとジルコニウムを有する磁気合金により形成する
と、このようなパケットは、100MHzで約400のμr、1GHzで200のμrおよび4GHzで
100のμrを有する。
【００２９】 図10〜15は、本発明の方法を使用する、第二半導体デバイスの製造におけるい
くつかのステージの線図的な横断面図である。図10に示される製造のステージは
、図4に示されるそれに対応する。この場合にもアルミニウム層である金属層を
、絶縁材料層8内の溝16に堆積させる。この溝は、第一メタライゼーション層5に
より形成される導体トラック6に対応する。絶縁材料層8が再び露出される平面化
処理の後、コア4がエッチングにより形成される磁性材料の層を、この絶縁層8と
、形成された導体トラック6とに直接堆積させる。この具体例の場合、磁性材料
の層は、実質上電気絶縁体でもある。
くつかのステージの線図的な横断面図である。図10に示される製造のステージは
、図4に示されるそれに対応する。この場合にもアルミニウム層である金属層を
、絶縁材料層8内の溝16に堆積させる。この溝は、第一メタライゼーション層5に
より形成される導体トラック6に対応する。絶縁材料層8が再び露出される平面化
処理の後、コア4がエッチングにより形成される磁性材料の層を、この絶縁層8と
、形成された導体トラック6とに直接堆積させる。この具体例の場合、磁性材料
の層は、実質上電気絶縁体でもある。
【００３０】 続いて、通常の態様で、第一メタライゼーション層5のコア4とそれに隣接する
部分を、絶縁層13（この例では、約500nm厚の酸化シリコンの層）により覆うこ
とにより、第二メタライゼーション層11を形成する。続いて、導体12の第二パタ
ーンに対応する溝19を、絶縁材料13のこの層内に形成する。これらの溝の場合、
コア4とコアの隣に位置する第一メタライゼーション層5の導体の部分23とを、露
出させる。続いて、金属層22（この例では、約700nm厚のアルミニウムの層）を
、堆積させる。続いて、絶縁材料層13が再び露出されるまで、平面化処理を実行
する。金属で満たされた溝19は、第二メタライゼーション層11の導体トラック12
を構成する。導体トラック4と12の両方のパターンは、コイル3の巻き線を形成す
る。最後に、全体を、絶縁材料の層（図示せず）で覆う。
部分を、絶縁層13（この例では、約500nm厚の酸化シリコンの層）により覆うこ
とにより、第二メタライゼーション層11を形成する。続いて、導体12の第二パタ
ーンに対応する溝19を、絶縁材料13のこの層内に形成する。これらの溝の場合、
コア4とコアの隣に位置する第一メタライゼーション層5の導体の部分23とを、露
出させる。続いて、金属層22（この例では、約700nm厚のアルミニウムの層）を
、堆積させる。続いて、絶縁材料層13が再び露出されるまで、平面化処理を実行
する。金属で満たされた溝19は、第二メタライゼーション層11の導体トラック12
を構成する。導体トラック4と12の両方のパターンは、コイル3の巻き線を形成す
る。最後に、全体を、絶縁材料の層（図示せず）で覆う。
【００３１】 この第二具体例の場合、磁気コア4は、実質上電気絶縁体である磁気材料の層
内に形され、そして、導体トラックの両方のパターンの導体トラック6と12は、
磁気コアが、両方のパターンの導体トラック6と12と電気的に接触するようにし
て、絶縁材料の層（それぞれ7, 8と13, 14）内に埋め込まれる。このような材
料の一例は、2.7μΩcmの抵抗率のアルミニウムのような金属と比較すると実質
上電気絶縁体である、106μΩcmの抵抗率のマンガン-亜鉛-フェライト（Mn0.50Z
n0.42Fe2.03O4）である。このようにして、コア4が直接コイルの巻き線により囲
まれている、非常にコンパクトなコイルが得られる。コアの断面寸法が同じであ
る場合、第二具体例のコイルは、第一具体例のコイルよりも高い自己誘導を有す
る。
内に形され、そして、導体トラックの両方のパターンの導体トラック6と12は、
磁気コアが、両方のパターンの導体トラック6と12と電気的に接触するようにし
て、絶縁材料の層（それぞれ7, 8と13, 14）内に埋め込まれる。このような材
料の一例は、2.7μΩcmの抵抗率のアルミニウムのような金属と比較すると実質
上電気絶縁体である、106μΩcmの抵抗率のマンガン-亜鉛-フェライト（Mn0.50Z
n0.42Fe2.03O4）である。このようにして、コア4が直接コイルの巻き線により囲
まれている、非常にコンパクトなコイルが得られる。コアの断面寸法が同じであ
る場合、第二具体例のコイルは、第一具体例のコイルよりも高い自己誘導を有す
る。
【００３２】 これらの具体例の場合、両者とも、導体トラック6と12は、エッチングされた溝
を金属で満たすことにより得られる。この結果、導体の形成に多くの金属を適切
に使用することが可能となる。アルミニウム以外に、導体トラックを、例えば、
銅により形成することもできる。
を金属で満たすことにより得られる。この結果、導体の形成に多くの金属を適切
に使用することが可能となる。アルミニウム以外に、導体トラックを、例えば、
銅により形成することもできる。
【図1】本発明の方法によって製造される第一半導体デバイスに関する部分の線
図的な平面図である。
図的な平面図である。
【図2】図1に示される半導体デバイスのラインII-IIについての、線図的、横断
面図である。
面図である。
【図3】図1に示される半導体デバイスのラインIII-IIIについての、線図的、横
断面図である。
断面図である。
【図4】図1に示される第一半導体デバイスの、本発明の方法を使用する、製造に
おける一ステージの線図的、横断面図である。
おける一ステージの線図的、横断面図である。
【図5】図1に示される第一半導体デバイスの、本発明の方法を使用する、製造に
おける一ステージの線図的、横断面図である。
おける一ステージの線図的、横断面図である。
【図6】図1に示される第一半導体デバイスの、本発明の方法を使用する、製造に
おける一ステージの線図的、横断面図である。
おける一ステージの線図的、横断面図である。
【図7】図1に示される第一半導体デバイスの、本発明の方法を使用する、製造に
おける一ステージの線図的、横断面図である。
おける一ステージの線図的、横断面図である。
【図8】図1に示される第一半導体デバイスの、本発明の方法を使用する、製造に
おける一ステージの線図的、横断面図である。
おける一ステージの線図的、横断面図である。
【図9】図1に示される第一半導体デバイスの、本発明の方法を使用する、製造に
おける一ステージの線図的、横断面図である。
おける一ステージの線図的、横断面図である。
【図10】第二半導体デバイスの、本発明の方法を使用する、製造における一ステ
ージの線図的、横断面図である。
ージの線図的、横断面図である。
【図11】第二半導体デバイスの、本発明の方法を使用する、製造における一ステ
ージの線図的、横断面図である。
ージの線図的、横断面図である。
【図12】第二半導体デバイスの、本発明の方法を使用する、製造における一ステ
ージの線図的、横断面図である。
ージの線図的、横断面図である。
【図13】第二半導体デバイスの、本発明の方法を使用する、製造における一ステ
ージの線図的、横断面図である。
ージの線図的、横断面図である。
【図14】第二半導体デバイスの、本発明の方法を使用する、製造における一ステ
ージの線図的、横断面図である。
ージの線図的、横断面図である。
【図15】第二半導体デバイスの、本発明の方法を使用する、製造における一ステ
ージの線図的、横断面図である。
ージの線図的、横断面図である。
1 半導体基体 2 表面 3 コイル 4 磁気コア 5 第一メタライゼーション層 6 導体トラック 9 絶縁層 11 第二メタライゼーション層 12 導体トラック 13 絶縁材料層 15 ウィンドウ 16 溝
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 5E049 AA01 AA04 AA10 5E070 AB01 BA12 BB01 CA13 CA15 CB04 CB12 5F038 AZ04 CD18 EZ15 EZ20 【要約の続き】 が、設けられる。本発明の方法は、100MHz以上の周波数 で使用される時、相対的に高い自己誘導を示すコイルの 製造を可能にする。
Claims (8)
- 【請求項1】 磁気コアを有するコイルが設けられている表面を有する半導体基
体を備えた半導体デバイスの製造方法であって、前記半導体基体の前記表面に、
絶縁材料に埋め込まれている導体トラックの第一パターンと、前記磁気コアがエ
ッチング処理により形成される磁気材料の層が堆積される、前記半導体基体とは
反対側にある表面とを有する第一メタライゼーション層を設け、その後、前記第
一メタライゼーション層の前記磁気コアと前記隣接する表面に、絶縁材料に埋め
込まれている導体トラックの第二パターンを有する第二メタライゼーション層を
設け、導体トラックの当該第二パターンを、前記コイルの巻き線を形成するため
に導体トラックの前記第一パターンに接続する半導体デバイスの製造方法におい
て、前記第一メタライゼーション層を、前記半導体基体とは反対側の当該メタラ
イゼーション層の前記表面が平坦となるようにして、前記半導体基体の前記表面
に形成し、その後、磁気材料の前記層を、50nmより薄く堆積することを特徴とす
る半導体デバイスの製造方法。 - 【請求項2】 前記磁気コアが両方のパターンの導体トラックから電気的に絶縁
されるようにして、導体トラックの両方のパターンの前記導体トラックを、絶縁
材料に埋め込むことを特徴とする請求項1に記載の方法。 - 【請求項3】 前記磁気コアを電気絶縁体である磁気材料の層により形成し、そ
して前記磁気コアが両方のパターンの前記導体トラックと電気的に接触するよう
にして、導体トラックの両方のパターンの前記導体トラックを絶縁材料に埋め込
むことを特徴とする請求項1に記載の方法。 - 【請求項4】 絶縁材料の層を逐次前記半導体基体の表面に設け、この層に溝を
形成し、絶縁材料の前記層上と前記溝内に金属層を堆積させ、前記絶縁層が再び
露出されるまで、前記金属層に平面化処理を行い、そして絶縁材料の別の層を堆
積させることにより、第一メタライゼーション層を形成することを特徴とする請
求項2に記載の方法。 - 【請求項5】 前記コアと第一メタライゼーション層に隣接する部分とを絶縁材
料の別の層により逐次覆い、前記磁気コアを露出せずにこの層に溝を形成し、絶
縁材料の前記別の層上と前記溝内に金属の層を堆積させ、そして、続いて、前記
絶縁層が再び露出されるまで前記金属層に平面化処理を行なうことにより、前記
第二メタライゼーション層を形成することを特徴とする請求項4に記載の方法。 - 【請求項6】 磁性材料の前記層が、5nmより薄い非磁性体の中間層により相互に
分離されている、10nmより薄い磁気サブレイヤにより構成される層パケットであ
ることを特徴とする請求項2〜5の何れかに記載の方法。 - 【請求項7】 前記半導体基体の前記表面に、絶縁材料の層を逐次形成し、前記
第一メタライゼーション層の前記導体トラックに対応する溝をこの層内に形成し
、金属層を絶縁材料の前記層と前記溝内に堆積させ、前記絶縁層が再び露出され
るまで、前記金属層に平面化処理を行ない、そして絶縁磁性材料の前記層を堆積
させることにより、前記第一メタライゼーション層を形成することを特徴とする
請求項3に記載の方法。 - 【請求項8】 絶縁材料の別の層によって前記コアとそれに隣接する前記第一メ
タライゼーション層の部分を逐次カバーし、前記第二メタライゼーション層の前
記導体トラックに対応する溝をこの層に形成し、前記コアを露出させ、絶縁材料
の前記別の層上と前記溝に金属層を堆積させ、そして、続いて、前記絶縁層が再
び露出されるまで、前記金属層に平面化処理を行なうことにより、前記第二メタ
ライゼーション層を形成することを特徴とする請求項5に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP98203103 | 1998-09-17 | ||
| EP98203103.1 | 1998-09-17 | ||
| PCT/EP1999/006635 WO2000017915A1 (en) | 1998-09-17 | 1999-09-08 | Method of manufacturing a semiconductor device comprising a semiconductor body having a surface provided with a coil having a magnetic core |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002525869A true JP2002525869A (ja) | 2002-08-13 |
Family
ID=8234123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000571485A Pending JP2002525869A (ja) | 1998-09-17 | 1999-09-08 | 磁気コアを有するコイルが設けられている表面を有する半導体基体を備えた半導体デバイスの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6417039B2 (ja) |
| EP (1) | EP1048060B1 (ja) |
| JP (1) | JP2002525869A (ja) |
| DE (1) | DE69930134T2 (ja) |
| WO (1) | WO2000017915A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273802A (ja) * | 2006-03-31 | 2007-10-18 | Tdk Corp | 薄膜デバイス |
| WO2019220862A1 (ja) * | 2018-05-18 | 2019-11-21 | 株式会社村田製作所 | インダクタおよびその製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3775499B2 (ja) * | 2002-01-08 | 2006-05-17 | 株式会社リコー | 半導体装置及びその製造方法、並びにｄｃ−ｄｃコンバータ |
| GB2405262B (en) * | 2002-05-07 | 2006-06-14 | Agere Systems Inc | A multi-layer inductor formed in a semiconductor substrate and having a core of ferromagnetic material |
| US7229908B1 (en) * | 2004-06-04 | 2007-06-12 | National Semiconductor Corporation | System and method for manufacturing an out of plane integrated circuit inductor |
| TWI330863B (en) * | 2005-05-18 | 2010-09-21 | Megica Corp | Semiconductor chip with coil element over passivation layer |
| DE102005026410B4 (de) * | 2005-06-08 | 2007-06-21 | Vacuumschmelze Gmbh & Co. Kg | Anordnung mit einem induktiven Bauelement |
| US8436707B2 (en) * | 2010-01-12 | 2013-05-07 | Infineon Technologies Ag | System and method for integrated inductor |
| US8513771B2 (en) | 2010-06-07 | 2013-08-20 | Infineon Technologies Ag | Semiconductor package with integrated inductor |
| US8470612B2 (en) | 2010-10-07 | 2013-06-25 | Infineon Technologies Ag | Integrated circuits with magnetic core inductors and methods of fabrications thereof |
| US20120314895A1 (en) * | 2011-05-17 | 2012-12-13 | Siebenberg Charles M | Sheath to mask electrical conductor |
| US20170365395A1 (en) * | 2016-06-17 | 2017-12-21 | Dyi-chung Hu | 3d spiral inductor |
| US11380472B2 (en) * | 2018-09-25 | 2022-07-05 | Intel Corporation | High-permeability magnetic-dielectric film-based inductors |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3614554A (en) * | 1968-10-24 | 1971-10-19 | Texas Instruments Inc | Miniaturized thin film inductors for use in integrated circuits |
| US5576680A (en) * | 1994-03-01 | 1996-11-19 | Amer-Soi | Structure and fabrication process of inductors on semiconductor chip |
| US5793272A (en) * | 1996-08-23 | 1998-08-11 | International Business Machines Corporation | Integrated circuit toroidal inductor |
| US6118351A (en) * | 1997-06-10 | 2000-09-12 | Lucent Technologies Inc. | Micromagnetic device for power processing applications and method of manufacture therefor |
| US6030877A (en) * | 1997-10-06 | 2000-02-29 | Industrial Technology Research Institute | Electroless gold plating method for forming inductor structures |
-
1999
- 1999-09-08 DE DE69930134T patent/DE69930134T2/de not_active Expired - Lifetime
- 1999-09-08 EP EP99946147A patent/EP1048060B1/en not_active Expired - Lifetime
- 1999-09-08 WO PCT/EP1999/006635 patent/WO2000017915A1/en active IP Right Grant
- 1999-09-08 JP JP2000571485A patent/JP2002525869A/ja active Pending
- 1999-09-16 US US09/397,742 patent/US6417039B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273802A (ja) * | 2006-03-31 | 2007-10-18 | Tdk Corp | 薄膜デバイス |
| WO2019220862A1 (ja) * | 2018-05-18 | 2019-11-21 | 株式会社村田製作所 | インダクタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1048060B1 (en) | 2006-03-01 |
| US6417039B2 (en) | 2002-07-09 |
| DE69930134D1 (de) | 2006-04-27 |
| EP1048060A1 (en) | 2000-11-02 |
| WO2000017915A1 (en) | 2000-03-30 |
| US20010055819A1 (en) | 2001-12-27 |
| DE69930134T2 (de) | 2006-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100665114B1 (ko) | 평면형 자성 인덕터의 제조 방법 | |
| JP4903971B2 (ja) | 半導体基板に形成された多層インダクタ | |
| US6166422A (en) | Inductor with cobalt/nickel core for integrated circuit structure with high inductance and high Q-factor | |
| JP4299543B2 (ja) | Ｉｃデバイス用の集積トロイダル・コイル・インダクタ | |
| US6440750B1 (en) | Method of making integrated circuit having a micromagnetic device | |
| JP2002525869A (ja) | 磁気コアを有するコイルが設けられている表面を有する半導体基体を備えた半導体デバイスの製造方法 | |
| TW200933666A (en) | A method of manufacturing a coil inductor | |
| JP4584533B2 (ja) | 半導体基板中に形成された薄膜多層高ｑトランスフォーマ | |
| US7253489B2 (en) | Magnetic field sensing device and a fabricating method of the same | |
| JP4200631B2 (ja) | オンチップ・コイルとその製造方法 | |
| US7404249B2 (en) | Method of manufacturing an inductance | |
| KR100631893B1 (ko) | 평면형 자성 인덕터 및 그 제조 방법 | |
| US8004061B1 (en) | Conductive trace with reduced RF impedance resulting from the skin effect | |
| TW200301546A (en) | Integrated passive device formed by demascene processing | |
| US7098044B1 (en) | Method of forming an etched metal trace with reduced RF impedance resulting from the skin effect | |
| JPH08330142A (ja) | 溝付きコアを有する表面実装電子部材とその製造方法 | |
| JP2003347123A (ja) | 薄膜インダクタ及びそれを利用した電子機器 | |
| JP2938341B2 (ja) | 同軸構造の配線の形成方法 | |
| US7309639B1 (en) | Method of forming a metal trace with reduced RF impedance resulting from the skin effect | |
| JPH056832A (ja) | 平面コイルの製造方法 | |
| JP3111899B2 (ja) | チップアンテナ | |
| JPS63283004A (ja) | 平面インダクタならびにその製造方法 | |
| JPH05315177A (ja) | 平面インダクタの製造方法 | |
| JP2001036017A (ja) | インダクタ及びその製造方法 | |
| JPH08186044A (ja) | ロータリートランス及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060906 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060906 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090512 |