JP2001244420A - 多孔性酸化シリコン層を用いて形成した超高周波用素子及びその形成方法 - Google Patents
多孔性酸化シリコン層を用いて形成した超高周波用素子及びその形成方法Info
- Publication number
- JP2001244420A JP2001244420A JP2000338065A JP2000338065A JP2001244420A JP 2001244420 A JP2001244420 A JP 2001244420A JP 2000338065 A JP2000338065 A JP 2000338065A JP 2000338065 A JP2000338065 A JP 2000338065A JP 2001244420 A JP2001244420 A JP 2001244420A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- porous silicon
- insulating film
- silicon substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021426 porous silicon Inorganic materials 0.000 title claims abstract description 76
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims description 31
- 230000015572 biosynthetic process Effects 0.000 title 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 60
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 60
- 239000010703 silicon Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 17
- 230000005672 electromagnetic field Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 238000007747 plating Methods 0.000 description 11
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 238000002848 electrochemical method Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910001120 nichrome Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 101100366711 Arabidopsis thaliana SSL13 gene Proteins 0.000 description 1
- 101100333170 Oryza sativa subsp. japonica EHD1 gene Proteins 0.000 description 1
- 101100366561 Panax ginseng SS11 gene Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 101150110620 RR22 gene Proteins 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Compounds Of Alkaline-Earth Elements, Aluminum Or Rare-Earth Metals (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 超高周波領域で発生するシリコン基板による
信号損失を防止することによって数十GHzの超高周波
領域でも動作できる超高周波用素子を提供する。 【解決手段】 シリコン基板上に多孔性酸化シリコンか
らなる柱状部が形成されており、この柱状部の上には孔
を有する絶縁膜が形成されており、絶縁膜の上にはイン
ダクタ、コンデンサ、抵抗などの受動素子が形成されて
いる。このようにすると、受動素子が多孔性酸化シリコ
ン柱状部によってシリコン基板から分離されているので
電磁気場の大部分が空中に形成される。従って1GHz
以上の超高周波領域でもシリコン基板による信号損失は
殆ど発生しない。
信号損失を防止することによって数十GHzの超高周波
領域でも動作できる超高周波用素子を提供する。 【解決手段】 シリコン基板上に多孔性酸化シリコンか
らなる柱状部が形成されており、この柱状部の上には孔
を有する絶縁膜が形成されており、絶縁膜の上にはイン
ダクタ、コンデンサ、抵抗などの受動素子が形成されて
いる。このようにすると、受動素子が多孔性酸化シリコ
ン柱状部によってシリコン基板から分離されているので
電磁気場の大部分が空中に形成される。従って1GHz
以上の超高周波領域でもシリコン基板による信号損失は
殆ど発生しない。
Description
【0001】
【発明の属する技術分野】本発明は多孔性酸化シリコン
層(porous oxidized silicon layer)を利用して形成
した受動電気素子、即ち、インダクタ(inductor)、コ
ンデンサ(capacitor)、抵抗(resistor)などに係
り、特に、MMIC(monolithic microwaveintegrated
circuit)を具現するための超高周波用受動素子に関す
る。
層(porous oxidized silicon layer)を利用して形成
した受動電気素子、即ち、インダクタ(inductor)、コ
ンデンサ(capacitor)、抵抗(resistor)などに係
り、特に、MMIC(monolithic microwaveintegrated
circuit)を具現するための超高周波用受動素子に関す
る。
【0002】
【従来の技術】MMICはアナログ(analog)回路であ
って、超高周波信号をベースバンド(baseband)信号に
変換したり、逆にベースバンド信号を超高周波信号に変
換する回路である。MMICは超高周波数で動作しなけ
ればならないため無線通信においても最も高級技術を必
要とする分野であり、MMICの動作が無線連結の範
囲、電池の寿命及び通信品質を左右する。
って、超高周波信号をベースバンド(baseband)信号に
変換したり、逆にベースバンド信号を超高周波信号に変
換する回路である。MMICは超高周波数で動作しなけ
ればならないため無線通信においても最も高級技術を必
要とする分野であり、MMICの動作が無線連結の範
囲、電池の寿命及び通信品質を左右する。
【0003】一方、MMICを形成することにおいて、
基板としてシリコン基板が広く使用され、これはアルミ
ナ基板に比べて価格が安く熱伝導度が高くトランジスタ
やICなどの能動素子を基板に直接形成することができ
るだけでなく、シリコン基板を使用する半導体工程技術
が十分に開発されていて実用化しやすいためである。し
かし、シリコン基板は半導体である特性上、絶縁性が劣
るため超高周波領域で使用することが難しいという短所
がある。能動素子の場合には工程技術の発達で数十GH
zでも動作するものも開発されているが、受動素子の場
合には過度な信号損失によって一定の周波数以上ではシ
リコン基板を使用することが難しい。このような問題点
を解決するために厚いポリイミド膜を使用したりガラス
物質を局部的に使用する方法などが開発されているが、
充分な水準ではない。
基板としてシリコン基板が広く使用され、これはアルミ
ナ基板に比べて価格が安く熱伝導度が高くトランジスタ
やICなどの能動素子を基板に直接形成することができ
るだけでなく、シリコン基板を使用する半導体工程技術
が十分に開発されていて実用化しやすいためである。し
かし、シリコン基板は半導体である特性上、絶縁性が劣
るため超高周波領域で使用することが難しいという短所
がある。能動素子の場合には工程技術の発達で数十GH
zでも動作するものも開発されているが、受動素子の場
合には過度な信号損失によって一定の周波数以上ではシ
リコン基板を使用することが難しい。このような問題点
を解決するために厚いポリイミド膜を使用したりガラス
物質を局部的に使用する方法などが開発されているが、
充分な水準ではない。
【0004】
【発明が解決しようとする課題】本発明が達成しようと
する技術的課題は、超高周波領域で発生するシリコン基
板による信号損失を防止することによって数十GHzの
超高周波領域でも動作できる超高周波用素子を提供する
ことである。
する技術的課題は、超高周波領域で発生するシリコン基
板による信号損失を防止することによって数十GHzの
超高周波領域でも動作できる超高周波用素子を提供する
ことである。
【0005】
【課題を解決するための手段】このような課題を解決す
るために本発明ではシリコン基板上に多孔性酸化シリコ
ンで柱状部を形成し、その上に素子パターンを形成す
る。
るために本発明ではシリコン基板上に多孔性酸化シリコ
ンで柱状部を形成し、その上に素子パターンを形成す
る。
【0006】この時、柱状部と素子パターンとの間には
絶縁膜を形成することができる。
絶縁膜を形成することができる。
【0007】または、シリコン基板上に多孔性酸化シリ
コン柱状部を形成し、シリコン基板の一部を多孔性酸化
シリコン柱状部と同一の高さで残す。このようなシリコ
ン柱状部の上に能動素子を形成し、多孔性酸化シリコン
柱状部の上には能動素子と連結されている受動素子を形
成する。
コン柱状部を形成し、シリコン基板の一部を多孔性酸化
シリコン柱状部と同一の高さで残す。このようなシリコ
ン柱状部の上に能動素子を形成し、多孔性酸化シリコン
柱状部の上には能動素子と連結されている受動素子を形
成する。
【0008】また、シリコン基板上に陥没部を有する多
孔性酸化シリコン層を形成し、陥没部の底に沿って第1
配線を形成し、陥没部の上にかかるように第2配線を形
成する。
孔性酸化シリコン層を形成し、陥没部の底に沿って第1
配線を形成し、陥没部の上にかかるように第2配線を形
成する。
【0009】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態による超高周波用素子について説明する。
施形態による超高周波用素子について説明する。
【0010】図1は本発明の第1実施形態によって多孔
性酸化シリコン層を利用して形成したインダクタの斜視
図である。
性酸化シリコン層を利用して形成したインダクタの斜視
図である。
【0011】シリコン基板10上に多孔性酸化シリコン
からなる柱状部20,21が形成されており、柱状部2
0,21の上には窒化シリコン膜、酸化シリコン膜、S
OGまたはポリイミドなどの物質からなる薄い絶縁膜3
0が形成されている。この時、絶縁膜30は柱状部2
0,21の上に位置しているためシリコン基板10とは
分離されて空中に浮かんでいる形態で形成されており、
絶縁膜30には多数の孔31が空いている。絶縁膜30
の上にはアルミニウム、チタニウムまたは金などの金属
からなるインダクタ配線41が形成されている。インダ
クタ配線はコイル(coil)化されており、インダクタ配
線41が交差する地点にはエアブリッジ(air bridge)
61が形成されていてインダクタ配線41が中間で短絡
されることを防止している。
からなる柱状部20,21が形成されており、柱状部2
0,21の上には窒化シリコン膜、酸化シリコン膜、S
OGまたはポリイミドなどの物質からなる薄い絶縁膜3
0が形成されている。この時、絶縁膜30は柱状部2
0,21の上に位置しているためシリコン基板10とは
分離されて空中に浮かんでいる形態で形成されており、
絶縁膜30には多数の孔31が空いている。絶縁膜30
の上にはアルミニウム、チタニウムまたは金などの金属
からなるインダクタ配線41が形成されている。インダ
クタ配線はコイル(coil)化されており、インダクタ配
線41が交差する地点にはエアブリッジ(air bridge)
61が形成されていてインダクタ配線41が中間で短絡
されることを防止している。
【0012】このようにすると、インダクタ配線41が
多孔性酸化シリコン柱状部20,21によってシリコン
基板10から分離されているので電磁気場は大部分イン
ダクタ配線41の周囲の空中に形成される。従って、シ
リコン基板10による信号損失は殆ど発生しない。
多孔性酸化シリコン柱状部20,21によってシリコン
基板10から分離されているので電磁気場は大部分イン
ダクタ配線41の周囲の空中に形成される。従って、シ
リコン基板10による信号損失は殆ど発生しない。
【0013】以下、このような構造の超高周波用インダ
クタを形成する多様な方法のうちの一つについて説明す
る。
クタを形成する多様な方法のうちの一つについて説明す
る。
【0014】まず、シリコン基板10上に感光膜を塗布
し、露光、現像して多孔性酸化シリコン柱状部20,2
1を形成しようとする部分のみを露出させ残り部分は覆
う感光膜パターンを形成する。次いで、陽極化による電
気化学法を使用してシリコン基板の露出された部分にの
み多孔性シリコン層を形成し、この多孔性シリコン層を
再び熱酸化して多孔性酸化シリコン柱状部20,21を
形成する。
し、露光、現像して多孔性酸化シリコン柱状部20,2
1を形成しようとする部分のみを露出させ残り部分は覆
う感光膜パターンを形成する。次いで、陽極化による電
気化学法を使用してシリコン基板の露出された部分にの
み多孔性シリコン層を形成し、この多孔性シリコン層を
再び熱酸化して多孔性酸化シリコン柱状部20,21を
形成する。
【0015】その後、前記のように形成された多孔性酸
化シリコン柱状部20,21及びシリコンがそのまま残
っていなければならない部分を覆う感光膜パターンを再
び形成する。再度陽極化による電気化学法を使用してシ
リコン基板の露出されている部分を多孔性シリコン層に
変化させる。
化シリコン柱状部20,21及びシリコンがそのまま残
っていなければならない部分を覆う感光膜パターンを再
び形成する。再度陽極化による電気化学法を使用してシ
リコン基板の露出されている部分を多孔性シリコン層に
変化させる。
【0016】その後、感光膜パターンを除去し、化学蒸
着法(chemical vapor deposition:CVD)などを使
用して酸化シリコン膜、窒化シリコン膜、SOG膜また
はポリイミド膜などの絶縁膜30を多孔性酸化シリコン
層20,21の上に形成する。
着法(chemical vapor deposition:CVD)などを使
用して酸化シリコン膜、窒化シリコン膜、SOG膜また
はポリイミド膜などの絶縁膜30を多孔性酸化シリコン
層20,21の上に形成する。
【0017】絶縁膜30の上にメッキ工程(plating)
などを通じてインダクタ配線41を形成する。メッキ工
程は次の通り進行される。まず、絶縁膜30の全面に薄
い厚さでアルミニウム、チタニウムまたは金などの金属
を蒸着してシード(seed)層を形成し、その上にインダ
クタ配線41が形成される部分のみを露出させる感光膜
パターンを形成してメッキ型を形成する。次いで、電気
メッキし感光膜パターンを除去した後、全面エッチング
してシード層を除去するとシード層に比べて厚さが十分
に厚いインダクタ配線41のみが残るようになる。エア
ブリッジ61部分はインダクタ配線41の交差部分を覆
う感光膜パターンを形成した後、その上にメッキ工程を
もう一度行って形成する。
などを通じてインダクタ配線41を形成する。メッキ工
程は次の通り進行される。まず、絶縁膜30の全面に薄
い厚さでアルミニウム、チタニウムまたは金などの金属
を蒸着してシード(seed)層を形成し、その上にインダ
クタ配線41が形成される部分のみを露出させる感光膜
パターンを形成してメッキ型を形成する。次いで、電気
メッキし感光膜パターンを除去した後、全面エッチング
してシード層を除去するとシード層に比べて厚さが十分
に厚いインダクタ配線41のみが残るようになる。エア
ブリッジ61部分はインダクタ配線41の交差部分を覆
う感光膜パターンを形成した後、その上にメッキ工程を
もう一度行って形成する。
【0018】その後、光リソグラフィ(photolithograp
hy)を通じて絶縁膜30に孔31を形成し、この孔31
を通じてエッチング物質[例:水酸化ナトリウム(Na
OH)]を注入して多孔性シリコン層をエッチングする
ことによって多孔性酸化シリコン柱状部20,21のみ
を残す。
hy)を通じて絶縁膜30に孔31を形成し、この孔31
を通じてエッチング物質[例:水酸化ナトリウム(Na
OH)]を注入して多孔性シリコン層をエッチングする
ことによって多孔性酸化シリコン柱状部20,21のみ
を残す。
【0019】図2は本発明の第2実施形態によって多孔
性酸化シリコン層を利用して形成したインダクタの断面
図である。
性酸化シリコン層を利用して形成したインダクタの断面
図である。
【0020】第2実施形態のインダクタは、図1の第1
実施形態と同様に、シリコン基板10と、シリコン基板
10上に形成されている多孔性酸化シリコン柱状部2
0,21と、多孔性酸化シリコン柱状部20,21の上
に形成されており孔31を有する第1絶縁膜30と、第
1絶縁膜30の上に形成されている第1インダクタ配線
41とからなる。ただし、第1インダクタ配線41の上
に形成されている第2絶縁膜50と第2絶縁膜50の上
に形成されている第2インダクタ配線42をさらに含ん
でおり、第1インダクタ配線41と第2インダクタ配線
42を連結するための接触孔51,52が形成されてい
る点が第1実施形態と異なる。即ち、第2実施形態はイ
ンダクタ配線41,42を二重層で形成してインダクタ
配線の長さを増加させることによってインダクタンスを
大きくしたものである。
実施形態と同様に、シリコン基板10と、シリコン基板
10上に形成されている多孔性酸化シリコン柱状部2
0,21と、多孔性酸化シリコン柱状部20,21の上
に形成されており孔31を有する第1絶縁膜30と、第
1絶縁膜30の上に形成されている第1インダクタ配線
41とからなる。ただし、第1インダクタ配線41の上
に形成されている第2絶縁膜50と第2絶縁膜50の上
に形成されている第2インダクタ配線42をさらに含ん
でおり、第1インダクタ配線41と第2インダクタ配線
42を連結するための接触孔51,52が形成されてい
る点が第1実施形態と異なる。即ち、第2実施形態はイ
ンダクタ配線41,42を二重層で形成してインダクタ
配線の長さを増加させることによってインダクタンスを
大きくしたものである。
【0021】このようなインダクタを形成する方法は第
1実施形態とほぼ同様である。ただし、第2絶縁膜50
と第2インダクタ配線42を形成する工程が追加される
が、これは第1絶縁膜30及び第1インダクタ配線41
の形成工程と同様な方法による。この時、工程単純化面
でエッチング物質[例:NaOH]を注入するための孔
31は接触孔51,52と共に形成するのが好ましい。
即ち、第2絶縁膜50を積層した後、第2金属配線を形
成する前に第2絶縁膜50に接触孔51,52を形成す
る時に孔31も共に形成すれば光リソグラフィ適用回数
を減少させることができる。
1実施形態とほぼ同様である。ただし、第2絶縁膜50
と第2インダクタ配線42を形成する工程が追加される
が、これは第1絶縁膜30及び第1インダクタ配線41
の形成工程と同様な方法による。この時、工程単純化面
でエッチング物質[例:NaOH]を注入するための孔
31は接触孔51,52と共に形成するのが好ましい。
即ち、第2絶縁膜50を積層した後、第2金属配線を形
成する前に第2絶縁膜50に接触孔51,52を形成す
る時に孔31も共に形成すれば光リソグラフィ適用回数
を減少させることができる。
【0022】図3は本発明の第3実施形態によって多孔
性酸化シリコン層を利用して形成したインダクタの斜視
図である。
性酸化シリコン層を利用して形成したインダクタの斜視
図である。
【0023】第3実施形態は図1の第1実施形態のイン
ダクタ配線41の下部の絶縁膜30が省略された形態で
あり、エアブリッジを形成する代わりにワイヤボンディ
ング(wire bonding)65を通じてインダクタ配線41
の中間短絡を防止している。
ダクタ配線41の下部の絶縁膜30が省略された形態で
あり、エアブリッジを形成する代わりにワイヤボンディ
ング(wire bonding)65を通じてインダクタ配線41
の中間短絡を防止している。
【0024】このような構造のインダクタを形成する一
つの方法を説明する。
つの方法を説明する。
【0025】まず、シリコン基板10を光リソグラフィ
を通じてパターニングすることによってシリコン柱状部
を形成する。
を通じてパターニングすることによってシリコン柱状部
を形成する。
【0026】その後、陽極化による電気化学法を通じて
シリコン柱状部を多孔性シリコン柱状部に変化させ、再
び熱酸化させて多孔性酸化シリコン柱状部20,21を
形成する。この時、感光膜パターンを形成した後に電気
化学法、熱酸化及びエッチングを適用することによって
部分によって選択的に多孔性酸化シリコン柱状部を形成
したりシリコン柱状部をそのまま残すことができる。
シリコン柱状部を多孔性シリコン柱状部に変化させ、再
び熱酸化させて多孔性酸化シリコン柱状部20,21を
形成する。この時、感光膜パターンを形成した後に電気
化学法、熱酸化及びエッチングを適用することによって
部分によって選択的に多孔性酸化シリコン柱状部を形成
したりシリコン柱状部をそのまま残すことができる。
【0027】次いで、柱状部20,21の周囲を誘電率
の低い誘電体を塗布充填することによって平坦化し、そ
の上にシード金属層を蒸着し、感光膜パターンを形成し
てメッキ型を形成し、金属をメッキする。その後、ワイ
ヤをボンディングする。メッキ型である感光膜パターン
を除去し金属を全面エッチングしてシード金属層を除去
することによってインダクタ配線41を形成した後、柱
状部20,21の周囲を満たしている誘電体を除去した
り素子の保護のためにインダクタ配線41の上に追加的
に誘電率の低い誘電体を塗布する。
の低い誘電体を塗布充填することによって平坦化し、そ
の上にシード金属層を蒸着し、感光膜パターンを形成し
てメッキ型を形成し、金属をメッキする。その後、ワイ
ヤをボンディングする。メッキ型である感光膜パターン
を除去し金属を全面エッチングしてシード金属層を除去
することによってインダクタ配線41を形成した後、柱
状部20,21の周囲を満たしている誘電体を除去した
り素子の保護のためにインダクタ配線41の上に追加的
に誘電率の低い誘電体を塗布する。
【0028】このようにすると、第1実施形態のブリッ
ジ部分によって発生した信号干渉を減少させることがで
き、より高いQファクター(factor)を得ることがで
き、直列静電容量(capacitance)を減少させることが
できる。
ジ部分によって発生した信号干渉を減少させることがで
き、より高いQファクター(factor)を得ることがで
き、直列静電容量(capacitance)を減少させることが
できる。
【0029】図4は本発明の第4実施形態によって多孔
性酸化シリコン層を利用して形成したコンデンサの斜視
図である。
性酸化シリコン層を利用して形成したコンデンサの斜視
図である。
【0030】第4実施形態もシリコン基板10、多孔性
酸化シリコン柱状部21,20、第1絶縁膜30は第1
実施形態と同一である。ただし、第1絶縁膜30の上に
インダクタ配線の代わりに静電容量を形成するための第
1電極43及び第2電極44、これらの間に挟まれてい
る第2絶縁膜50が形成されている点が異なる。
酸化シリコン柱状部21,20、第1絶縁膜30は第1
実施形態と同一である。ただし、第1絶縁膜30の上に
インダクタ配線の代わりに静電容量を形成するための第
1電極43及び第2電極44、これらの間に挟まれてい
る第2絶縁膜50が形成されている点が異なる。
【0031】このようにすると、数pF以上の静電容量
を有するコンデンサを形成することができる。この時、
静電容量は第1及び第2電極43,44の面積及び絶縁
膜の厚さと誘電率によって決定される。
を有するコンデンサを形成することができる。この時、
静電容量は第1及び第2電極43,44の面積及び絶縁
膜の厚さと誘電率によって決定される。
【0032】このような構造のコンデンサを形成する方
法においても多孔性酸化シリコン柱状部20,21を形
成する方法は第1実施形態と同様である。ただし、イン
ダクタ配線形成工程の代わりにメッキ工程を通じて第1
電極43を形成し、第1電極43の上に絶縁膜の蒸着及
び光リソグラフィを通じて第2絶縁膜50を形成し、再
びメッキ工程を行って第2電極44を形成する。
法においても多孔性酸化シリコン柱状部20,21を形
成する方法は第1実施形態と同様である。ただし、イン
ダクタ配線形成工程の代わりにメッキ工程を通じて第1
電極43を形成し、第1電極43の上に絶縁膜の蒸着及
び光リソグラフィを通じて第2絶縁膜50を形成し、再
びメッキ工程を行って第2電極44を形成する。
【0033】図5は本発明の第5実施形態によって多孔
性酸化シリコン層を利用して形成したコンデンサの斜視
図である。
性酸化シリコン層を利用して形成したコンデンサの斜視
図である。
【0034】シリコン基板10、多孔性酸化シリコン柱
状部21,20、絶縁膜30は第1実施形態と同様であ
る。ただし、絶縁膜30の上に静電容量を形成するため
の二つの電極43,44が互いに分離されて形成されて
いる点が異なる。この時、二つの電極43,44はそれ
ぞれ多数の枝状電極を有しており、これら枝状電極は互
いに交互に配置されていて両手の指を組み合わせたよう
な形態をしている。これは二つの電極43,44の間に
重なる面積を大きくして静電容量を増加させるためであ
る。ここで、静電容量は枝状電極の数、枝状電極の重な
る長さなどによって決定される。このような構造のコン
デンサは数pF以下の静電容量を必要とする素子に主に
使用される。
状部21,20、絶縁膜30は第1実施形態と同様であ
る。ただし、絶縁膜30の上に静電容量を形成するため
の二つの電極43,44が互いに分離されて形成されて
いる点が異なる。この時、二つの電極43,44はそれ
ぞれ多数の枝状電極を有しており、これら枝状電極は互
いに交互に配置されていて両手の指を組み合わせたよう
な形態をしている。これは二つの電極43,44の間に
重なる面積を大きくして静電容量を増加させるためであ
る。ここで、静電容量は枝状電極の数、枝状電極の重な
る長さなどによって決定される。このような構造のコン
デンサは数pF以下の静電容量を必要とする素子に主に
使用される。
【0035】このような形態のコンデンサは第1実施形
態のインダクタを形成する工程と同様な方法を通じて形
成することができ、第4実施形態によるコンデンサに比
べて形成工程が簡単である。
態のインダクタを形成する工程と同様な方法を通じて形
成することができ、第4実施形態によるコンデンサに比
べて形成工程が簡単である。
【0036】図6は本発明の第6実施形態によって多孔
性酸化シリコン層を利用して形成したコンデンサの斜視
図である。
性酸化シリコン層を利用して形成したコンデンサの斜視
図である。
【0037】第6実施形態のコンデンサは第5実施形態
の絶縁膜30を省略した形態である。このような構造で
は二つの電極43,44の周囲に形成される電磁気場が
大部分空気中に位置するようになるので寄生成分を最小
化することができる。
の絶縁膜30を省略した形態である。このような構造で
は二つの電極43,44の周囲に形成される電磁気場が
大部分空気中に位置するようになるので寄生成分を最小
化することができる。
【0038】このような構造のコンデンサは図3の第3
実施形態によるインダクタを形成する工程と同様な方法
で形成することができる。
実施形態によるインダクタを形成する工程と同様な方法
で形成することができる。
【0039】図7は本発明の第7実施形態によって多孔
性酸化シリコン層を利用して形成した抵抗の斜視図であ
る。
性酸化シリコン層を利用して形成した抵抗の斜視図であ
る。
【0040】シリコン基板10、多孔性酸化シリコン柱
状部21,20、絶縁膜30は第1実施形態と同様であ
る。ただし、絶縁膜30の上に抵抗が大きい物質である
ニクロムのような金属からなる抵抗パターン60が形成
されており、その両端に他の素子と連結するための金属
配線45が連結されている。この時、金属配線45はア
ルミニウムあるいはチタニウムまたは金などで形成され
る。
状部21,20、絶縁膜30は第1実施形態と同様であ
る。ただし、絶縁膜30の上に抵抗が大きい物質である
ニクロムのような金属からなる抵抗パターン60が形成
されており、その両端に他の素子と連結するための金属
配線45が連結されている。この時、金属配線45はア
ルミニウムあるいはチタニウムまたは金などで形成され
る。
【0041】このような構造の抵抗を形成する工程は絶
縁膜30の上にニクロムなどを高真空蒸着方法によって
蒸着しパタ−ニングして抵抗パターン60を形成した後
に、メッキ工程を通じて金属配線45を形成する過程以
外は第1実施形態と同一である。
縁膜30の上にニクロムなどを高真空蒸着方法によって
蒸着しパタ−ニングして抵抗パターン60を形成した後
に、メッキ工程を通じて金属配線45を形成する過程以
外は第1実施形態と同一である。
【0042】図8は本発明の第8実施形態によって多孔
性酸化シリコン層を利用して形成したエアブリッジの斜
視図である。
性酸化シリコン層を利用して形成したエアブリッジの斜
視図である。
【0043】シリコン基板10の上に多孔性酸化シリコ
ン層22が形成されており、多孔性酸化シリコン層22
の上には二つの金属配線45,46が互いに交差してい
る。この時、多孔性酸化シリコン層22には陥没部23
が形成されており、二つの金属配線45,46はこの陥
没部23で互いに交差している。第1配線45は陥没部
23の底に沿って形成されており、第2配線46は陥没
部23の上にかかっており、2つの配線45,46は互
いに分離されている。
ン層22が形成されており、多孔性酸化シリコン層22
の上には二つの金属配線45,46が互いに交差してい
る。この時、多孔性酸化シリコン層22には陥没部23
が形成されており、二つの金属配線45,46はこの陥
没部23で互いに交差している。第1配線45は陥没部
23の底に沿って形成されており、第2配線46は陥没
部23の上にかかっており、2つの配線45,46は互
いに分離されている。
【0044】このようなエアブリッジを形成する方法を
説明する。
説明する。
【0045】まず、シリコン基板10を選択エッチング
して陥没部23を形成し、陽極酸化及び熱酸化を通じて
シリコン基板10の上部を多孔性酸化シリコン層22に
変化させる。
して陥没部23を形成し、陽極酸化及び熱酸化を通じて
シリコン基板10の上部を多孔性酸化シリコン層22に
変化させる。
【0046】次いで、一次メッキ工程を通じて第1配線
45を形成し、誘電体などを陥没部に詰め込んで平坦化
した後、2次メッキ工程を実施して第2配線46を形成
し、陥没部内の誘電体を除去したりまたは保護のために
第2配線46の上に追加的に誘電体を塗布する。
45を形成し、誘電体などを陥没部に詰め込んで平坦化
した後、2次メッキ工程を実施して第2配線46を形成
し、陥没部内の誘電体を除去したりまたは保護のために
第2配線46の上に追加的に誘電体を塗布する。
【0047】図9は本発明の第9実施形態によって多孔
性酸化シリコン層を利用して形成したコプラナストリッ
プラインパッチアンテナの斜視図である。
性酸化シリコン層を利用して形成したコプラナストリッ
プラインパッチアンテナの斜視図である。
【0048】シリコン基板10、その上の多孔性酸化シ
リコン柱状部20、絶縁膜30は第1実施形態と同様な
構造である。絶縁膜30の上には金属からなるアンテナ
パターン48とアンテナパターン48を囲む金属接地部
47とが形成されている。
リコン柱状部20、絶縁膜30は第1実施形態と同様な
構造である。絶縁膜30の上には金属からなるアンテナ
パターン48とアンテナパターン48を囲む金属接地部
47とが形成されている。
【0049】このようなコプラナストリップラインパッ
チアンテナの形成方法は第1実施形態と同様である。
チアンテナの形成方法は第1実施形態と同様である。
【0050】図10は本発明の第10実施形態によって
多孔性酸化シリコン層を利用して形成したコプラナスト
リップラインパッチアンテナの斜視図である。
多孔性酸化シリコン層を利用して形成したコプラナスト
リップラインパッチアンテナの斜視図である。
【0051】第10実施形態のコプラナストリップライ
ンパッチアンテナは第9実施形態の絶縁膜30を省略し
た構造である。
ンパッチアンテナは第9実施形態の絶縁膜30を省略し
た構造である。
【0052】このような構造のコプラナストリップライ
ンパッチアンテナの形成方法は第3実施形態と同様であ
る。
ンパッチアンテナの形成方法は第3実施形態と同様であ
る。
【0053】図11は本発明の第11実施形態によって
多孔性酸化シリコン層を利用して形成した受動素子を使
用して形成したMMICの斜視図である。
多孔性酸化シリコン層を利用して形成した受動素子を使
用して形成したMMICの斜視図である。
【0054】第11実施形態は前述の第1乃至第10実
施形態に示された受動素子を利用してMMICを形成し
た場合の一例である。シリコン基板10の上に多孔性酸
化シリコン柱状部20,21が形成されている。この
時、柱状部の役割を果たす部分中には多孔性酸化シリコ
ン化されない部分、即ち、シリコンである部分も存在す
る。多孔性酸化シリコン柱状部20,21の上には孔3
1を有する絶縁膜30が形成されている。絶縁膜30の
上にはインダクタ100、コンデンサ200、抵抗30
0などの受動素子が形成され金属配線によって連結され
ており、柱状部のシリコンである部分には能動素子40
0が形成されている。能動素子400と受動素子との連
結はワイヤボンディングまたはフリップチップボンディ
ングなどによって行われる。
施形態に示された受動素子を利用してMMICを形成し
た場合の一例である。シリコン基板10の上に多孔性酸
化シリコン柱状部20,21が形成されている。この
時、柱状部の役割を果たす部分中には多孔性酸化シリコ
ン化されない部分、即ち、シリコンである部分も存在す
る。多孔性酸化シリコン柱状部20,21の上には孔3
1を有する絶縁膜30が形成されている。絶縁膜30の
上にはインダクタ100、コンデンサ200、抵抗30
0などの受動素子が形成され金属配線によって連結され
ており、柱状部のシリコンである部分には能動素子40
0が形成されている。能動素子400と受動素子との連
結はワイヤボンディングまたはフリップチップボンディ
ングなどによって行われる。
【0055】場合によっては、能動素子の下には絶縁膜
30を設置しない。
30を設置しない。
【0056】以上のように、受動素子を信号損失が大き
くなるシリコン基板から分離して空中に位置させて形成
することによって超高周波で駆動しても過度な信号損失
を防止することができる。
くなるシリコン基板から分離して空中に位置させて形成
することによって超高周波で駆動しても過度な信号損失
を防止することができる。
【0057】図11は本発明の概念を説明するために簡
略化して示したものであって、実際のMMICにおいて
は非常に複雑な回路になる。
略化して示したものであって、実際のMMICにおいて
は非常に複雑な回路になる。
【0058】
【発明の効果】本発明によると、アルミナ基板などに比
べて熱伝導と平坦度などが優れており、安価なシリコン
基板を使用すると共に1GHz以上の超高周波領域でも
信号損失が極めて少ない素子を具現することができる。
べて熱伝導と平坦度などが優れており、安価なシリコン
基板を使用すると共に1GHz以上の超高周波領域でも
信号損失が極めて少ない素子を具現することができる。
【図1】 本発明の第1実施形態によって多孔性酸化シ
リコン層を利用して形成したインダクタの斜視図であ
る。
リコン層を利用して形成したインダクタの斜視図であ
る。
【図2】 本発明の第2実施形態によって多孔性酸化シ
リコン層を利用して形成したインダクタの断面図であ
る。
リコン層を利用して形成したインダクタの断面図であ
る。
【図3】 本発明の第3実施形態によって多孔性酸化シ
リコン層を利用して形成したインダクタの斜視図であ
る。
リコン層を利用して形成したインダクタの斜視図であ
る。
【図4】 本発明の第4実施形態によって多孔性酸化シ
リコン層を利用して形成したコンデンサの斜視図であ
る。
リコン層を利用して形成したコンデンサの斜視図であ
る。
【図5】 本発明の第5実施形態によって多孔性酸化シ
リコン層を利用して形成したコンデンサの斜視図であ
る。
リコン層を利用して形成したコンデンサの斜視図であ
る。
【図6】 本発明の第6実施形態によって多孔性酸化シ
リコン層を利用して形成したコンデンサの斜視図であ
る。
リコン層を利用して形成したコンデンサの斜視図であ
る。
【図7】 本発明の第7実施形態によって多孔性酸化シ
リコン層を利用して形成した抵抗の斜視図である。
リコン層を利用して形成した抵抗の斜視図である。
【図8】 本発明の第8実施形態によって多孔性酸化シ
リコン層を利用して形成したエアブリッジの斜視図であ
る。
リコン層を利用して形成したエアブリッジの斜視図であ
る。
【図9】 本発明の第9実施形態によって多孔性酸化シ
リコン層を利用して形成したコプラナストリップライン
パッチアンテナの斜視図である。
リコン層を利用して形成したコプラナストリップライン
パッチアンテナの斜視図である。
【図10】 本発明の第10実施形態によって多孔性酸
化シリコン層を利用して形成したコプラナストリップラ
インパッチアンテナの斜視図である。
化シリコン層を利用して形成したコプラナストリップラ
インパッチアンテナの斜視図である。
【図11】 本発明の第11実施形態によって多孔性酸
化シリコン層を利用して形成した受動素子を使用して形
成したMMICの斜視図である。
化シリコン層を利用して形成した受動素子を使用して形
成したMMICの斜視図である。
10 シリコン基板 20,21 柱状部 22 多孔性酸化シリコン層 23 陥没部 30,50 絶縁膜 31 孔 41,42 インダクタ配線 43,44 電極 45,46 金属配線 47 金属接地部 48 アンテナパターン 51,52 接触孔 60 抵抗パターン 61 エアブリッジ 100 インダクタ 200 畜電器 300 抵抗 400 能動素子
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/768 H01L 21/90 N 25/00 27/04 C P Fターム(参考) 5E032 AB01 BA12 BB01 CC18 5E070 AA01 AB07 CB12 CB13 5E082 AB02 AB03 BB05 EE05 EE39 FG03 FG42 KK01 5F033 HH08 HH13 HH18 PP27 QQ00 QQ09 QQ19 QQ37 QQ76 RR04 RR06 RR09 RR22 RR30 SS11 VV08 VV09 VV10 XX00 XX24 5F038 AC04 AC05 AR07 AZ04 AZ09 BE07 DF02 EZ04 EZ20
Claims (18)
- 【請求項1】 シリコン基板と、 前記基板上に形成されており、多孔性酸化シリコンから
なる柱状部と、 前記柱状部によって支持されている素子パターンとを含
む超高周波用素子。 - 【請求項2】 前記柱状部の上に形成されており、前記
素子パターンの下に形成されている第1絶縁膜をさらに
含む請求項1に記載の超高周波用素子。 - 【請求項3】 前記素子パターンはインダクタ配線であ
ることを特徴とする請求項1または2に記載の超高周波
用素子。 - 【請求項4】 前記素子パターンは互いに分離されて対
向している第1電極と第2電極であり、前記第1及び第
2電極はそれぞれ多数の枝状電極を有し、これら第1電
極の枝状電極と第2電極の枝状電極は互いに交互に配置
されていることを特徴とする請求項1または2に記載の
超高周波用素子。 - 【請求項5】 前記素子パターンは抵抗パターンである
ことを特徴とする請求項1または2に記載の超高周波用
素子。 - 【請求項6】 前記素子パターンはアンテナパターンと
アンテナパターンを囲む接地部とからなることを特徴と
する請求項1または2に記載の超高周波用素子。 - 【請求項7】 前記素子パターンは、第1電極と、前記
第1電極の上に形成されており前記第1電極と対向して
いる第2電極と、前記第1電極と前記第2電極との間に
挟まれてこれらを絶縁させる第2絶縁膜とからなること
を特徴とする請求項1または2に記載の超高周波用素
子。 - 【請求項8】 前記素子パターンは、第1インダクタ配
線と、前記第1インダクタ配線の上に形成されており前
記第1インダクタ配線を露出させる接触孔を有する第2
絶縁膜と、前記第2絶縁膜の上に形成されており前記接
触孔を通じて前記第1インダクタ配線と連結されている
第2インダクタ配線とを含むことを特徴とする請求項1
または2に記載の超高周波用素子。 - 【請求項9】 シリコン基板と、 前記シリコン基板の上に形成されている多孔性酸化シリ
コン柱状部と、 前記シリコン基板によって支持されており、前記多孔性
酸化シリコン柱状部と同一の高さで形成されているシリ
コン柱状部と、 前記シリコン柱状部の上に形成されている能動素子と、 前記多孔性酸化シリコン柱状部の上に形成されており、
前記能動素子と連結されている受動素子とを含む超高周
波用素子。 - 【請求項10】 前記多孔性酸化シリコン柱状部の上に
形成されており、前記受動素子のパターンの下に形成さ
れている第1絶縁膜をさらに含む請求項9に記載の超高
周波用素子。 - 【請求項11】 シリコン基板と、 前記シリコン基板上に形成されているシリコン柱状部
と、 前記シリコン柱状部の上に形成されている能動素子と、 前記シリコン柱状部によって支持されている絶縁膜と、 前記絶縁膜の上に形成されており、前記能動素子と連結
されている受動素子とを含む超高周波用素子。 - 【請求項12】 シリコン基板と、 前記シリコン基板上に形成されており、陥没部を有する
多孔性酸化シリコン層と、 前記陥没部の底に沿って形成されている第1配線と、 前記陥没部の上にかかっている第2配線とを含む超高周
波用素子。 - 【請求項13】 前記受動素子の保護のために、誘電率
が低い誘電体で前記受動素子の周囲を満たしたことを特
徴とする請求項1、2、9、10、11または12のう
ちのいずれかの1つに記載の超高周波用素子。 - 【請求項14】 シリコン基板上に多孔性酸化シリコン
層及び多孔性シリコン層を形成する段階と、 前記多孔性酸化シリコン層及び多孔性シリコン層の上に
絶縁膜を形成する段階と、 前記絶縁膜の上に素子パターンを形成する段階と、 前記絶縁膜に孔を形成し、この孔を通じてエッチング剤
を注入することによって前記多孔性酸化シリコン層を部
分的にエッチングする段階とを含む超高周波用素子形成
方法。 - 【請求項15】 シリコン基板上に多孔性酸化シリコン
層及び多孔性シリコン層を形成する段階と、 前記多孔性酸化シリコン層の上に素子パターンを形成す
る段階と、 前記素子パターンの間を通じてエッチング剤を注入する
ことによって前記多孔性酸化シリコン層を部分的にエッ
チングする段階とを含む超高周波用素子形成方法。 - 【請求項16】 シリコン基板をパターニングして柱状
部を形成する段階と、 前記柱状部の少なくとも一部分を多孔性酸化シリコンに
変化させる段階と、 前記柱状部の周囲を特定物質で満たして平坦化する段階
と、 素子パターンを形成する段階とを含む超高周波用素子形
成方法。 - 【請求項17】 前記特定物質は誘電体であることを特
徴とする請求項16に記載の超高周波用素子形成方法。 - 【請求項18】 シリコン基板に陥没部を形成する段階
と、 前記陥没部を含む前記シリコン基板の上部を多孔性酸化
シリコン層に変化させる段階と、 前記多孔性酸化シリコン層の陥没部を通過する第1配線
を形成する段階と、 前記陥没部を特定物質で満たす段階と、 前記特定物質の上を通過する第2配線を形成する段階と
を含む超高周波用素子形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20008823 | 2000-02-23 | ||
KR1020000008823A KR100331226B1 (ko) | 2000-02-23 | 2000-02-23 | 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001244420A true JP2001244420A (ja) | 2001-09-07 |
Family
ID=19649255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000338065A Pending JP2001244420A (ja) | 2000-02-23 | 2000-11-06 | 多孔性酸化シリコン層を用いて形成した超高周波用素子及びその形成方法 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1128435A3 (ja) |
JP (1) | JP2001244420A (ja) |
KR (1) | KR100331226B1 (ja) |
AU (1) | AU1175301A (ja) |
TW (1) | TWI223907B (ja) |
WO (1) | WO2001063669A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005516420A (ja) * | 2002-01-31 | 2005-06-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子装置 |
JP2013084914A (ja) * | 2011-09-26 | 2013-05-09 | Kobe Steel Ltd | 配線構造およびその製造方法 |
CN105162291A (zh) * | 2015-08-25 | 2015-12-16 | 东南大学 | 一种电磁式mems振动能量收集器及其制备方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10306129A1 (de) * | 2003-02-14 | 2004-08-26 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Bauelementes mit einem Halbleiterträger sowie Bauelement |
IT1391596B1 (it) * | 2008-11-04 | 2012-01-11 | Rise Technology S R L | Microstrutture ottenute convertendo silicio poroso |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3962052A (en) * | 1975-04-14 | 1976-06-08 | International Business Machines Corporation | Process for forming apertures in silicon bodies |
JPH0897375A (ja) * | 1994-07-26 | 1996-04-12 | Toshiba Corp | マイクロ波集積回路装置及びその製造方法 |
US5427648A (en) * | 1994-08-15 | 1995-06-27 | The United States Of America As Represented By The Secretary Of The Army | Method of forming porous silicon |
JP3509362B2 (ja) * | 1996-01-26 | 2004-03-22 | シャープ株式会社 | 半導体装置及びその製造方法 |
US5652173A (en) * | 1996-05-09 | 1997-07-29 | Philips Electronics North America Corporation | Monolithic microwave circuit with thick conductors |
KR100314610B1 (ko) * | 1996-08-09 | 2001-12-28 | 윤덕용 | 산화막다공성실리콘기판을이용한초고주파소자 |
US5736749A (en) * | 1996-11-19 | 1998-04-07 | Lucent Technologies Inc. | Integrated circuit device with inductor incorporated therein |
GR1003010B (el) * | 1997-05-07 | 1998-11-20 | "����������" | Ολοκληρωμενος αισθητηρας ροης αεριων χρησιμοποιωντας τεχνολογια πορωδους πυριτιου |
US6008102A (en) * | 1998-04-09 | 1999-12-28 | Motorola, Inc. | Method of forming a three-dimensional integrated inductor |
JP3214441B2 (ja) * | 1998-04-10 | 2001-10-02 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6025261A (en) * | 1998-04-29 | 2000-02-15 | Micron Technology, Inc. | Method for making high-Q inductive elements |
FR2780546B1 (fr) * | 1998-06-29 | 2003-05-16 | Memscap | Circuit integre monolithique comprenant une inductance plane ou un transformateur plan, et procede de fabrication d'un tel circuit |
KR20000011585A (ko) * | 1998-07-28 | 2000-02-25 | 윤덕용 | 반도체소자및그제조방법 |
KR100308871B1 (ko) * | 1998-12-28 | 2001-11-03 | 윤덕용 | 동축 구조의 신호선 및 그의 제조 방법 |
-
2000
- 2000-02-23 KR KR1020000008823A patent/KR100331226B1/ko active IP Right Grant
- 2000-10-25 WO PCT/KR2000/001208 patent/WO2001063669A1/en active Application Filing
- 2000-10-25 AU AU11753/01A patent/AU1175301A/en not_active Abandoned
- 2000-11-02 TW TW089123048A patent/TWI223907B/zh not_active IP Right Cessation
- 2000-11-02 EP EP00123415A patent/EP1128435A3/en not_active Withdrawn
- 2000-11-06 JP JP2000338065A patent/JP2001244420A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005516420A (ja) * | 2002-01-31 | 2005-06-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子装置 |
JP2013084914A (ja) * | 2011-09-26 | 2013-05-09 | Kobe Steel Ltd | 配線構造およびその製造方法 |
CN105162291A (zh) * | 2015-08-25 | 2015-12-16 | 东南大学 | 一种电磁式mems振动能量收集器及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
AU1175301A (en) | 2001-09-03 |
WO2001063669A1 (en) | 2001-08-30 |
KR20000071920A (ko) | 2000-12-05 |
KR100331226B1 (ko) | 2002-04-26 |
TWI223907B (en) | 2004-11-11 |
EP1128435A3 (en) | 2007-09-12 |
EP1128435A2 (en) | 2001-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100737188B1 (ko) | 전자 부품 및 그 제조 방법 | |
US7531011B2 (en) | Method of manufacturing capacitor device | |
JP4469181B2 (ja) | 電子装置とこの装置の製造方法 | |
US7282419B2 (en) | Thin-film capacitor device, mounting module for the same, and method for fabricating the same | |
US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
KR100697405B1 (ko) | 전자 디바이스 | |
JP2002329833A (ja) | 高周波モジュール装置及びその製造方法 | |
JP4358624B2 (ja) | 電子デバイス、テスト方法および製造方法 | |
US20010041411A1 (en) | Semiconductor device having improved parasitic capacitance and mechanical strength | |
US20030200654A1 (en) | Method of manufacturing electronic circuit component | |
KR100469248B1 (ko) | 무선통신 모듈용 마이크로 인덕터 | |
JP2001244420A (ja) | 多孔性酸化シリコン層を用いて形成した超高周波用素子及びその形成方法 | |
KR100240647B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR100394875B1 (ko) | 집적 3차원 솔레노이드 인덕터 및 그 제조 방법 | |
JP2001203329A (ja) | 半導体装置およびその製造方法 | |
KR100379900B1 (ko) | 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법 | |
KR200263538Y1 (ko) | 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용소자 | |
JP2002280745A (ja) | 高周波モジュール装置及びその製造方法 | |
CN111834528A (zh) | 一种空腔电感结构及其制造方法 | |
KR20030002668A (ko) | 엠아이엠 캐패시터 형성방법 | |
JPH11340420A (ja) | マイクロ波半導体集積回路装置 | |
WO2002043145A1 (en) | Integrated passive devices with reduced parasitic substrate capacitance | |
JPH08148651A (ja) | インダクター及び半導体装置及びその製造方法 | |
JP2001135773A (ja) | 電子回路装置および実装基板 | |
JPH0945858A (ja) | 半導体集積回路及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031111 |