JP4358624B2 - 電子デバイス、テスト方法および製造方法 - Google Patents
電子デバイス、テスト方法および製造方法 Download PDFInfo
- Publication number
- JP4358624B2 JP4358624B2 JP2003522266A JP2003522266A JP4358624B2 JP 4358624 B2 JP4358624 B2 JP 4358624B2 JP 2003522266 A JP2003522266 A JP 2003522266A JP 2003522266 A JP2003522266 A JP 2003522266A JP 4358624 B2 JP4358624 B2 JP 4358624B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- capacitor
- metal film
- electrode
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000010998 test method Methods 0.000 title description 2
- 239000003990 capacitor Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 238000004804 winding Methods 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims description 104
- 229910052751 metal Inorganic materials 0.000 claims description 104
- 230000001939 inductive effect Effects 0.000 claims description 51
- 238000000926 separation method Methods 0.000 claims description 40
- 239000003989 dielectric material Substances 0.000 claims description 21
- 238000005259 measurement Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 7
- 230000035515 penetration Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 description 110
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 14
- 239000010949 copper Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000002739 metals Chemical group 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910020381 SiO1.5 Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002195 soluble material Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2617—Measuring dielectric properties, e.g. constants
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Filters And Equalizers (AREA)
- Ceramic Capacitors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表面上にキャパシタおよび誘導性素子を備えた基板を有する電子デバイスを製造する方法であって、該キャパシタが、第1の電極と、第2の電極と、その間の誘電体とを含有し、また、該誘導性素子が、第1の巻き線を有する方法に関するものである。
【０００２】
本発明は、また、キャパシタおよび誘導性素子を有する電子デバイスであって、該キャパシタが、第1の電極と、第2の電極と、その間の誘電体とを含有し、また、該誘導性素子が、第1の巻き線を有し、該デバイスが、基板を有し、該基板の表面上に、
当該誘導性素子の前記第1の巻き線および前記キャパシタの前記第1の電極が定められている第1の金属膜と、
前記キャパシタの前記第2の電極を有する第2の金属膜と、
一部が前記誘電体である、誘電体材料から成る誘電体膜と、が存在する電子デバイスに関するものである。
【０００３】
本発明は、さらに、誘電体の誘電率を測定するための測定構造が設けられた内部導電体を備えた多層基板に関するものである。
【０００４】
本発明は、また、内部導電体と誘電体材料層とを備えた絶縁本体を有する電子デバイスをテストする方法であって、前記デバイスが、100 MHz以上の周波数で動作するように設計されており、該方法が、測定構造を備えた誘電体材料層の誘電特性の決定を含む電子デバイスのテスト方法に関するものである。
【０００５】
【従来の技術】
このようなデバイスは、WO-A-97/16836から公知である。この公知のデバイスは、薄膜技術を用いて製造されている変成器である。基板の平坦化された表面上に直接堆積される第2の金属膜が、金を有し、100 nm以下の厚さを持っている。第2の金属膜には、キャパシタの第1の電極、ボンドパッド、および、相互接続配線が定められており、この相互接続配線が、誘導結合したインダクタと交差している。この公知のデバイスの第1の金属膜は、銅を有し、2-5ミクロンの厚さを持っている。これが、このデバイスを、マイクロ波およびrf領域の高周波での使用に適したものにしている。このデバイスは、さらに、同様に銅を有し、2-5ミクロンの厚さを持つ第3の金属膜を有している。当該第3の金属膜は、分離層によって、第1の金属膜から分離されている。当該分離層は、低誘電率を持つ有機材料を有し、2-30ミクロンの厚さを持っている。分離層の誘電率が低く、かつ、その厚さが大きいために、公知のデバイスにおける誘導結合したインダクタの第1の要素と第2の要素との間の容量結合は、高周波においてさえ、わずかにすぎない。このことが、公知のデバイスを、RF応用、特に、バラン変成器としても知られている平衡不平衡変成器としての使用に適したものにしている。
【０００６】
公知のデバイスの欠点は、基板が平坦化された面を持たなければならないということである。そうでない場合には、電界印加によって、（薄膜）キャパシタの早期破損が生じる。
【０００７】
【課題を解決するための手段】
したがって、本発明の第1の目的は、RF応用に用いるに適した、そして、基板の平坦化を必要としない、導入部で言及した種類の電子デバイスを製造する方法を提供することである。
【０００８】
本発明の第2の目的は、RF応用に用いるに適した、そして、基板の平坦化が要求されないために基板を自由に選ぶことのできる、導入部で言及した種類のデバイスを提供することである。
【０００９】
第1の目的は、前記方法が、
前記基板の前記表面上に第1の金属膜を設ける工程であって、該第1の金属膜内に、前記キャパシタの前記第1の電極および前記誘導性素子の前記第1の巻き線が定められる工程と、
前記第1の金属膜上に誘電体材料から成る誘電体膜を設ける工程と、
前記誘電体膜上に望みのパターンに誘電体材料から成る分離層を設けて、前記分離層が、前記第1の巻き線を覆い、また、前記第1の金属膜への前記分離層の垂直投影が、前記第1の電極内に部分的に収まるようにする工程と、
前記誘電体膜および前記分離層上に第2の金属膜を設ける工程であって、該第2の金属膜内に、前記キャパシタの前記第2の電極が定められる工程と、を有することで達成される。
【００１０】
第1の電極および第1の巻き線は、ともに、基板表面の第1の金属膜内に定められるから、第1の金属膜は、十分な厚さを持っているものであり、したがって、何らの表面平坦化も必要ないということが見出された。しかしながら、特に、第2の電極との相互接続のための相互接続配線トラックが、第1のキャパシタ電極のすぐそばに存在するから、その厚さは、キャパシタに非一様性をもたらすかもしれない。これは、よく、いわゆる「段差被覆性」の問題に導くようなものである。このような非一様性は、分離層を設けることによって防止される。
【００１１】
好適な一実施例において、前記第1および第2の金属膜が、シード層を被着させ、そして、めっき法を用いて望みの厚さに膜を付着させることによって設けられる。めっき法の使用は、それが、ダマシンやデュアルダマシンのようなICプロセスに十分に融合できる技術であるという利点を持つ。さらに、1ミクロン以上、望ましくは3-8ミクロンの厚さが、容易に達成可能である。加うるに、シード層が、その下の表面を完全には被覆していなかったとしても、めっき工程の結果として、望み通りの金属膜が生じる。
【００１２】
さらなる一実施例において、ブライトナーが、めっきのために使用されている電気化学槽に加えられる。結果として得られた金属膜は、当該ブライトナーを有したとき、高度の粗さを見せていた基板をなめらにすることもできるということが判明した。高度の粗さとは、例えば、層の積み重ねに直角な方向（z方向）の表面の変化が、3ミクロン以上であることによって特徴付けられる。ブライトナーの使用のさらなる利点は、槽がより高い電流値で運転できるということであり、これは、金属、特に銅、の堆積を加速する。
【００１３】
高度の粗さを見せる基板の有用な例は、アルミナ、AlN、低温同時焼結セラミック(LTCC)基板のような焼結セラミック基板である。そのような基板は、例えばシリコンあるいはガラスのような基板に優る際立った利点を持っている。即ち、高周波で発生する電気損失は、シリコン基板の電気損失より低く、熱伝導は、ガラス基板の熱伝導よりも良好であり、さらに、当該基板は、より安価である。
【００１４】
さらなる実施例が可能であることは、容易に理解される。特に、金属膜の材料として銅を用いたときには、バリア層を設けた方が適切である。さらに、付加的な分離層が、第1の金属膜の前に被着されて、第1の金属膜のパターン間に存在してもよく、それによって、この層および第1の金属膜に平坦化した表面が生じる。また、金属膜、誘電体膜、分離層は、それ自体で基板として用いることのできる、多層スタックの一部であってもよい。さらに、品質を改善したり、相互に接続したりするために、付加的な素子が、第1および第2の金属膜内に設けられてもよい。
【００１５】
導入部で言及した種類のデバイスを提供するための第2の目的は、
前記第1の金属膜が、前記基板の前記表面と前記誘電体膜との間に存在し、最低動作周波数における侵入深さよりも大きな厚さを持ち、
誘電体材料から成るパターン化された分離層が、前記第1の金属膜と前記第2の金属膜との間に存在し、該分離層が、前記誘電体膜よりも小さい容量密度を持ち、
前記第1の金属膜への前記分離層の垂直投影が、前記キャパシタの前記第1の電極内に部分的に収まることで達成される。
【００１６】
（望ましくは銅の）厚い層があるために、キャパシタ電極の少なくとも一方を、平坦化した基板上に別途に被着された薄い層として設ける必要はない。そうではなくて、キャパシタ電極は、誘導性素子の巻き線、相互接続トラック、縦相互接続エリア、伝送線等のような他の構成要素と同じ金属膜に属して被着される。金属膜の最適な厚さは、侵入深さの約2倍の厚さである。このような厚さでは、侵入深さまで侵入してきた電流は、最も擾乱を受けず、同一の膜内のトラック間の結合が、最小になる。そして、電流が高くなればなるほど、インダクタのQ係数は高くなり、キャパシタの等価直列抵抗（略して、ESR）は低くなる。1 GHzの動作周波数では、当該侵入深さは、金属膜に用いている金属に依存するが、2-3ミクロンである。10 GHzでは、当該侵入深さは、1ミクロン以下である。
【００１７】
加えて、分離層および誘電体膜をパターニングすることによって、第1の金属膜と第2の金属膜との間の結合を、望み通りに合わせることが可能である。即ち、直接コンタクト（分離層も誘電体膜もなし）、容量結合（誘電体膜のみ）、誘導結合のみ（誘電体膜を伴う、あるいは、伴わない分離層）のいずれでも可能である。
【００１８】
キャパシタ電極のための何らの付加的な薄層も必要ないから、本発明のデバイスは、集積回路の多層相互接続構造や、セラミックあるいは樹脂材料から成る多層基板の多層構造のような、銅層を持つ多層構造に容易にできる。
【００１９】
分離層の容量密度は、誘電体膜の容量密度の少なくとも1/10倍以下であるのが望ましい。当該容量密度は、「誘電厚さ」という用語でも知られており、誘電率と誘電体材料層の厚さとの比に等しい。分離層の容量密度は、30 pF/mm2以下が望ましく、10 pF/mm2以下がより望ましく、3 pF/mm2以下がさらにより望ましい。3 pF/mm2の容量密度は、低K材料を8ミクロン以上の厚さに堆積させることによって実現できる。低K材料の例は、例えば、ベンゾシクロブテン、ポリイミド、多孔質シリカ、シルセスキオキサンである。誘電体膜の容量密度は、80 pF/mm2以上が望ましく、150 pF/mm2以上がより望ましい。150 pF/mm2の容量密度は、とりわけ、誘電体材料として0.4ミクロンの厚さのSiNxを用いることによって実現できる。
【００２０】
第1の実施例において、前記誘導性素子が、前記第2の金属膜内に存在し、かつ、前記分離層によって前記第1の巻き線から分離されている第2の巻き線を有する。2つ以上の巻き線を持つ誘導性素子を用いることによって、誘導性素子の表面積を相当に減少させることができる。さらに、第1の巻き線と第2の巻き線とは、相互に接続し合う必要はなく、変成器の1次コイルと2次コイルとを形成する。分離層が、第1の巻き線と第2の巻き線との間隔を決定し、それによって、望まれない容量結合を最小にし、誘導結合を最大にする。
【００２１】
この第1の実施例の誘導性素子は、例えば、誘導結合したインダクタであり、バラン変成器の一部を形成するのが望ましい。そのような変成器は、約2-2.4 GHzの共振周波数を持つことができ、それは、それらの変成器を、ブルートゥース、W-LAN、W-CDMA等のような種々の電気通信プロトコルによる使用に適したものとする。
【００２２】
誘導性素子を、1つのコイルとすることもできる。この場合には、第1の巻き線と第2の巻き線とは、相互に接続されている。第3の巻き線および第4の巻き線が、それぞれ、第1の金属膜および第2の金属膜内に存在するのが望ましい。このような誘導性素子によって、25-35 nHのインダクタンス値が、1 mm2の表面積で実現でき、Q係数は、30以上と成る。コイルが、大きなインダクタンスを持つことは別として、この誘導性素子は、相対的に小さな表面積を持つコイルであるとも言える。2つの金属膜に2つの巻き線を有するコイルの表面積は、ただ1つの金属膜に1つ以上の巻き線を有するコイルに比して、50 %だけ減少する。
【００２３】
さらなる一実施例において、分離層の誘電体材料は、空気である。このようにして、エアギャップを有するインダクタが得られる。空気は、1という非常に低い誘電率を持っているという利点を持つ。誘導性素子の第1の巻き線と第2の巻き線との間の容量は、この場合は、非常に小さい。この実施例は、フォトレジストのような可溶性の材料を、分離層としての望みの厚さに堆積することによって実現できる。第2の金属膜を被着させてパターニングした後、当該材料を、誘電体膜の誘電体材料に影響を与えない溶剤で溶解することができる。第3の材料、例えばシリコン酸化物、のスペーサを、必要である限りにおいて、第2の金属膜を支持するために設けることができる。
【００２４】
第1および第2の巻き線を有する誘導性素子に関する実施例と組み合わせて特に言及される、他の一実施例において、前記基板が、集積回路を形成するように相互に接続された複数の半導体素子が定められている半導体材料層を有する。これは、誘導性素子およびキャパシタが、集積回路の相互接続構造の一部であるということを意味する。本発明のデバイスは、それに非常に適している。まず第1に、存在する金属層は、銅のような標準的に用い得る材料から成る金属層だけであり、また、誘電体層も、半導体プロセスにおいてよく知られた材料から成っているから、その製造が、適合している。第2に、それは、相互接続の目的にも用いることのできる、限られた数の層しか用いない。相互接続構造は、通常、4-6個の金属層を有するが、それ以上の層数まで広げる必要はない。第3に、本構造の横方向の寸法は、比較的限られており、したがって、それは、集積回路の表面積に合致し、また、相互接続のために空き空間を残しておける。
【００２５】
さらに他の一実施例において、超小型電気機械部品（MEMS部品としても知られている）が、存在する。この目的のために、本デバイスは、第1のMEMS電極および第2のMEMS電極を有しており、前記第1および前記第2のMEMS電極が、それぞれ、前記第1および前記第2の金属膜内に存在する。前記第1のMEMS電極と前記第2のMEMS電極とは、前記分離層および空気層によって、互いに分離されている。あるいは、分離層は、空気であってもよい。超小型電気機械部品は、移動電話のフロントエンドの種々の箇所に、とりわけ、スイッチ、共振器、フィルタ、可調キャパシタとして用いてもよい。なかんずく、MEMS部品は、インピーダンス整合回路の出力インピーダンスを調整するために、また、電圧制御発振器(VCO)タンク回路の共振周波数を調整するために、用いてもよい。
【００２６】
さらにまた他の、しかし、非常に好適な一実施例において、前記キャパシタおよび前記誘導性素子が、測定構造の一部であって、前記誘導性素子の前記第1の巻き線が、前記キャパシタの前記第1および前記第2の電極と相互に接続し、前記測定構造が、さらに、第1および第2の伝送線を有し、該線が、前記第2の金属膜内に定められて、互いに実質的に平行に据えられており、そして、前記第1の金属膜への前記線の垂直投影が、前記第1の巻き線に重なり合う。
【００２７】
本発明によるデバイスの測定構造は、誘電率を測定するための公知の測定構造に優る多くの利点をもっている。まず第1に、構造の寸法が、大きく減少する。リング形状の共振器と比較すると、必要な表面積は、1.8 GHzで1/50倍に、2.4 GHzで1/20倍に、4.5 GHzで約1/6倍に、減少する。第2に、誘電率は、キャパシタのまわりの層に関する何らの情報も用いずに、得ることができる。
【００２８】
本発明は、また、誘電体の誘電率を測定するための測定構造が設けられた内部導電体を備えた多層基板に関するものである。
【００２９】
本発明は、さらに、内部導電体と誘電体材料層とを備えた絶縁本体を有する電子デバイスをテストする方法であって、前記デバイスが、100 MHz以上の周波数で動作するように設計されており、該方法が、測定構造を備えた誘電体材料層の誘電率の決定を含む電子デバイスのテスト方法に関するものである。
【００３０】
そのような方法およびそのような多層基板は、例えば、D.I. Amey, S.J. Horowitz, "Test Characterise High Frequency Material Properties", Microwave & RF, August 97, "Microwave Material Characterisation", Proc. Int. Symposium on Microelectronics (ISHM) 1996, 494-499から公知である。
【００３１】
この公知の方法では、測定構造として、特に1 GHz以上の周波数において、ストリップライン、T型共振器、リング共振器が、用いられている。このような共振器は、測定のために誘電体層に専用のメタライゼーションを設けられる。これから得られる結果は、測定構造の入口から出口に転送された信号の大きさである。
【００３２】
公知の構造の1つの欠点は、電界が、多層基板の全層に拡がるということである。共振周波数の位置および共振曲線の幅は、多層スタックの全層の層厚および層タイプに依存する。測定時には、したがって、最初に、周囲からの寄与を計算する必要があり、実効誘電率とも呼ばれる。その後でしか、この実効誘電率と実際の構造との関係を知ることはできず、極めて複雑である。
【００３３】
したがって、本発明の第3の目的は、改良された測定構造を持つ、導入部で言及した種類の多層基板を提供することである。
【００３４】
本発明の第4の目的は、複雑性が少なく、かつ、直接的に結果を与える測定方法を提供することである。
【００３５】
第3の目的は、多層基板が、
第1および第2の電極と、その間の誘電体とを持つキャパシタと、
第1の巻き線を持つ誘導性素子であって、前記第1の巻き線が、前記キャパシタの前記第1および前記第2の電極と相互に接続している誘導性素子と、
第1および第2の伝送線であって、互いに平行に据えられており、前記誘導性素子の前記第1の巻き線と容量的・誘導的に結合している第1および第2の伝送線と、を有して実現される。
【００３６】
インダクタとキャパシタとの共振構造において、小信号が、伝送線の1つから、誘導結合および容量結合によって供給される。そこにおいて、結合の大きさは、LC構造がほとんど影響を受けないほど小さい。この信号の第2の伝送線への伝送が、周波数の関数として測定される。共振周波数において、強い伝送が、起こる。この共振の位置が、キャパシタによって影響されることが見出された。そのようなことは、低周波では予期できるかもしれないが、RF応用では予期できないことである。参照値と比較することによって、キャパシタの品質が、制御できる。このようなことは、特に、多層基板には重要である。
【００３７】
本発明によるデバイスの測定構造は、誘電率あるいは他の誘電特性を測定するための公知の測定構造に優る多くの利点をもっている。まず第1に、構造の寸法が、大きく減少する。リング形状の共振器と比較すると、必要な表面積は、1.8 GHzで1/50倍に、2.4 GHzで1/20倍に、4.5 GHzで約1/6倍に、減少する。リング共振器は、センチメートルの次数の直径を持つが、本発明の構造は、事実上、周波数に無関係に、約0.3 * 0.3 cm2の表面積上に設けることができる。第2に、誘電率は、キャパシタのまわりの層に関する何らの情報も用いずに、得ることができる。電界は、この場合には、キャパシタ電極間にしか存在しない。
【００３８】
前記基板に、第1および第2の金属膜が設けられており、前記第1の金属膜が、前記キャパシタの前記第1の電極および前記誘導性素子の前記第1の巻き線を有し、前記第2の金属膜が、前記キャパシタの前記第2の電極および前記伝送線を有し、前記第1および第2の金属膜が、前記キャパシタの前記誘電体を構成している誘電体材料より成る誘電体膜によって相互に分離されており、誘電体材料より成る分離層が、少なくとも、前記誘導性素子の前記第1の巻き線と前記伝送線との間に存在することが望ましい。この構造は、この目的に非常に良く適用できることが見出された。さらなる一実施例において、前記第1の金属膜への前記分離層の垂直投影が、前記キャパシタの前記第1の電極内に部分的に収まる。
【００３９】
第4の目的は、本発明によるデバイスまたは多層基板が、テストされ、そして、その測定構造が、参照値と比較されて誘電率または誘電損失のような望みの量に変換される共振周波数を測定するために用いられることによって、達成される。キャパシタおよびインダクタンスの表面積が、参照と測定との両者で同一であるという条件下では、共振周波数fresの誘電率εまたは誘電厚さε/dへの変換は、(ε/d)device = (ε/d)reference ( fres, reference/fres, device)2によって、なされる。ここで、下付き文字referenceは、参照値であることを指示し、下付き文字deviceは、実際に測定されるサンプル値であることを指示している。誘電損失（一般的に、tanΔとして表現される）のデータは、共振周波数と共振幅Δf3dBとから、tan δ = (Δf3dB/fres)device-(1/Q)metal, referenceで得られる。ここで、Qは、参照金属膜におけるQ係数である。それに関するさらなる詳細およびさらなる実施例は、当業者にとって明白である。
【００４０】
【発明の実施の形態】
製造方法および電子デバイスのこれらの、そして、他の観点が、ここで、実施例および図面を用いて、より詳細に説明される。それらの図面は、概略的に表現したものであり、一定の縮尺率で描かれてはおらず、同等の符号は、同等の部分であることを指示している。
【００４１】
図1に示されている電子デバイス10は、表面2を持つ基板1を有している。基板1は、アルミナを有している。表面2の上には、第1の金属膜3が存在し、それは、銅を有し、5ミクロンの厚さを持っている。図2は、非平坦化基板1の粗さプロファイルを示している。どちらの断面図も、原子間力顕微鏡を用いて得られている。断面の長さが、x軸にプロットされている。表面の高さが、y軸にプロットされている。これらの図面は、基板が粗いという印象を与えているが、x軸の縮尺率の方が、y軸の縮尺率よりも小さい（x軸の縮尺の程度の方が、y軸の縮尺の程度よりも大きい）ということに注意されたい。非平坦化基板1の表面2は、500-1900 nmの範囲を持つ、高さ変化を見せている。その表面は、ピーク状にとがっており、それらのピークは、1-4ミクロンの程度の幅を持っている。ピークの勾配は、1ミクロンの長さ当り、400-800 nmの程度である。第1の電極層3の表面は、700-1650 nmで変動する高さ変化を見せている。その表面は、1ミクロン当り70 nmの程度の勾配を持って、ゆるやかに傾斜している。約10ミクロンの間隔で、極大があらわれる。2つの表面を比較すると、第1の金属膜3が、基板1の表面2を平坦化しているようである。
【００４２】
図1に示すように、第1の金属膜3は、この場合、6.5の比誘電率を持つSiNxを有して、かつ、400 nmの厚さを持つ誘電体膜4で被覆されている。誘電体膜4の上には、分離層5が存在し、それは、この場合、2.7の比誘電率を持つベンゾシクロブテンを有し、10ミクロンの厚さを持っている。分離層5の上には、第2の金属膜6が存在し、それは、銅を有し、約5ミクロンの厚さを持っている。金属膜3, 6、誘電体膜4、および、分離層5が全て、望みのパターンにしたがってパターン化され、誘導性素子11、キャパシタ12、バイア13が、定められる。
【００４３】
誘導性素子11は、第1の金属膜3内に第1の部分21を、第2の金属膜6内に第2の部分22を有する。第2の部分22が、第1の金属膜3への垂直投影において、第1の部分21と十分に重なり合い、かつ、この場合、本質的に一致する結果、第1の部分21と第2の部分22とは、誘導結合する。当該両部分の間に分離層5が存在するために、誘導性素子11の第1の部分21と第2の部分22との間には、何らの、あるいは、少なくとも何らの有意な容量結合も存在しない。誘電体膜4も存在するが、2つの部分21, 22の間の容量結合へのその影響は、わずかにすぎない。
【００４４】
キャパシタ12は、第1および第2の金属膜3, 6内に、それぞれ、存在する第1および第2のキャパシタ電極31, 32を含有している。誘電体膜4から成る誘電体33が、キャパシタ12の下側電極31と上側電極32との間に存在する。上側電極32の下側表面82の一部が、誘電体膜4にコンタクトし、他の一部が、分離層5にコンタクトしている。下側表面82は、そっくりそのまま、下側電極31の上側表面81の上部に位置している。
【００４５】
分離層5および誘電体膜4がともに、パターニングによって除去されたところに、バイア13が、形成されている。
【００４６】
実施例 1
図1に示されているデバイスは、次のようにして形成される。基板1の表面2が、スパッタ法を用いて、200 nm厚の銅のシード層で覆われる。次に、フォトレジストが、堆積され、第1のマスクを介して露光され、現像される。この後、その上に、銅が、めっきプロセスで被着される。デバイス（形成されている限りでの）が、その目的のために、Cu2+イオン、カウンターイオン、ブライトナーを含む水溶液槽に浸漬される。ガルヴァーニプロセスによって、銅が分離される。ブライトナーの添加の結果として、銅の結晶粒界寸法は、限定されたままである。この結果、なめらかな上側表面を持つ銅膜が、得られる。
【００４７】
めっきプロセスの完了後、即ち、第1の金属膜3が望みのパターンに形成された後に、フォトレジストおよび当該フォトレジストの下に存在するシード層が、除去される。金属膜3の表面が、洗浄される。SiNxより成る誘電体膜4が、堆積され、フォトレジスト、露光等を用いてパターン化される。次に、その上に、分離層5がスピンコートで形成される。その分離層は、感光成分を有するベンゾシクロブテンの層である。分離層5は、乾燥され、露光後、ベンゾシクロブテンに対して通例であるように現像される。ベンゾシクロブテンは、平坦化効果を持つから、研磨は、必要ない。その後、第2の金属膜6が、第1の金属膜3と同様に堆積される。
【００４８】
デバイス10が、ここで完成する。ボンドパッドが望まれれば、Au膜を、第2の金属層6の上に被覆してもよい。第2の金属層6とAu膜との間に、バリア層の存在は、必要ない。
【００４９】
実施例 2
基板1の表面2が、実施例1に記載のように、第1の金属膜3で被覆される。次に、そのデバイスが、プラズマエンハンス化学気相成長(PECVD)反応槽内に設置される。当該反応槽内で、最初に、SiO2膜が、マスクを介して、200 nmの厚さに堆積される。これは、トリメチルシランとN2Oとを、1 : 20あるいは1 : 30の割合で堆積することによってなされる。堆積速度は、シランで10-60 sscm、N2Oで200-1800 sscmに及んでいる。温度は、150-400 °℃に及び、2-10 Torrの圧力および50-250 WattのRFパワーが、用いられる。その後、マスクが、第2のマスクに替えられ、2つのガス流の比が、1 : 3 - 1 : 7に及ぶ比に変更される。これによって、メチル−ドープトSiOより成る中間層が生じる。堆積速度は、シランで10-60 sscm、N2Oで30-360 sscmに及んでいる。この後、メチルシルセスキオキサン(MSQ)やハイドロジェンシルセスキオキサンのようなスピンオン誘電体が、堆積される。MSQは、2.9の比誘電率を持ち、その実験式は、CH3SiO1.5である。MSQとPECVD-SiO2とは、あまりよく結合し合わないから、中間層の上以外のところに存在するMSQは、除去できる。その後、第2の金属膜が、実施例1に記載のように堆積される。
【００５０】
実施例 3
基板1の表面2が、実施例1に記載のように、第1の金属膜3および誘電体膜4で被覆される。次に、絶縁体材料層が、その上に堆積され、いくつかの支持構造のみが残るようにパターン化される。その後、HPR506のようなフォトレジストが、その上に、2ミクロンの厚さにスピンコートで形成される。当該堆積中に、支持構造の上側の面は、フォトレジストと同じ高さになるように確保される。それに続いて、第2の金属膜6が、堆積され、パターン化される。次に、デバイスをアセトン槽に設置して、フォトレジストが、除去される。
【００５１】
実施例 4
図4は、本発明による電子デバイス10の一実施例を示している。図5は、図4の電気的等価回路を示している。図4aは、第1の電極膜3を示している。図4bは、第2の電極膜6を示している。示されているように、本実施例は、バランである。当該バランは、誘導性素子11およびキャパシタ12を含有している。さらに、ゲート41, 42, 43, 44に加えて、接地パターン15が、存在する。誘導性素子11の第2の巻き線22が、ゲート44を介して接地パターン15に接続されている。接地パターン15は、第2の金属膜6に大きく含まれている。しかしながら、ゲート41, 42, 43では、パターン15は、第1の金属膜3に含まれている。バイア13が、パターン15の部分部分間の相互接続配線を提供している。誘導性素子11の第1の巻き線21が、第1の端点23で、キャパシタ12の上側電極32に接続している。誘導性素子11の第1の巻き線21が、第2の端点24で、キャパシタ12の下側電極31に接続している。ゲート42が、バイア46を用いて、キャパシタ12の下側電極31に接続している。第1の金属膜3への、誘導性素子11の第2の巻き線22の垂直投影に、第1の巻き線21との十分な重なりが発生する。得られた測定結果が、表1に示されている。
表1：測定共振周波数Fres、挿入損失IL（単一のバランおよび背中合わせのバランで測定）、種々のインダクタ面積および線幅に対するバランの共振周波数における位相差。
(*) 50 Ω RFプローブではなく、50 Ω SMDコンタクトで測定。
【００５２】
実施例 5
図6は、本発明によるデバイス10の第2の実施例を示している。この場合には、誘電体材料は、プラズマエンハンス化学気相成長法を用いて1.0ミクロンの厚さに堆積されたシリコン酸化物SiOxであるのが望ましい。分離層5の堆積に先立って、支持構造25が、HPR506のようなフォトレジスト材料から形成される。次に、Alから成る第2の電極膜6が、堆積される。当該膜が、フォトレジストで被覆され、フォトレジストが、望みのパターンにしたがって現像される。キャパシタ12の上側電極32、および、誘導性素子11の第2の巻き線22のほかに、アクセスホール26も、このようにして定められる。Alが、塩素プラズマ中でのドライエッチングによって除去される。次に、フォトレジストが、除去される。この後、シリコン酸化物が、NH4F、酢酸、エチレングリコール、水を含むエッチャントを用いて除去される。これに、H2Oによるリンス、および、イソプロピルアルコールによる乾燥が続く。
【００５３】
その結果、誘導性素子11、薄膜キャパシタ12、バイア13、および、超小型電気機械(MEMS)素子18を有するデバイスが、生じる。MEMS素子18は、第1の金属膜3に第1のMEMS電極38、第2の金属膜6に第2のMEMS電極39を有する。MEMS電極38, 39の間には、誘電体膜4および空気層が、存在する。MEMS素子18は、バイア13によって固定されている。
【００５４】
図7は、MEMS素子18を組み入れた本発明によるデバイスの電気回路図を示している。この場合には、デバイス50は、パワーアンプ55、薄膜キャパシタ12、誘導性素子11、アンテナ56を有するRFフロントエンドである。MEMS素子は、インピーダンス整合回路57の一部を形成している。MEMS素子18は、この応用において、出力インピーダンスを調整することができる。
【図面の簡単な説明】
【図１】本デバイスの概略的な断面図である。
【図２】非平坦化基板の粗さプロファイルである。
【図３】第1の金属膜で被覆した基板の粗さプロファイルである。
【図４】本発明の一実施例の第1の電極層(a)と第2の電極層(b)の概略的な上面図である。
【図５】図4の実施例に等価な電気回路図を示す。
【図６】第2の実施例の概略的な断面図である。
【図７】第2の実施例の電気回路図を示す。
【符号の説明】
1 基板
2 表面
3 第1の金属膜
4 誘電体膜
5 分離層
6 第2の金属膜
11 誘導性素子
12 キャパシタ
18 超小型電気機械素子
21 第1の巻き線
22 第2の巻き線
31 下側電極
32 上側電極
33 誘電体
81 上側表面
82 下側表面
【発明の属する技術分野】
本発明は、表面上にキャパシタおよび誘導性素子を備えた基板を有する電子デバイスを製造する方法であって、該キャパシタが、第1の電極と、第2の電極と、その間の誘電体とを含有し、また、該誘導性素子が、第1の巻き線を有する方法に関するものである。
【０００２】
本発明は、また、キャパシタおよび誘導性素子を有する電子デバイスであって、該キャパシタが、第1の電極と、第2の電極と、その間の誘電体とを含有し、また、該誘導性素子が、第1の巻き線を有し、該デバイスが、基板を有し、該基板の表面上に、
当該誘導性素子の前記第1の巻き線および前記キャパシタの前記第1の電極が定められている第1の金属膜と、
前記キャパシタの前記第2の電極を有する第2の金属膜と、
一部が前記誘電体である、誘電体材料から成る誘電体膜と、が存在する電子デバイスに関するものである。
【０００３】
本発明は、さらに、誘電体の誘電率を測定するための測定構造が設けられた内部導電体を備えた多層基板に関するものである。
【０００４】
本発明は、また、内部導電体と誘電体材料層とを備えた絶縁本体を有する電子デバイスをテストする方法であって、前記デバイスが、100 MHz以上の周波数で動作するように設計されており、該方法が、測定構造を備えた誘電体材料層の誘電特性の決定を含む電子デバイスのテスト方法に関するものである。
【０００５】
【従来の技術】
このようなデバイスは、WO-A-97/16836から公知である。この公知のデバイスは、薄膜技術を用いて製造されている変成器である。基板の平坦化された表面上に直接堆積される第2の金属膜が、金を有し、100 nm以下の厚さを持っている。第2の金属膜には、キャパシタの第1の電極、ボンドパッド、および、相互接続配線が定められており、この相互接続配線が、誘導結合したインダクタと交差している。この公知のデバイスの第1の金属膜は、銅を有し、2-5ミクロンの厚さを持っている。これが、このデバイスを、マイクロ波およびrf領域の高周波での使用に適したものにしている。このデバイスは、さらに、同様に銅を有し、2-5ミクロンの厚さを持つ第3の金属膜を有している。当該第3の金属膜は、分離層によって、第1の金属膜から分離されている。当該分離層は、低誘電率を持つ有機材料を有し、2-30ミクロンの厚さを持っている。分離層の誘電率が低く、かつ、その厚さが大きいために、公知のデバイスにおける誘導結合したインダクタの第1の要素と第2の要素との間の容量結合は、高周波においてさえ、わずかにすぎない。このことが、公知のデバイスを、RF応用、特に、バラン変成器としても知られている平衡不平衡変成器としての使用に適したものにしている。
【０００６】
公知のデバイスの欠点は、基板が平坦化された面を持たなければならないということである。そうでない場合には、電界印加によって、（薄膜）キャパシタの早期破損が生じる。
【０００７】
【課題を解決するための手段】
したがって、本発明の第1の目的は、RF応用に用いるに適した、そして、基板の平坦化を必要としない、導入部で言及した種類の電子デバイスを製造する方法を提供することである。
【０００８】
本発明の第2の目的は、RF応用に用いるに適した、そして、基板の平坦化が要求されないために基板を自由に選ぶことのできる、導入部で言及した種類のデバイスを提供することである。
【０００９】
第1の目的は、前記方法が、
前記基板の前記表面上に第1の金属膜を設ける工程であって、該第1の金属膜内に、前記キャパシタの前記第1の電極および前記誘導性素子の前記第1の巻き線が定められる工程と、
前記第1の金属膜上に誘電体材料から成る誘電体膜を設ける工程と、
前記誘電体膜上に望みのパターンに誘電体材料から成る分離層を設けて、前記分離層が、前記第1の巻き線を覆い、また、前記第1の金属膜への前記分離層の垂直投影が、前記第1の電極内に部分的に収まるようにする工程と、
前記誘電体膜および前記分離層上に第2の金属膜を設ける工程であって、該第2の金属膜内に、前記キャパシタの前記第2の電極が定められる工程と、を有することで達成される。
【００１０】
第1の電極および第1の巻き線は、ともに、基板表面の第1の金属膜内に定められるから、第1の金属膜は、十分な厚さを持っているものであり、したがって、何らの表面平坦化も必要ないということが見出された。しかしながら、特に、第2の電極との相互接続のための相互接続配線トラックが、第1のキャパシタ電極のすぐそばに存在するから、その厚さは、キャパシタに非一様性をもたらすかもしれない。これは、よく、いわゆる「段差被覆性」の問題に導くようなものである。このような非一様性は、分離層を設けることによって防止される。
【００１１】
好適な一実施例において、前記第1および第2の金属膜が、シード層を被着させ、そして、めっき法を用いて望みの厚さに膜を付着させることによって設けられる。めっき法の使用は、それが、ダマシンやデュアルダマシンのようなICプロセスに十分に融合できる技術であるという利点を持つ。さらに、1ミクロン以上、望ましくは3-8ミクロンの厚さが、容易に達成可能である。加うるに、シード層が、その下の表面を完全には被覆していなかったとしても、めっき工程の結果として、望み通りの金属膜が生じる。
【００１２】
さらなる一実施例において、ブライトナーが、めっきのために使用されている電気化学槽に加えられる。結果として得られた金属膜は、当該ブライトナーを有したとき、高度の粗さを見せていた基板をなめらにすることもできるということが判明した。高度の粗さとは、例えば、層の積み重ねに直角な方向（z方向）の表面の変化が、3ミクロン以上であることによって特徴付けられる。ブライトナーの使用のさらなる利点は、槽がより高い電流値で運転できるということであり、これは、金属、特に銅、の堆積を加速する。
【００１３】
高度の粗さを見せる基板の有用な例は、アルミナ、AlN、低温同時焼結セラミック(LTCC)基板のような焼結セラミック基板である。そのような基板は、例えばシリコンあるいはガラスのような基板に優る際立った利点を持っている。即ち、高周波で発生する電気損失は、シリコン基板の電気損失より低く、熱伝導は、ガラス基板の熱伝導よりも良好であり、さらに、当該基板は、より安価である。
【００１４】
さらなる実施例が可能であることは、容易に理解される。特に、金属膜の材料として銅を用いたときには、バリア層を設けた方が適切である。さらに、付加的な分離層が、第1の金属膜の前に被着されて、第1の金属膜のパターン間に存在してもよく、それによって、この層および第1の金属膜に平坦化した表面が生じる。また、金属膜、誘電体膜、分離層は、それ自体で基板として用いることのできる、多層スタックの一部であってもよい。さらに、品質を改善したり、相互に接続したりするために、付加的な素子が、第1および第2の金属膜内に設けられてもよい。
【００１５】
導入部で言及した種類のデバイスを提供するための第2の目的は、
前記第1の金属膜が、前記基板の前記表面と前記誘電体膜との間に存在し、最低動作周波数における侵入深さよりも大きな厚さを持ち、
誘電体材料から成るパターン化された分離層が、前記第1の金属膜と前記第2の金属膜との間に存在し、該分離層が、前記誘電体膜よりも小さい容量密度を持ち、
前記第1の金属膜への前記分離層の垂直投影が、前記キャパシタの前記第1の電極内に部分的に収まることで達成される。
【００１６】
（望ましくは銅の）厚い層があるために、キャパシタ電極の少なくとも一方を、平坦化した基板上に別途に被着された薄い層として設ける必要はない。そうではなくて、キャパシタ電極は、誘導性素子の巻き線、相互接続トラック、縦相互接続エリア、伝送線等のような他の構成要素と同じ金属膜に属して被着される。金属膜の最適な厚さは、侵入深さの約2倍の厚さである。このような厚さでは、侵入深さまで侵入してきた電流は、最も擾乱を受けず、同一の膜内のトラック間の結合が、最小になる。そして、電流が高くなればなるほど、インダクタのQ係数は高くなり、キャパシタの等価直列抵抗（略して、ESR）は低くなる。1 GHzの動作周波数では、当該侵入深さは、金属膜に用いている金属に依存するが、2-3ミクロンである。10 GHzでは、当該侵入深さは、1ミクロン以下である。
【００１７】
加えて、分離層および誘電体膜をパターニングすることによって、第1の金属膜と第2の金属膜との間の結合を、望み通りに合わせることが可能である。即ち、直接コンタクト（分離層も誘電体膜もなし）、容量結合（誘電体膜のみ）、誘導結合のみ（誘電体膜を伴う、あるいは、伴わない分離層）のいずれでも可能である。
【００１８】
キャパシタ電極のための何らの付加的な薄層も必要ないから、本発明のデバイスは、集積回路の多層相互接続構造や、セラミックあるいは樹脂材料から成る多層基板の多層構造のような、銅層を持つ多層構造に容易にできる。
【００１９】
分離層の容量密度は、誘電体膜の容量密度の少なくとも1/10倍以下であるのが望ましい。当該容量密度は、「誘電厚さ」という用語でも知られており、誘電率と誘電体材料層の厚さとの比に等しい。分離層の容量密度は、30 pF/mm2以下が望ましく、10 pF/mm2以下がより望ましく、3 pF/mm2以下がさらにより望ましい。3 pF/mm2の容量密度は、低K材料を8ミクロン以上の厚さに堆積させることによって実現できる。低K材料の例は、例えば、ベンゾシクロブテン、ポリイミド、多孔質シリカ、シルセスキオキサンである。誘電体膜の容量密度は、80 pF/mm2以上が望ましく、150 pF/mm2以上がより望ましい。150 pF/mm2の容量密度は、とりわけ、誘電体材料として0.4ミクロンの厚さのSiNxを用いることによって実現できる。
【００２０】
第1の実施例において、前記誘導性素子が、前記第2の金属膜内に存在し、かつ、前記分離層によって前記第1の巻き線から分離されている第2の巻き線を有する。2つ以上の巻き線を持つ誘導性素子を用いることによって、誘導性素子の表面積を相当に減少させることができる。さらに、第1の巻き線と第2の巻き線とは、相互に接続し合う必要はなく、変成器の1次コイルと2次コイルとを形成する。分離層が、第1の巻き線と第2の巻き線との間隔を決定し、それによって、望まれない容量結合を最小にし、誘導結合を最大にする。
【００２１】
この第1の実施例の誘導性素子は、例えば、誘導結合したインダクタであり、バラン変成器の一部を形成するのが望ましい。そのような変成器は、約2-2.4 GHzの共振周波数を持つことができ、それは、それらの変成器を、ブルートゥース、W-LAN、W-CDMA等のような種々の電気通信プロトコルによる使用に適したものとする。
【００２２】
誘導性素子を、1つのコイルとすることもできる。この場合には、第1の巻き線と第2の巻き線とは、相互に接続されている。第3の巻き線および第4の巻き線が、それぞれ、第1の金属膜および第2の金属膜内に存在するのが望ましい。このような誘導性素子によって、25-35 nHのインダクタンス値が、1 mm2の表面積で実現でき、Q係数は、30以上と成る。コイルが、大きなインダクタンスを持つことは別として、この誘導性素子は、相対的に小さな表面積を持つコイルであるとも言える。2つの金属膜に2つの巻き線を有するコイルの表面積は、ただ1つの金属膜に1つ以上の巻き線を有するコイルに比して、50 %だけ減少する。
【００２３】
さらなる一実施例において、分離層の誘電体材料は、空気である。このようにして、エアギャップを有するインダクタが得られる。空気は、1という非常に低い誘電率を持っているという利点を持つ。誘導性素子の第1の巻き線と第2の巻き線との間の容量は、この場合は、非常に小さい。この実施例は、フォトレジストのような可溶性の材料を、分離層としての望みの厚さに堆積することによって実現できる。第2の金属膜を被着させてパターニングした後、当該材料を、誘電体膜の誘電体材料に影響を与えない溶剤で溶解することができる。第3の材料、例えばシリコン酸化物、のスペーサを、必要である限りにおいて、第2の金属膜を支持するために設けることができる。
【００２４】
第1および第2の巻き線を有する誘導性素子に関する実施例と組み合わせて特に言及される、他の一実施例において、前記基板が、集積回路を形成するように相互に接続された複数の半導体素子が定められている半導体材料層を有する。これは、誘導性素子およびキャパシタが、集積回路の相互接続構造の一部であるということを意味する。本発明のデバイスは、それに非常に適している。まず第1に、存在する金属層は、銅のような標準的に用い得る材料から成る金属層だけであり、また、誘電体層も、半導体プロセスにおいてよく知られた材料から成っているから、その製造が、適合している。第2に、それは、相互接続の目的にも用いることのできる、限られた数の層しか用いない。相互接続構造は、通常、4-6個の金属層を有するが、それ以上の層数まで広げる必要はない。第3に、本構造の横方向の寸法は、比較的限られており、したがって、それは、集積回路の表面積に合致し、また、相互接続のために空き空間を残しておける。
【００２５】
さらに他の一実施例において、超小型電気機械部品（MEMS部品としても知られている）が、存在する。この目的のために、本デバイスは、第1のMEMS電極および第2のMEMS電極を有しており、前記第1および前記第2のMEMS電極が、それぞれ、前記第1および前記第2の金属膜内に存在する。前記第1のMEMS電極と前記第2のMEMS電極とは、前記分離層および空気層によって、互いに分離されている。あるいは、分離層は、空気であってもよい。超小型電気機械部品は、移動電話のフロントエンドの種々の箇所に、とりわけ、スイッチ、共振器、フィルタ、可調キャパシタとして用いてもよい。なかんずく、MEMS部品は、インピーダンス整合回路の出力インピーダンスを調整するために、また、電圧制御発振器(VCO)タンク回路の共振周波数を調整するために、用いてもよい。
【００２６】
さらにまた他の、しかし、非常に好適な一実施例において、前記キャパシタおよび前記誘導性素子が、測定構造の一部であって、前記誘導性素子の前記第1の巻き線が、前記キャパシタの前記第1および前記第2の電極と相互に接続し、前記測定構造が、さらに、第1および第2の伝送線を有し、該線が、前記第2の金属膜内に定められて、互いに実質的に平行に据えられており、そして、前記第1の金属膜への前記線の垂直投影が、前記第1の巻き線に重なり合う。
【００２７】
本発明によるデバイスの測定構造は、誘電率を測定するための公知の測定構造に優る多くの利点をもっている。まず第1に、構造の寸法が、大きく減少する。リング形状の共振器と比較すると、必要な表面積は、1.8 GHzで1/50倍に、2.4 GHzで1/20倍に、4.5 GHzで約1/6倍に、減少する。第2に、誘電率は、キャパシタのまわりの層に関する何らの情報も用いずに、得ることができる。
【００２８】
本発明は、また、誘電体の誘電率を測定するための測定構造が設けられた内部導電体を備えた多層基板に関するものである。
【００２９】
本発明は、さらに、内部導電体と誘電体材料層とを備えた絶縁本体を有する電子デバイスをテストする方法であって、前記デバイスが、100 MHz以上の周波数で動作するように設計されており、該方法が、測定構造を備えた誘電体材料層の誘電率の決定を含む電子デバイスのテスト方法に関するものである。
【００３０】
そのような方法およびそのような多層基板は、例えば、D.I. Amey, S.J. Horowitz, "Test Characterise High Frequency Material Properties", Microwave & RF, August 97, "Microwave Material Characterisation", Proc. Int. Symposium on Microelectronics (ISHM) 1996, 494-499から公知である。
【００３１】
この公知の方法では、測定構造として、特に1 GHz以上の周波数において、ストリップライン、T型共振器、リング共振器が、用いられている。このような共振器は、測定のために誘電体層に専用のメタライゼーションを設けられる。これから得られる結果は、測定構造の入口から出口に転送された信号の大きさである。
【００３２】
公知の構造の1つの欠点は、電界が、多層基板の全層に拡がるということである。共振周波数の位置および共振曲線の幅は、多層スタックの全層の層厚および層タイプに依存する。測定時には、したがって、最初に、周囲からの寄与を計算する必要があり、実効誘電率とも呼ばれる。その後でしか、この実効誘電率と実際の構造との関係を知ることはできず、極めて複雑である。
【００３３】
したがって、本発明の第3の目的は、改良された測定構造を持つ、導入部で言及した種類の多層基板を提供することである。
【００３４】
本発明の第4の目的は、複雑性が少なく、かつ、直接的に結果を与える測定方法を提供することである。
【００３５】
第3の目的は、多層基板が、
第1および第2の電極と、その間の誘電体とを持つキャパシタと、
第1の巻き線を持つ誘導性素子であって、前記第1の巻き線が、前記キャパシタの前記第1および前記第2の電極と相互に接続している誘導性素子と、
第1および第2の伝送線であって、互いに平行に据えられており、前記誘導性素子の前記第1の巻き線と容量的・誘導的に結合している第1および第2の伝送線と、を有して実現される。
【００３６】
インダクタとキャパシタとの共振構造において、小信号が、伝送線の1つから、誘導結合および容量結合によって供給される。そこにおいて、結合の大きさは、LC構造がほとんど影響を受けないほど小さい。この信号の第2の伝送線への伝送が、周波数の関数として測定される。共振周波数において、強い伝送が、起こる。この共振の位置が、キャパシタによって影響されることが見出された。そのようなことは、低周波では予期できるかもしれないが、RF応用では予期できないことである。参照値と比較することによって、キャパシタの品質が、制御できる。このようなことは、特に、多層基板には重要である。
【００３７】
本発明によるデバイスの測定構造は、誘電率あるいは他の誘電特性を測定するための公知の測定構造に優る多くの利点をもっている。まず第1に、構造の寸法が、大きく減少する。リング形状の共振器と比較すると、必要な表面積は、1.8 GHzで1/50倍に、2.4 GHzで1/20倍に、4.5 GHzで約1/6倍に、減少する。リング共振器は、センチメートルの次数の直径を持つが、本発明の構造は、事実上、周波数に無関係に、約0.3 * 0.3 cm2の表面積上に設けることができる。第2に、誘電率は、キャパシタのまわりの層に関する何らの情報も用いずに、得ることができる。電界は、この場合には、キャパシタ電極間にしか存在しない。
【００３８】
前記基板に、第1および第2の金属膜が設けられており、前記第1の金属膜が、前記キャパシタの前記第1の電極および前記誘導性素子の前記第1の巻き線を有し、前記第2の金属膜が、前記キャパシタの前記第2の電極および前記伝送線を有し、前記第1および第2の金属膜が、前記キャパシタの前記誘電体を構成している誘電体材料より成る誘電体膜によって相互に分離されており、誘電体材料より成る分離層が、少なくとも、前記誘導性素子の前記第1の巻き線と前記伝送線との間に存在することが望ましい。この構造は、この目的に非常に良く適用できることが見出された。さらなる一実施例において、前記第1の金属膜への前記分離層の垂直投影が、前記キャパシタの前記第1の電極内に部分的に収まる。
【００３９】
第4の目的は、本発明によるデバイスまたは多層基板が、テストされ、そして、その測定構造が、参照値と比較されて誘電率または誘電損失のような望みの量に変換される共振周波数を測定するために用いられることによって、達成される。キャパシタおよびインダクタンスの表面積が、参照と測定との両者で同一であるという条件下では、共振周波数fresの誘電率εまたは誘電厚さε/dへの変換は、(ε/d)device = (ε/d)reference ( fres, reference/fres, device)2によって、なされる。ここで、下付き文字referenceは、参照値であることを指示し、下付き文字deviceは、実際に測定されるサンプル値であることを指示している。誘電損失（一般的に、tanΔとして表現される）のデータは、共振周波数と共振幅Δf3dBとから、tan δ = (Δf3dB/fres)device-(1/Q)metal, referenceで得られる。ここで、Qは、参照金属膜におけるQ係数である。それに関するさらなる詳細およびさらなる実施例は、当業者にとって明白である。
【００４０】
【発明の実施の形態】
製造方法および電子デバイスのこれらの、そして、他の観点が、ここで、実施例および図面を用いて、より詳細に説明される。それらの図面は、概略的に表現したものであり、一定の縮尺率で描かれてはおらず、同等の符号は、同等の部分であることを指示している。
【００４１】
図1に示されている電子デバイス10は、表面2を持つ基板1を有している。基板1は、アルミナを有している。表面2の上には、第1の金属膜3が存在し、それは、銅を有し、5ミクロンの厚さを持っている。図2は、非平坦化基板1の粗さプロファイルを示している。どちらの断面図も、原子間力顕微鏡を用いて得られている。断面の長さが、x軸にプロットされている。表面の高さが、y軸にプロットされている。これらの図面は、基板が粗いという印象を与えているが、x軸の縮尺率の方が、y軸の縮尺率よりも小さい（x軸の縮尺の程度の方が、y軸の縮尺の程度よりも大きい）ということに注意されたい。非平坦化基板1の表面2は、500-1900 nmの範囲を持つ、高さ変化を見せている。その表面は、ピーク状にとがっており、それらのピークは、1-4ミクロンの程度の幅を持っている。ピークの勾配は、1ミクロンの長さ当り、400-800 nmの程度である。第1の電極層3の表面は、700-1650 nmで変動する高さ変化を見せている。その表面は、1ミクロン当り70 nmの程度の勾配を持って、ゆるやかに傾斜している。約10ミクロンの間隔で、極大があらわれる。2つの表面を比較すると、第1の金属膜3が、基板1の表面2を平坦化しているようである。
【００４２】
図1に示すように、第1の金属膜3は、この場合、6.5の比誘電率を持つSiNxを有して、かつ、400 nmの厚さを持つ誘電体膜4で被覆されている。誘電体膜4の上には、分離層5が存在し、それは、この場合、2.7の比誘電率を持つベンゾシクロブテンを有し、10ミクロンの厚さを持っている。分離層5の上には、第2の金属膜6が存在し、それは、銅を有し、約5ミクロンの厚さを持っている。金属膜3, 6、誘電体膜4、および、分離層5が全て、望みのパターンにしたがってパターン化され、誘導性素子11、キャパシタ12、バイア13が、定められる。
【００４３】
誘導性素子11は、第1の金属膜3内に第1の部分21を、第2の金属膜6内に第2の部分22を有する。第2の部分22が、第1の金属膜3への垂直投影において、第1の部分21と十分に重なり合い、かつ、この場合、本質的に一致する結果、第1の部分21と第2の部分22とは、誘導結合する。当該両部分の間に分離層5が存在するために、誘導性素子11の第1の部分21と第2の部分22との間には、何らの、あるいは、少なくとも何らの有意な容量結合も存在しない。誘電体膜4も存在するが、2つの部分21, 22の間の容量結合へのその影響は、わずかにすぎない。
【００４４】
キャパシタ12は、第1および第2の金属膜3, 6内に、それぞれ、存在する第1および第2のキャパシタ電極31, 32を含有している。誘電体膜4から成る誘電体33が、キャパシタ12の下側電極31と上側電極32との間に存在する。上側電極32の下側表面82の一部が、誘電体膜4にコンタクトし、他の一部が、分離層5にコンタクトしている。下側表面82は、そっくりそのまま、下側電極31の上側表面81の上部に位置している。
【００４５】
分離層5および誘電体膜4がともに、パターニングによって除去されたところに、バイア13が、形成されている。
【００４６】
実施例 1
図1に示されているデバイスは、次のようにして形成される。基板1の表面2が、スパッタ法を用いて、200 nm厚の銅のシード層で覆われる。次に、フォトレジストが、堆積され、第1のマスクを介して露光され、現像される。この後、その上に、銅が、めっきプロセスで被着される。デバイス（形成されている限りでの）が、その目的のために、Cu2+イオン、カウンターイオン、ブライトナーを含む水溶液槽に浸漬される。ガルヴァーニプロセスによって、銅が分離される。ブライトナーの添加の結果として、銅の結晶粒界寸法は、限定されたままである。この結果、なめらかな上側表面を持つ銅膜が、得られる。
【００４７】
めっきプロセスの完了後、即ち、第1の金属膜3が望みのパターンに形成された後に、フォトレジストおよび当該フォトレジストの下に存在するシード層が、除去される。金属膜3の表面が、洗浄される。SiNxより成る誘電体膜4が、堆積され、フォトレジスト、露光等を用いてパターン化される。次に、その上に、分離層5がスピンコートで形成される。その分離層は、感光成分を有するベンゾシクロブテンの層である。分離層5は、乾燥され、露光後、ベンゾシクロブテンに対して通例であるように現像される。ベンゾシクロブテンは、平坦化効果を持つから、研磨は、必要ない。その後、第2の金属膜6が、第1の金属膜3と同様に堆積される。
【００４８】
デバイス10が、ここで完成する。ボンドパッドが望まれれば、Au膜を、第2の金属層6の上に被覆してもよい。第2の金属層6とAu膜との間に、バリア層の存在は、必要ない。
【００４９】
実施例 2
基板1の表面2が、実施例1に記載のように、第1の金属膜3で被覆される。次に、そのデバイスが、プラズマエンハンス化学気相成長(PECVD)反応槽内に設置される。当該反応槽内で、最初に、SiO2膜が、マスクを介して、200 nmの厚さに堆積される。これは、トリメチルシランとN2Oとを、1 : 20あるいは1 : 30の割合で堆積することによってなされる。堆積速度は、シランで10-60 sscm、N2Oで200-1800 sscmに及んでいる。温度は、150-400 °℃に及び、2-10 Torrの圧力および50-250 WattのRFパワーが、用いられる。その後、マスクが、第2のマスクに替えられ、2つのガス流の比が、1 : 3 - 1 : 7に及ぶ比に変更される。これによって、メチル−ドープトSiOより成る中間層が生じる。堆積速度は、シランで10-60 sscm、N2Oで30-360 sscmに及んでいる。この後、メチルシルセスキオキサン(MSQ)やハイドロジェンシルセスキオキサンのようなスピンオン誘電体が、堆積される。MSQは、2.9の比誘電率を持ち、その実験式は、CH3SiO1.5である。MSQとPECVD-SiO2とは、あまりよく結合し合わないから、中間層の上以外のところに存在するMSQは、除去できる。その後、第2の金属膜が、実施例1に記載のように堆積される。
【００５０】
実施例 3
基板1の表面2が、実施例1に記載のように、第1の金属膜3および誘電体膜4で被覆される。次に、絶縁体材料層が、その上に堆積され、いくつかの支持構造のみが残るようにパターン化される。その後、HPR506のようなフォトレジストが、その上に、2ミクロンの厚さにスピンコートで形成される。当該堆積中に、支持構造の上側の面は、フォトレジストと同じ高さになるように確保される。それに続いて、第2の金属膜6が、堆積され、パターン化される。次に、デバイスをアセトン槽に設置して、フォトレジストが、除去される。
【００５１】
実施例 4
図4は、本発明による電子デバイス10の一実施例を示している。図5は、図4の電気的等価回路を示している。図4aは、第1の電極膜3を示している。図4bは、第2の電極膜6を示している。示されているように、本実施例は、バランである。当該バランは、誘導性素子11およびキャパシタ12を含有している。さらに、ゲート41, 42, 43, 44に加えて、接地パターン15が、存在する。誘導性素子11の第2の巻き線22が、ゲート44を介して接地パターン15に接続されている。接地パターン15は、第2の金属膜6に大きく含まれている。しかしながら、ゲート41, 42, 43では、パターン15は、第1の金属膜3に含まれている。バイア13が、パターン15の部分部分間の相互接続配線を提供している。誘導性素子11の第1の巻き線21が、第1の端点23で、キャパシタ12の上側電極32に接続している。誘導性素子11の第1の巻き線21が、第2の端点24で、キャパシタ12の下側電極31に接続している。ゲート42が、バイア46を用いて、キャパシタ12の下側電極31に接続している。第1の金属膜3への、誘導性素子11の第2の巻き線22の垂直投影に、第1の巻き線21との十分な重なりが発生する。得られた測定結果が、表1に示されている。
(*) 50 Ω RFプローブではなく、50 Ω SMDコンタクトで測定。
【００５２】
実施例 5
図6は、本発明によるデバイス10の第2の実施例を示している。この場合には、誘電体材料は、プラズマエンハンス化学気相成長法を用いて1.0ミクロンの厚さに堆積されたシリコン酸化物SiOxであるのが望ましい。分離層5の堆積に先立って、支持構造25が、HPR506のようなフォトレジスト材料から形成される。次に、Alから成る第2の電極膜6が、堆積される。当該膜が、フォトレジストで被覆され、フォトレジストが、望みのパターンにしたがって現像される。キャパシタ12の上側電極32、および、誘導性素子11の第2の巻き線22のほかに、アクセスホール26も、このようにして定められる。Alが、塩素プラズマ中でのドライエッチングによって除去される。次に、フォトレジストが、除去される。この後、シリコン酸化物が、NH4F、酢酸、エチレングリコール、水を含むエッチャントを用いて除去される。これに、H2Oによるリンス、および、イソプロピルアルコールによる乾燥が続く。
【００５３】
その結果、誘導性素子11、薄膜キャパシタ12、バイア13、および、超小型電気機械(MEMS)素子18を有するデバイスが、生じる。MEMS素子18は、第1の金属膜3に第1のMEMS電極38、第2の金属膜6に第2のMEMS電極39を有する。MEMS電極38, 39の間には、誘電体膜4および空気層が、存在する。MEMS素子18は、バイア13によって固定されている。
【００５４】
図7は、MEMS素子18を組み入れた本発明によるデバイスの電気回路図を示している。この場合には、デバイス50は、パワーアンプ55、薄膜キャパシタ12、誘導性素子11、アンテナ56を有するRFフロントエンドである。MEMS素子は、インピーダンス整合回路57の一部を形成している。MEMS素子18は、この応用において、出力インピーダンスを調整することができる。
【図面の簡単な説明】
【図１】本デバイスの概略的な断面図である。
【図２】非平坦化基板の粗さプロファイルである。
【図３】第1の金属膜で被覆した基板の粗さプロファイルである。
【図４】本発明の一実施例の第1の電極層(a)と第2の電極層(b)の概略的な上面図である。
【図５】図4の実施例に等価な電気回路図を示す。
【図６】第2の実施例の概略的な断面図である。
【図７】第2の実施例の電気回路図を示す。
【符号の説明】
1 基板
2 表面
3 第1の金属膜
4 誘電体膜
5 分離層
6 第2の金属膜
11 誘導性素子
12 キャパシタ
18 超小型電気機械素子
21 第1の巻き線
22 第2の巻き線
31 下側電極
32 上側電極
33 誘電体
81 上側表面
82 下側表面
Claims (10)
- 表面上にキャパシタおよび誘導性素子を備えた基板を有する電子デバイスを製造する方法であって、該キャパシタが、第1の電極と、第2の電極と、その間の誘電体とを含有し、また、該誘導性素子が、第1の巻き線を有する方法において、
前記基板の前記表面上に第1の金属膜を設ける工程であって、該第1の金属膜内に、前記キャパシタの前記第1の電極および前記誘導性素子の前記第1の巻き線が定められる工程と、
前記第1の金属膜上に誘電体材料から成る誘電体膜を設ける工程と、
前記誘電体膜上に望みのパターンに誘電体材料から成る分離層を設けて、前記分離層が、前記第1の巻き線を覆い、また、前記キャパシタの前記第1の電極の少なくとも一部は、前記誘電体膜に重なり、かつ前記分離層には重ならないようにする工程と、
前記誘電体膜および前記分離層上に第2の金属膜を設ける工程であって、該第2の金属膜内に、前記キャパシタの前記第2の電極が定められる工程と、を有する方法。 - 前記第1および第2の金属膜が、シード層を被着され、そして、めっき法を用いて望みの厚さに膜を付着させることによって設けられることを特徴とする請求項1に記載の方法。
- キャパシタおよび誘導性素子を有する電子デバイスであって、該キャパシタが、第1の電極と、第2の電極と、その間の誘電体とを含有し、また、該誘導性素子が、第1の巻き線を有し、
該デバイスが、基板を有し、該基板の表面上に、
当該誘導性素子の前記第1の巻き線および前記キャパシタの前記第1の電極が定められている第1の金属膜と、
前記キャパシタの前記第2の電極を有する第2の金属膜と、
一部が前記誘電体である、誘電体材料から成る誘電体膜と、が存在する電子デバイスにおいて、
前記第1の金属膜が、前記基板の前記表面と前記誘電体膜との間に存在し、最低動作周波数における侵入深さよりも大きな厚さを持ち、
誘電体材料から成るパターン化された分離層が、前記第1の金属膜と前記第2の金属膜との間に存在し、該分離層が、前記誘電体膜よりも小さい容量密度を持ち、
前記キャパシタの前記第1の電極の少なくとも一部は、前記誘電体膜に重なり、かつ前記分離層には重ならないことを特徴とする電子デバイス。 - 前記誘電体膜の前記容量密度が、前記分離層の前記容量密度よりも、少なくとも10倍高いことを特徴とする請求項3に記載の電子デバイス。
- 前記誘導性素子が、前記第2の金属膜内に存在し、かつ、前記分離層によって前記第1の巻き線から分離されている第2の巻き線を有することを特徴とする請求項3に記載の電子デバイス。
- 前記第1および第2の金属膜が、それぞれ、1ミクロン以上の厚さを持つことを特徴とする請求項4に記載の電子デバイス。
- 第1のMEMS電極および第2のMEMS電極を有する超小型電気機械素子が存在し、当該第1および当該第2のMEMS電極が、それぞれ、前記第1および前記第2の金属膜内に存在し、前記誘電体層および空気層が、前記第1のMEMS電極と前記第2のMEMS電極との間に存在することを特徴とする請求項3に記載の電子デバイス。
- 前記キャパシタおよび前記誘導性素子が、測定構造の一部であって、前記誘導性素子の前記第1の巻き線が、前記キャパシタの前記第1および前記第2の電極と相互に接続し、
前記測定構造が、さらに、第1および第2の伝送線を有し、該線が、前記第2の金属膜内に定められて、互いに実質的に平行に据えられており、そして、前記第1の金属膜への前記線の垂直投影が、前記第1の巻き線に重なり合うことを特徴とする請求項3に記載の電子デバイス。 - 誘電体の誘電率を測定するための測定構造が設けられた内部導電体を備えた多層基板であって、
第1および第2の電極と、その間の誘電体とを持つキャパシタと、
第1の巻き線を持つ誘導性素子であって、前記第1の巻き線が、前記キャパシタの前記第1および前記第2の電極と相互に接続している誘導性素子と、
第1および第2の伝送線であって、互いに平行に据えられており、前記誘導性素子の前記第1の巻き線と容量的・誘導的に結合している第1および第2の伝送線と、を有する多層基板。 - 前記基板に、第1および第2の金属膜が設けられており、前記第1の金属膜が、前記キャパシタの前記第1の電極および前記誘導性素子の前記第1の巻き線を有し、前記第2の金属膜が、前記キャパシタの前記第2の電極および前記伝送線を有し、前記第1の金属膜と前記第2の金属膜とが、前記キャパシタの前記誘電体を構成している誘電体材料より成る誘電体膜によって相互に分離されており、誘電体材料より成る分離層が、少なくとも、前記誘導性素子の前記第1の巻き線と前記伝送線との間に存在することを特徴とする請求項９に記載の多層基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01203071 | 2001-08-14 | ||
| PCT/IB2002/003230 WO2003017479A2 (en) | 2001-08-14 | 2002-08-14 | Electronic device and method of testing and of manufacturing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005514761A JP2005514761A (ja) | 2005-05-19 |
| JP4358624B2 true JP4358624B2 (ja) | 2009-11-04 |
Family
ID=8180787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003522266A Expired - Fee Related JP4358624B2 (ja) | 2001-08-14 | 2002-08-14 | 電子デバイス、テスト方法および製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7176550B2 (ja) |
| EP (1) | EP1436893B1 (ja) |
| JP (1) | JP4358624B2 (ja) |
| CN (1) | CN100407573C (ja) |
| AT (1) | ATE485627T1 (ja) |
| DE (1) | DE60238069D1 (ja) |
| WO (1) | WO2003017479A2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60238069D1 (de) | 2001-08-14 | 2010-12-02 | Nxp Bv | Elektronisches bauelement und verfahren zur herstellung |
| US7414858B2 (en) | 2002-04-11 | 2008-08-19 | Koninklijke Philips Electronics N.V. | Method of manufacturing an electronic device |
| JP3791614B2 (ja) | 2002-10-24 | 2006-06-28 | セイコーエプソン株式会社 | 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ |
| WO2004084405A2 (en) * | 2003-03-21 | 2004-09-30 | Philips Intellectual Property & Standards Gmbh | Multilayer stack with compensated resonant circuit |
| TWI300575B (en) * | 2003-11-18 | 2008-09-01 | Via Tech Inc | Coplanar transformer |
| JP2005198241A (ja) * | 2003-12-12 | 2005-07-21 | Sony Corp | フィルタ回路 |
| US7068138B2 (en) * | 2004-01-29 | 2006-06-27 | International Business Machines Corporation | High Q factor integrated circuit inductor |
| JP4707056B2 (ja) * | 2005-08-31 | 2011-06-22 | 富士通株式会社 | 集積型電子部品および集積型電子部品製造方法 |
| JP2008034626A (ja) * | 2006-07-28 | 2008-02-14 | Tdk Corp | 電子部品及びその製造方法 |
| JP2008211420A (ja) * | 2007-02-26 | 2008-09-11 | Seiko Instruments Inc | 発振器 |
| US7936045B2 (en) * | 2007-06-11 | 2011-05-03 | Infineon Technologies Ag | Integrated circuit with multi-stage matching circuit |
| US8353956B2 (en) | 2009-02-17 | 2013-01-15 | Valtech Cardio, Ltd. | Actively-engageable movement-restriction mechanism for use with an annuloplasty structure |
| US8278730B2 (en) | 2009-10-28 | 2012-10-02 | Infineon Technologies Austria Ag | High voltage resistance coupling structure |
| WO2011102198A1 (ja) * | 2010-02-19 | 2011-08-25 | リンテック株式会社 | 透明導電性フィルムおよびその製造方法並びに透明導電性フィルムを用いた電子デバイス |
| CN102739264A (zh) * | 2011-04-06 | 2012-10-17 | 王叶 | 可调射频电路以及制造该电路的方法 |
| WO2017111910A1 (en) * | 2015-12-21 | 2017-06-29 | Intel Corporation | High performance integrated rf passives using dual lithography process |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3027081B2 (ja) * | 1993-12-09 | 2000-03-27 | アルプス電気株式会社 | 薄膜素子 |
| DE4432727C1 (de) * | 1994-09-14 | 1996-03-14 | Siemens Ag | Integrierte Schaltungsstruktur mit einem aktiven Mikrowellenbauelement und mindestens einem passiven Bauelement |
| WO1997016836A1 (en) | 1995-10-31 | 1997-05-09 | The Whitaker Corporation | Rf transformer using multilayer metal polymer structures |
| US5998838A (en) * | 1997-03-03 | 1999-12-07 | Nec Corporation | Thin film transistor |
| US5854126A (en) * | 1997-03-31 | 1998-12-29 | Siemens Aktiengesellschaft | Method for forming metallization in semiconductor devices with a self-planarizing material |
| US5969422A (en) * | 1997-05-15 | 1999-10-19 | Advanced Micro Devices, Inc. | Plated copper interconnect structure |
| US6255714B1 (en) * | 1999-06-22 | 2001-07-03 | Agere Systems Guardian Corporation | Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor |
| DE60238069D1 (de) | 2001-08-14 | 2010-12-02 | Nxp Bv | Elektronisches bauelement und verfahren zur herstellung |
-
2002
- 2002-08-14 DE DE60238069T patent/DE60238069D1/de not_active Expired - Lifetime
- 2002-08-14 WO PCT/IB2002/003230 patent/WO2003017479A2/en active Application Filing
- 2002-08-14 AT AT02755466T patent/ATE485627T1/de not_active IP Right Cessation
- 2002-08-14 CN CN028158776A patent/CN100407573C/zh not_active Expired - Fee Related
- 2002-08-14 JP JP2003522266A patent/JP4358624B2/ja not_active Expired - Fee Related
- 2002-08-14 US US10/486,453 patent/US7176550B2/en not_active Expired - Lifetime
- 2002-08-14 EP EP02755466A patent/EP1436893B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN100407573C (zh) | 2008-07-30 |
| WO2003017479A2 (en) | 2003-02-27 |
| US7176550B2 (en) | 2007-02-13 |
| ATE485627T1 (de) | 2010-11-15 |
| CN1541444A (zh) | 2004-10-27 |
| EP1436893A2 (en) | 2004-07-14 |
| DE60238069D1 (de) | 2010-12-02 |
| WO2003017479A3 (en) | 2004-05-06 |
| US20040232519A1 (en) | 2004-11-25 |
| JP2005514761A (ja) | 2005-05-19 |
| EP1436893B1 (en) | 2010-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4358624B2 (ja) | 電子デバイス、テスト方法および製造方法 | |
| CN110036497B (zh) | 适用于宽带偏置的集成电子部件 | |
| KR100737188B1 (ko) | 전자 부품 및 그 제조 방법 | |
| JP4776618B2 (ja) | 半導体装置用のバックエンド工程伝送線路構造（バックエンド工程処理におけるサスペンデッド伝送線路構造の形成方法） | |
| US8324692B2 (en) | Integrated inductor | |
| JP3153163B2 (ja) | インダクタを有する半導体デバイス | |
| US20050124131A1 (en) | Method of forming an inductor with continuous metal deposition | |
| US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
| KR100452022B1 (ko) | 다중층금속중합체구조를이용한알에프변압기 | |
| KR100697405B1 (ko) | 전자 디바이스 | |
| US7473981B2 (en) | Electronic component | |
| US7482241B2 (en) | Method for fabricating metal-insulator-metal capacitor of semiconductor device with reduced patterning steps | |
| JP2005244848A (ja) | バランフィルタ | |
| Yu et al. | Integrated high-/spl kappa/(/spl kappa//spl sim/19) MIM capacitor with Cu/low-/spl kappa/interconnects for RF application | |
| KR20000071920A (ko) | 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 형성 방법 | |
| JP5005856B2 (ja) | 半導体基板の表面をオーバーレイする高性能集積回路のためのインダクターを形成する方法 | |
| JP2002334956A (ja) | 半導体装置の支持体及びその製造方法 | |
| KR101057922B1 (ko) | 온 웨이퍼 인덕터 및 그 제조방법 | |
| KR100379900B1 (ko) | 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 제조방법 | |
| JP2014042050A (ja) | ポストパッシベーション法を使用した高性能システムオンチップ | |
| JP2009246181A (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060710 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080701 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316354 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316354 |
|
| SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z02 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |