JPS6130298Y2 - - Google Patents
Info
- Publication number
- JPS6130298Y2 JPS6130298Y2 JP1976105307U JP10530776U JPS6130298Y2 JP S6130298 Y2 JPS6130298 Y2 JP S6130298Y2 JP 1976105307 U JP1976105307 U JP 1976105307U JP 10530776 U JP10530776 U JP 10530776U JP S6130298 Y2 JPS6130298 Y2 JP S6130298Y2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate electrode
- drain
- source
- dual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 24
- 238000000605 extraction Methods 0.000 claims description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 229910000927 Ge alloy Inorganic materials 0.000 description 4
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【考案の詳細な説明】
本考案はデユアルゲート電界効果トランジスタ
の構造に関する。
の構造に関する。
周波数が1GHz以上の超高周波帯における増幅
器等の高周波回路は、最近、マイクロ波集積回路
（MICと呼ぶ）化され、１枚から数枚の誘電体基
板上に構成されることが多くなつてきた。MICの
利点は小型軽量化が図れ、原価を低減することに
ある。このMICに用いる半導体装置、容量素子等
はケースあるいは容器に入れた装置として用い
ず、チツプのままの素子としてMICに組込まれ、
半導体素子としてのチツプは高周波回路基板に例
えば直径20μｍの金線を用いて接続される。この
ような半導体素子の一つとして、デユアルゲート
電界効果トランジスタがある。
器等の高周波回路は、最近、マイクロ波集積回路
（MICと呼ぶ）化され、１枚から数枚の誘電体基
板上に構成されることが多くなつてきた。MICの
利点は小型軽量化が図れ、原価を低減することに
ある。このMICに用いる半導体装置、容量素子等
はケースあるいは容器に入れた装置として用い
ず、チツプのままの素子としてMICに組込まれ、
半導体素子としてのチツプは高周波回路基板に例
えば直径20μｍの金線を用いて接続される。この
ような半導体素子の一つとして、デユアルゲート
電界効果トランジスタがある。
デユアルゲート電界効果トランジスタは第１図
に示す如く、ソース電極３とドレイン電極４の間
に、第一ゲート５と第二ゲート６が配置された構
造を有する。第１図におけるデユアルゲート電界
効果トランジスタはシヨツトキバリヤゲート型ガ
リウムヒ素電界効果トランジスタの断面を示し、
１はクロムをドーブした比抵抗が例えば107Ω−
cmの高抵抗を有する半絶縁性ガリウムヒ素基板で
あり、２は基板１上にエピタキシヤル成長され、
その不純物濃度が例えば１×1017cm-3であるｎ型
ガリウムヒ素活性層であり、第一ゲート５および
第二ゲート６は活性層２とシヨツトキバリヤを、
ソース３とドレイン４は活性層２とオーミツク接
触を有する。
に示す如く、ソース電極３とドレイン電極４の間
に、第一ゲート５と第二ゲート６が配置された構
造を有する。第１図におけるデユアルゲート電界
効果トランジスタはシヨツトキバリヤゲート型ガ
リウムヒ素電界効果トランジスタの断面を示し、
１はクロムをドーブした比抵抗が例えば107Ω−
cmの高抵抗を有する半絶縁性ガリウムヒ素基板で
あり、２は基板１上にエピタキシヤル成長され、
その不純物濃度が例えば１×1017cm-3であるｎ型
ガリウムヒ素活性層であり、第一ゲート５および
第二ゲート６は活性層２とシヨツトキバリヤを、
ソース３とドレイン４は活性層２とオーミツク接
触を有する。
デユアルゲート電界効果トランジスタは第一ゲ
ートに信号を加え、第二ゲートに印加された電圧
を制御することにより自動利得制御作用を、第一
ゲートに信号を加え、第二ゲートに局発発振周波
数の高周波を加えることによりミキサー作用を、
第一ゲートに適当な容量を介して接地することに
より増幅作用を、第二ゲートにパルスを加えるこ
とによりリミツタ作用を有するというように多岐
にわたる機能を有する。従つて、その応用は広範
囲にわたるために回路が多様化する。MICの回路
とこの素子の電極とは例えば金線等により結線さ
せるが結線の長さが長くなると寄生インダクタン
スが大きくなり、利得等の特性の低下を招き、そ
の素子の特性を十分に発揮できない場合が多い。
この様な結線方法の複雑さをさけ、素子の特性を
十分に発揮させるために、素子の例えばソース、
ドレイン、ゲート等の電極配置は多様化せざるを
得ない。しかし、この様な電極パターンの多様化
は少量多品種生産になり、その製造原価を下げる
ことは困難である。この様な原価の上昇は、MIC
の本来の目的に反する。
ートに信号を加え、第二ゲートに印加された電圧
を制御することにより自動利得制御作用を、第一
ゲートに信号を加え、第二ゲートに局発発振周波
数の高周波を加えることによりミキサー作用を、
第一ゲートに適当な容量を介して接地することに
より増幅作用を、第二ゲートにパルスを加えるこ
とによりリミツタ作用を有するというように多岐
にわたる機能を有する。従つて、その応用は広範
囲にわたるために回路が多様化する。MICの回路
とこの素子の電極とは例えば金線等により結線さ
せるが結線の長さが長くなると寄生インダクタン
スが大きくなり、利得等の特性の低下を招き、そ
の素子の特性を十分に発揮できない場合が多い。
この様な結線方法の複雑さをさけ、素子の特性を
十分に発揮させるために、素子の例えばソース、
ドレイン、ゲート等の電極配置は多様化せざるを
得ない。しかし、この様な電極パターンの多様化
は少量多品種生産になり、その製造原価を下げる
ことは困難である。この様な原価の上昇は、MIC
の本来の目的に反する。
本考案の目的は、かかる欠点を除去し、デユア
ルゲート電界効果トランジスタの多様な性能を十
分に発揮させることのできるデユアルゲート電界
効果トランジスタを提供することであり、その特
徴とする所は、第一ゲートと第二ゲート、ソース
とドレインとをそれぞれ対称に配置してあるた
め、ソースとドレイン、第一ゲートと第二ゲート
とを同時に各電極配置を変更することなく交換し
うる利点を有するところにある。
ルゲート電界効果トランジスタの多様な性能を十
分に発揮させることのできるデユアルゲート電界
効果トランジスタを提供することであり、その特
徴とする所は、第一ゲートと第二ゲート、ソース
とドレインとをそれぞれ対称に配置してあるた
め、ソースとドレイン、第一ゲートと第二ゲート
とを同時に各電極配置を変更することなく交換し
うる利点を有するところにある。
本考案によれば、第一ゲート電極パターンと第
二電極パターンがほぼ面対称に設けられ、かつ該
対称面に関して、ドレイン電極パターンとソース
電極パターンとがほぼ対称に設けられていること
を特徴とするデユアルゲート電界効果トランジス
タが得られる。
二電極パターンがほぼ面対称に設けられ、かつ該
対称面に関して、ドレイン電極パターンとソース
電極パターンとがほぼ対称に設けられていること
を特徴とするデユアルゲート電界効果トランジス
タが得られる。
本考案デユアルゲート電界効果トランジスタは
その対称性の故に自動利得制御用、増幅用および
リミツタ用等に適しており、これらの各用途にお
いてその特性を十分に発揮しうる。すなわち、電
極パターンの多様化を伴うことなく、広汎な用途
に適合しうるので、製造原価の低減に極めて効果
的である。
その対称性の故に自動利得制御用、増幅用および
リミツタ用等に適しており、これらの各用途にお
いてその特性を十分に発揮しうる。すなわち、電
極パターンの多様化を伴うことなく、広汎な用途
に適合しうるので、製造原価の低減に極めて効果
的である。
以下実施例に従つて、本考案を詳細に説明す
る。
る。
第２図ａおよびｂは本考案の一実施例を示すそ
れぞれ上面図およびＡ−A′方向の断面図であ
る。１′は比抵抗108Ω−cmの半絶縁性ガリウムヒ
素基板、２′は厚さ0.3μｍのｎ型ガリウムヒ素活
性層で濃度1017cm-3のシリコンを不純物として含
んでいる。３′はソース電極パターン、４′はドレ
イン電極パターンで、いずれも金ゲルマニウム合
金からなる。５′および６′はそれぞれ第一ゲート
電極パターンおよび第二ゲート電極パターンでい
ずれもアルミニウムからなり、活性層２′とシヨ
ツトキバリヤを形成している。本実施例において
は第一ゲート電極パターン、第二電極パターン、
ソース電極パターンおよびドレイン電極パターン
のいずれも左右対称性を有している。このように
対称性があるので極めて汎用性にとんだデユアル
ゲート電界効果トランジスタとなつている。
れぞれ上面図およびＡ−A′方向の断面図であ
る。１′は比抵抗108Ω−cmの半絶縁性ガリウムヒ
素基板、２′は厚さ0.3μｍのｎ型ガリウムヒ素活
性層で濃度1017cm-3のシリコンを不純物として含
んでいる。３′はソース電極パターン、４′はドレ
イン電極パターンで、いずれも金ゲルマニウム合
金からなる。５′および６′はそれぞれ第一ゲート
電極パターンおよび第二ゲート電極パターンでい
ずれもアルミニウムからなり、活性層２′とシヨ
ツトキバリヤを形成している。本実施例において
は第一ゲート電極パターン、第二電極パターン、
ソース電極パターンおよびドレイン電極パターン
のいずれも左右対称性を有している。このように
対称性があるので極めて汎用性にとんだデユアル
ゲート電界効果トランジスタとなつている。
第３図ａおよびびｂは本考案の他の実施例を示
すそれぞれ上面図およびＡ−A′方向の断面図で
ある。前記実施例と異なる点はソース３′，３″、
ドレイン４′，４″が各々２個宛設けられているこ
とである。この実施例特有の効果としては、ソー
ス、ドレインをそれぞれ１箇使用する場合に比べ
て、それぞれ２箇共使用する場合には高周波信号
の増幅出力が前者より増加する利点を有する。す
なわちゲート幅の増減と出力の増幅がほぼ比例す
ることから、ソースおよびドレインの箇数を増減
することにより出力を構造面からも調整できる。
すそれぞれ上面図およびＡ−A′方向の断面図で
ある。前記実施例と異なる点はソース３′，３″、
ドレイン４′，４″が各々２個宛設けられているこ
とである。この実施例特有の効果としては、ソー
ス、ドレインをそれぞれ１箇使用する場合に比べ
て、それぞれ２箇共使用する場合には高周波信号
の増幅出力が前者より増加する利点を有する。す
なわちゲート幅の増減と出力の増幅がほぼ比例す
ることから、ソースおよびドレインの箇数を増減
することにより出力を構造面からも調整できる。
しかも、第２図および第３図から明白なよう
に、第一および第二ゲート電極５′，６′のうちゲ
ート電極取り出し部はチヤンネル領域をつくる各
ゲート電極の中央に設けられている。したがつ
て、ゲート電圧はチヤンネル領域をつくる各ゲー
ト電極の中央部に印加、各々の両端部に伝わるこ
とになる。この結果、第一および第二ゲート電極
の両端部でのゲート電極抵抗成分による電圧降下
は実質的に等しく、かつその電圧降下も小さくな
り、ゲート電極の抵抗成分による特性劣化も防止
されている。
に、第一および第二ゲート電極５′，６′のうちゲ
ート電極取り出し部はチヤンネル領域をつくる各
ゲート電極の中央に設けられている。したがつ
て、ゲート電圧はチヤンネル領域をつくる各ゲー
ト電極の中央部に印加、各々の両端部に伝わるこ
とになる。この結果、第一および第二ゲート電極
の両端部でのゲート電極抵抗成分による電圧降下
は実質的に等しく、かつその電圧降下も小さくな
り、ゲート電極の抵抗成分による特性劣化も防止
されている。
次に本考案デユアルゲート電界効果トランジス
タの製造方法について説明する。
タの製造方法について説明する。
第４図ａ〜ｅは本考案デユアルゲート電界効果
トランジスタの製造方法の一実施例を工程順に示
す図、図ｃおよび図ｅはそれぞれ図ｂおよび図ｄ
のＡ−A′方向の断面図である。クロムをドーブ
した高抵抗例えば108Ω−cmの比抵抗をもつ半絶
縁性ガリウムヒ素基板１′上に、不純物として例
えばシリコンを例えば1017cm-3の濃度で含むｎ型
ガリウムヒ素層２′を例えば0.3μの厚さでエピタ
キシヤル成長させる第４図。１′上に２′を成長し
た後のウエハーを、写真食刻法を用いて、各電極
パツド部を絶縁するためにｎ型ガリウム砒素層の
一部を、その厚み方向において半絶縁性ガリウム
砒素基板に到達する迄、例えば、硫酸と過酸化水
素水と純水との混合液を用いて除去する第４図
ｂ，ｃ。次に写真食刻法を用いて、第４図ｄ，ｅ
に示すように、ソース電極パターン３′およびド
レイン電極パターン４′を例えば真空蒸着法によ
り形成する。この工程においては、例えば金ゲル
マニウム合金を各電極配置に相当する位置に被着
させ、例えば水素雰囲気中において400℃で熱処
理することにより、金ゲルマニウム合金はｎ型ガ
リウムヒ素層２′とオーミツク接触をソース電極
パターン３′およびドレイン電極パターン４′が得
られる。次に例えば、やはり写真食刻法を用い
て、第一ゲートおよび第二ゲート用の金属として
例えばアルミニウムを例えば真空蒸着法によりガ
リウム砒素上に被着し、第一ゲート電極パターン
５′および第二ゲート電極パターン６′を形成せし
める（第２図ａ，ｂ）。
トランジスタの製造方法の一実施例を工程順に示
す図、図ｃおよび図ｅはそれぞれ図ｂおよび図ｄ
のＡ−A′方向の断面図である。クロムをドーブ
した高抵抗例えば108Ω−cmの比抵抗をもつ半絶
縁性ガリウムヒ素基板１′上に、不純物として例
えばシリコンを例えば1017cm-3の濃度で含むｎ型
ガリウムヒ素層２′を例えば0.3μの厚さでエピタ
キシヤル成長させる第４図。１′上に２′を成長し
た後のウエハーを、写真食刻法を用いて、各電極
パツド部を絶縁するためにｎ型ガリウム砒素層の
一部を、その厚み方向において半絶縁性ガリウム
砒素基板に到達する迄、例えば、硫酸と過酸化水
素水と純水との混合液を用いて除去する第４図
ｂ，ｃ。次に写真食刻法を用いて、第４図ｄ，ｅ
に示すように、ソース電極パターン３′およびド
レイン電極パターン４′を例えば真空蒸着法によ
り形成する。この工程においては、例えば金ゲル
マニウム合金を各電極配置に相当する位置に被着
させ、例えば水素雰囲気中において400℃で熱処
理することにより、金ゲルマニウム合金はｎ型ガ
リウムヒ素層２′とオーミツク接触をソース電極
パターン３′およびドレイン電極パターン４′が得
られる。次に例えば、やはり写真食刻法を用い
て、第一ゲートおよび第二ゲート用の金属として
例えばアルミニウムを例えば真空蒸着法によりガ
リウム砒素上に被着し、第一ゲート電極パターン
５′および第二ゲート電極パターン６′を形成せし
める（第２図ａ，ｂ）。
第５図ａ〜ｄは本考案デユアルゲート電界効果
トランジスタの製造方法の他の実施例を工程順に
示す図で、図ｂおよび図ｄはそれぞれ図ａおよび
図ｃのＡ−A′方向の断面図である。半絶縁性ガ
リウムヒ素基板１′上にｎ型ガリウムヒ素を成長
させたのち、選択的に除去して活性層２′となす
（第５図ａ，ｂ）。次に金ゲルマニウム合金を蒸着
してソース電極パターン３′，３″およびドレイン
電極パターン４′，４″を形成して熱処理をほどこ
してオーミツク接触させる（第５図ｃ，ｄ）。最
後にアルミニウムを蒸着して第一ゲート電極パタ
ーン５′および第二ゲート電極パターン６′を形成
する（第３図ａ，ｂ）。
トランジスタの製造方法の他の実施例を工程順に
示す図で、図ｂおよび図ｄはそれぞれ図ａおよび
図ｃのＡ−A′方向の断面図である。半絶縁性ガ
リウムヒ素基板１′上にｎ型ガリウムヒ素を成長
させたのち、選択的に除去して活性層２′となす
（第５図ａ，ｂ）。次に金ゲルマニウム合金を蒸着
してソース電極パターン３′，３″およびドレイン
電極パターン４′，４″を形成して熱処理をほどこ
してオーミツク接触させる（第５図ｃ，ｄ）。最
後にアルミニウムを蒸着して第一ゲート電極パタ
ーン５′および第二ゲート電極パターン６′を形成
する（第３図ａ，ｂ）。
本考案によれば、ソースとドレイン、第一ゲー
トと第二ゲートとを同時に各電極配置を変更する
ことなく交換しうるから、デユアルゲート電界効
果トランジスタの多様な性能に応じて電極配置を
多様化する必要がなく、従つて特にMIC化する場
合、その製造原価低減に極めて有効である。ま
た、個別半導体素子としても、特定の位置および
方向性をもたないため、容器に入れて組立てる時
の作業性が向上し、製造原価低減にも役立つ。
トと第二ゲートとを同時に各電極配置を変更する
ことなく交換しうるから、デユアルゲート電界効
果トランジスタの多様な性能に応じて電極配置を
多様化する必要がなく、従つて特にMIC化する場
合、その製造原価低減に極めて有効である。ま
た、個別半導体素子としても、特定の位置および
方向性をもたないため、容器に入れて組立てる時
の作業性が向上し、製造原価低減にも役立つ。
かかるデユアルゲート電界効果トランジスタ
は、シヨツトキバリヤ型ガリウムヒ素電界効果ト
ランジスタばかりでなく、シリコン等他の半導体
で作られた接合型およびMOS型電界効果トラン
ジスタにも適用可能であることは言うまでもな
い。
は、シヨツトキバリヤ型ガリウムヒ素電界効果ト
ランジスタばかりでなく、シリコン等他の半導体
で作られた接合型およびMOS型電界効果トラン
ジスタにも適用可能であることは言うまでもな
い。
第１図はデユアルゲート電界効果トランジスタ
の基本構造図、第２図ａおよびｂは本考案の一実
施例を示すそれぞれ上面図およびＡ−A′方向の
断面図、第３図ａおよびｂは本考案の他の実施例
を示すそれぞれ上面図およびＡ−A′方向の断面
図、第４図ａ〜ｅは本考案デユアルゲート電界効
果トランジスタの製造方法の一実施例を工程順に
示す図で、図ｃおよび図ｅはそれぞれ図ｂおよび
ｄのＡ−A′方向の断面図、第５図ａ〜ｄは製造
方法の他の実施例を工程順に示す図で、図ｂおよ
びｄはそれぞれ図ａおよび図ｅのＡ−A′方向の
断面図である。 １，１′……半絶縁性ガリウムヒ素基板、２，
２′……ｎ型ガリウムヒ素活性層、３，３′，３″
……ソース電極パターン、４，４′，４″……ドレ
イン電極パターン、５，５′……第一ゲート電極
パターン、６，６′……第二ゲート電極パター
ン。
の基本構造図、第２図ａおよびｂは本考案の一実
施例を示すそれぞれ上面図およびＡ−A′方向の
断面図、第３図ａおよびｂは本考案の他の実施例
を示すそれぞれ上面図およびＡ−A′方向の断面
図、第４図ａ〜ｅは本考案デユアルゲート電界効
果トランジスタの製造方法の一実施例を工程順に
示す図で、図ｃおよび図ｅはそれぞれ図ｂおよび
ｄのＡ−A′方向の断面図、第５図ａ〜ｄは製造
方法の他の実施例を工程順に示す図で、図ｂおよ
びｄはそれぞれ図ａおよび図ｅのＡ−A′方向の
断面図である。 １，１′……半絶縁性ガリウムヒ素基板、２，
２′……ｎ型ガリウムヒ素活性層、３，３′，３″
……ソース電極パターン、４，４′，４″……ドレ
イン電極パターン、５，５′……第一ゲート電極
パターン、６，６′……第二ゲート電極パター
ン。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 独立して平行に延び互いに等しい形状に形成
された二つのゲート電極部と、これら二つのゲ
ート電極部の中央部から互いに反対方向に導出
され互いに対称な形状を有する二つのゲート電
極取り出し部と、一方のゲート電極取り出し部
の両側において前記ゲート電極部に平行して延
在するソース（又はドレイン）電極と、他方の
ゲート電極取り出し部の両側において前記ゲー
ト電極部に平行して延在し前記第１の電極と対
称な形状に形成されたドレイン（又はソース）
電極とを備えたことを特徴とするデユアルゲー
ト電界効果トランジスタ。 (2) 前記第１のゲート電極取り出し部の両側にお
いて設けられた前記ソース（又はドレイン）電
極は互いに連続し、前記第２のゲート電極取り
出し部の両側において設けられた前記ドレイン
（又はソース）電極は互いに連続することを特
徴とする実用新案登録請求の範囲第１項記載の
デユアルゲート電界効果トランジスタ。 (3) 前記第１のゲート電極取り出し部の両側にお
いて設けられた前記ソース（又はドレイン）電
極は互いに独立し、前記第２のゲート電極取り
出し部の両側において設けられた前記ドレイン
（又はソース）電極は互いに独立していること
を特徴とする実用新案登録請求の範囲第１項記
載のデユアルゲート電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976105307U JPS6130298Y2 (ja) | 1976-08-05 | 1976-08-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976105307U JPS6130298Y2 (ja) | 1976-08-05 | 1976-08-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5322666U JPS5322666U (ja) | 1978-02-25 |
| JPS6130298Y2 true JPS6130298Y2 (ja) | 1986-09-05 |
Family
ID=28715466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1976105307U Expired JPS6130298Y2 (ja) | 1976-08-05 | 1976-08-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130298Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57181170A (en) * | 1982-04-05 | 1982-11-08 | Nec Corp | Field effect transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5036081A (ja) * | 1973-08-03 | 1975-04-04 | ||
| JPS5115710A (en) * | 1974-07-31 | 1976-02-07 | Toyota Motor Co Ltd | Kyukibenojushinai fukunenshoshitsukaranaru nainenkikan |
-
1976
- 1976-08-05 JP JP1976105307U patent/JPS6130298Y2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5036081A (ja) * | 1973-08-03 | 1975-04-04 | ||
| JPS5115710A (en) * | 1974-07-31 | 1976-02-07 | Toyota Motor Co Ltd | Kyukibenojushinai fukunenshoshitsukaranaru nainenkikan |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5322666U (ja) | 1978-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2951629B2 (ja) | Ｓｉ／ＳｉＧｅ接合型電界効果トランジスタ及びその製法 | |
| KR920009718B1 (ko) | 화합물반도체장치 및 그 제조방법 | |
| US7307298B2 (en) | Semiconductor device | |
| US4107720A (en) | Overlay metallization multi-channel high frequency field effect transistor | |
| US3950777A (en) | Field-effect transistor | |
| US4298879A (en) | Field effect transistor | |
| US3333168A (en) | Unipolar transistor having plurality of insulated gate-electrodes on same side | |
| US4016643A (en) | Overlay metallization field effect transistor | |
| US4551904A (en) | Opposed gate-source transistor | |
| JP2005340549A (ja) | 半導体装置およびその製造方法 | |
| JPS6130298Y2 (ja) | ||
| US3296508A (en) | Field-effect transistor with reduced capacitance between gate and channel | |
| US4951099A (en) | Opposed gate-source transistor | |
| JP3087278B2 (ja) | モノリシック集積回路素子 | |
| JPH0722310A (ja) | 半導体集積回路の製造方法 | |
| EP0076006A2 (en) | Semiconductor device comprising a field effect transistor | |
| JPH05335487A (ja) | 伝送回路素子 | |
| JPS63164504A (ja) | 半導体装置 | |
| JPS63211771A (ja) | 電界効果型トランジスタ | |
| JPS63263771A (ja) | 化合物半導体デバイス | |
| JPH1197349A (ja) | 化合物半導体装置およびその製造方法 | |
| JPS60260159A (ja) | 半導体装置 | |
| JP2746240B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06260510A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPS6167274A (ja) | 半導体装置の製造方法 |