JPH0964164A

JPH0964164A - 半導体装置およびその製造方法

Info

Publication number: JPH0964164A
Application number: JP7216378A
Authority: JP
Inventors: Toshio Wada; 俊男和田
Original assignee: Nippon Steel Semiconductor Corp
Current assignee: UMC Japan Co Ltd
Priority date: 1995-08-24
Filing date: 1995-08-24
Publication date: 1997-03-07

Abstract

(57)【要約】【課題】従来以上に集積度の向上を図り得るフィール
ド・シールド構造を有する半導体装置およびその製造方
法を提供する。【解決手段】半導体基板１上に形成された素子を電気
的に絶縁分離するためのフィールド・シールド分離構造
１２を備えた半導体装置において、不活性領域１１内に
溝１３が形成され、溝１３の内部にフィールド・シール
ド絶縁膜６、フィールド・シールド電極７が埋設される
とともに、フィールド・シールド電極７の上面が半導体
基板１の表面と同一平面とされ、かつフィールド・シー
ルド電極７が溝１３の底面に形成された高濃度Ｐ型領域
８により半導体基板１と導電接合している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、微細加工技術で実
現される高い集積度のＭＯＳＬＳＩを含む半導体装置お
よびその製造方法に関するものである。

【０００２】

【従来の技術】シリコンを半導体基板として使用した半
導体装置においては、従来から、素子分離法として基板
上に選択的に厚い熱酸化膜を形成する、いわゆるＬＯＣ
ＯＳ法がよく用いられてきた。ところが、ＬＯＣＯＳ法
では厚い熱酸化膜の周縁から活性領域に向かって横方向
に成長する酸化膜領域、いわゆるバーズビーク（Bird's
Beak）が微細化の障害となるため、近年、他の素子分離
技術、特にフィールド・シールド素子分離法が注目され
てきている。

【０００３】フィールド・シールド素子分離法は、例え
ば、日経マイクロデバイス、１９９２年６月号第８４〜
８８頁に示されているように、半導体素子を形成する活
性領域の間にフィールド・シールド絶縁膜とフィールド
・シールド電極からなるＭＯＳ構造（以下、フィールド
・シールド分離構造と称する）を設け、フィールド・シ
ールド電極を基準電位（例えばＧＮＤ、０Ｖ）に固定す
ることにより、基板表面において寄生チャネルが形成さ
れることを防止して活性領域間の絶縁分離を行なうもの
である。

【０００４】さらに、このフィールド・シールド素子分
離法の改良版としては、特開平５−１０９８８６号公報
に、フィールド・シールド絶縁膜とフィールド・シール
ド電極からなるフィールド・シールド分離構造を半導体
基板に設けた溝（トレンチ）の内部に埋め込んだ構造の
ものが開示されており、より集積度の高い集積回路を実
現することが期待されている。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
フィールド・シールド分離構造は集積度の面で未だ不満
足なものであった。例えば、集積度の向上を目的として
フィールド・シールド構造を溝の内部に埋め込んだ、前
記公報に記載の半導体装置でさえも、基板上に位置する
フィールド・シールド電極の上部の幅が溝の幅以上に大
きいことから、フィールド・シールド分離構造、すなわ
ち不活性領域に多くの面積を要してしまうという問題が
あった。そこで、従来以上の集積度の向上を実現するた
めには、従来のフィールド・シールド構造に更なる技術
改良を加えることが必要とされていた。

【０００６】本発明は、上記の事情に鑑みてなされたも
のであって、従来以上に集積度の向上を図り得るフィー
ルド・シールド分離構造を有する半導体装置、およびそ
の種の半導体装置を容易に実現し得る製造方法を提供す
ることを目的とする。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、半導体基板上に形成され
た複数の素子を電気的に絶縁分離するための、フィール
ド・シールド絶縁膜とフィールド・シールド電極を有す
るフィールド・シールド分離構造を備えた半導体装置に
おいて、前記フィールド・シールド分離構造が形成され
る不活性領域内に前記半導体基板の表面側に開口し前記
素子を構成する拡散層の深さ以上の深さを有する溝が形
成され、該溝の側面に前記フィールド・シールド絶縁膜
が被着され、その内部に前記フィールド・シールド電極
が埋設されるとともに、該フィールド・シールド電極の
上面が前記半導体基板の表面と同一平面とされ、かつ該
フィールド・シールド電極が前記溝の底面で前記半導体
基板と導電接合していることを特徴とするものである。

【０００８】また、前記導電接合の具体的手段として
は、溝の底面でフィールド・シールド電極と半導体基板
を直接接触させ、溝の底面に位置する半導体基板上に半
導体基板と同一導電型の不純物導入領域を形成すればよ
い。さらに、溝の底面に加えて、溝の側面に位置する半
導体基板上に不純物導入領域を形成してもよい。

【０００９】そして、前記フィールド・シールド絶縁膜
を、半導体基板側に形成される二酸化硅素膜とフィール
ド・シールド電極側に形成される窒化硅素膜の２層構造
としたり、逆に半導体基板側に形成される窒化硅素膜と
フィールド・シールド電極側に形成される二酸化硅素膜
の２層構造としたり、半導体基板側からフィールド・シ
ールド電極側に向けて順次形成される二酸化硅素膜−窒
化硅素膜−二酸化硅素膜の３層構造としてもよい。

【００１０】本発明の半導体装置によれば、素子を構成
する拡散層の深さ以上の深さを有する溝の内部にフィー
ルド・シールド絶縁膜、フィールド・シールド電極が埋
設されているため、分離すべき拡散層相互の分離間隔は
溝の幅寸法と深さ寸法の２倍の合計の長さとなり、埋込
み型でないフィールド・シールド分離構造の場合と比べ
て実質的に増大する。それに加えて、本発明の半導体装
置の場合、フィールド・シールド電極の上面が半導体基
板表面と同一平面とされているので、基板表面にてフィ
ールド・シールド分離構造が要する面積は溝の幅の分だ
けで済む。さらに、フィールド・シールド電極が溝の底
面で半導体基板と導電接合しているため、フィールド・
シールド電極に電圧印加するための導出電極配線を電極
の上方に設ける必要がなくなる。これらの作用により、
本発明の半導体装置は、従来のフィールド・シールド分
離構造を有する半導体装置に比べて微細化を図ることが
できる。

【００１１】一方、本発明の半導体装置の製造方法は、
半導体基板上に形成された複数の素子を電気的に絶縁分
離するためのフィールド・シールド絶縁膜とフィールド
・シールド電極を有するフィールド・シールド分離構造
を備えた半導体装置の製造方法において、前記フィール
ド・シールド分離構造が形成される不活性領域内に前記
半導体基板の表面側に開口し前記素子を構成する拡散層
の深さ以上の深さを有する溝を形成する第１の工程と、
該溝の内面を被覆する前記フィールド・シールド絶縁膜
を形成する第２の工程と、該第２の工程で形成したフィ
ールド・シールド絶縁膜の前記溝の底面にあたる部分を
除去する第３の工程と、前記溝の底面に位置する前記半
導体基板上に該半導体基板と同一導電型の不純物導入領
域を形成するとともに、前記溝の内部にその上面が前記
半導体基板の表面と同一平面となるようなフィールド・
シールド電極を形成する第４の工程を有することを特徴
とするものである。

【００１２】また、フィールド・シールド電極と半導体
基板の導電接合を実現する具体的な手段としては、フィ
ールド・シールド絶縁膜が除去された溝の底面に対して
イオン注入を施すことにより不純物導入領域を形成し、
その後、多結晶半導体膜を前記溝の内部に埋め込むこと
によりフィールド・シールド電極を形成すればよい。も
しくは、半導体基板と同一導電型の不純物を導入した多
結晶半導体膜を溝の内部に埋め込むことによりフィール
ド・シールド電極を形成し、その後、熱処理による多結
晶半導体膜からの不純物拡散により不純物導入領域を形
成してもよい。さらに、第１の工程で溝を形成した後、
第２の工程でフィールド・シールド絶縁膜を形成する前
に、半導体基板と同一導電型の不純物拡散を施すことに
より、溝の底面だけでなく、側面にあたる半導体基板上
に半導体基板と同一導電型の不純物導入領域を形成して
もよい。

【００１３】また、前記第２の工程においては、半導体
基板側から二酸化硅素膜、窒化硅素膜を順次積層した
り、その逆に半導体基板側から窒化硅素膜、二酸化硅素
膜を順次積層することによる２層構造のフィールド・シ
ールド絶縁膜、もしくは、半導体基板側から二酸化硅素
膜、窒化硅素膜、二酸化硅素膜を順次積層することによ
る３層構造のフィールド・シールド絶縁膜を形成しても
よい。

【００１４】また、前記第４の工程においては、フィー
ルド・シールド絶縁膜上にフィールド・シールド電極と
なるべき多結晶半導体膜を成膜しこの多結晶半導体膜を
溝の内部に埋め込んだ後、半導体基板の表面が露出する
まで多結晶半導体膜の平坦加工を施すことによってフィ
ールド・シールド電極の上面を半導体基板の表面と同一
平面とすることが望ましい。そして、その具体的手段と
しては、多結晶半導体膜の成膜を硅素の気相成長法によ
り行なうとともに、多結晶半導体膜の平坦加工を化学的
機械研磨法、エッチバック法、ウェットエッチングによ
る平坦化腐食法のいずれかにより行なうことができる。

【００１５】本発明の半導体装置の製造方法によれば、
上記のような微細化に対応し得る半導体装置を容易に製
造することができる。例えば、第３の工程において、フ
ィールド・シールド絶縁膜上にフィールド・シールド電
極となるべき多結晶半導体膜を溝の深さ以上の膜厚とな
るように硅素の気相成長法により成膜した後、化学的機
械研磨法、エッチバック法、ウェットエッチングによる
平坦化腐食法のいずれかにより多結晶半導体膜の平坦加
工を行なうと、フォトリソグラフィー技術を用いること
なく、上面が基板表面と同一平面をなすフィールド・シ
ールド電極を形成することができる。

【００１６】

【発明の実施の形態】以下、本発明の第１の実施の形態
を図１〜図４を参照して説明する。図１は本実施の形態
のＭＯＳＬＳＩ（半導体装置）におけるフィールド・シ
ールド分離構造を示す図であって、図中符号１はＰ型半
導体基板、２はＮ型ＭＯＳトランジスタ（分離すべき素
子）、３はソース拡散層、４はドレイン拡散層、５はゲ
ート電極、６はフィールド・シールド絶縁膜、７はフィ
ールド・シールド電極、８は高濃度Ｐ型領域（半導体基
板と同一導電型の不純物導入領域）である。

【００１７】図１に示すように、Ｐ型半導体基板１表面
の活性領域９にＮ型ＭＯＳトランジスタ２が形成されて
いる。Ｎ型ＭＯＳトランジスタ２は、多結晶シリコンか
らなるゲート電極５と、二酸化硅素からなるゲート絶縁
膜１０と、ＬＤＤ（LightlyDoped Drain）構造のＮ型の
ソース、ドレイン拡散層３、４で構成されている。そし
て、各活性領域９間が不活性領域１１とされ、この不活
性領域１１内にＮ型ＭＯＳトランジスタ２同士を電気的
に絶縁分離するためのフィールド・シールド分離構造１
２が形成されている。

【００１８】フィールド・シールド分離構造１２は、フ
ィールド・シールド絶縁膜６とフィールド・シールド電
極７と高濃度Ｐ型領域８で構成されている。不活性領域
１１内には、Ｐ型基板１の表面側に開口しソース、ドレ
イン拡散層３、４の深さ以上の深さを有する溝１３が形
成されており、溝１３の側面にフィールド・シールド絶
縁膜６が被着されている。さらに、溝１３の内部にはフ
ィールド・シールド絶縁膜６を介してフィールド・シー
ルド電極７が埋設され、フィールド・シールド電極７の
上面はＰ型基板１の表面と同一平面となっている。ま
た、フィールド・シールド電極７の上方には層間絶縁膜
１４が形成されている。そして、溝１３の底部には、Ｐ
型基板１中より高い濃度のボロンを含む高濃度Ｐ型領域
８が形成されている。

【００１９】さらに、ソース、ドレイン拡散層３、４か
らコンタクトホール１５を介して電極配線１６がそれぞ
れ形成されている。

【００２０】以下、上記構成のＭＯＳＬＳＩを製造する
方法について図２〜図４を用いてその手順に沿って説明
する。まず、図２（ａ）に示すように、比抵抗３〜４Ω
・cm のＰ型シリコン単結晶基板１からなるウェハＷの
表面に、Ｎ型ＭＯＳトランジスタを形成すべき領域とな
る活性領域９上に残した二酸化硅素膜１７をエッチング
・マスクとして不活性領域に溝１３をそれぞれ形成する
（第１の工程）。

【００２１】なお、溝１３の加工は塩素ガスを用いたド
ライエッチング法により行ない、溝１３の深さを０．５
〜１．５μｍ、幅を０．２〜０．５μｍ程度とする。ま
た、ドライエッチング時にはサイドエッチングが入る条
件で行ない、溝１３の幅Ａが二酸化硅素膜１７の開口部
の幅Ｂに０．０２〜０．２μｍ程度のサイドエッチング
食い込み量Ｃを加えたものとなるようにする。これによ
り、以降の絶縁分離が容易になる。そして、この溝１３
により各活性領域９の周囲を囲んで活性領域９間を分離
する。

【００２２】つぎに、図２（ｂ）に示すように、ウェハ
Ｗの表面に熱酸化処理または気相成長法により膜厚１０
〜８０ｎｍの二酸化硅素の絶縁膜１８を形成し、活性領
域９上の二酸化硅素膜１７および溝１３の内面をこの絶
縁膜１８で覆うようにする（第２の工程）。

【００２３】そして、図２（ｃ）に示すように、ウェハ
Ｗの全面にドライエッチングを施すことによって溝１３
の底面部分の絶縁膜１８を除去し、溝１３の底面におい
て基板１を露出させる（第３の工程）。なお、このドラ
イエッチング工程では、異方性エッチングの条件にて絶
縁膜１８を上方からエッチングすることにより、活性領
域９上面にあたる絶縁膜１８と溝１３の底面にあたる絶
縁膜１８が除去され、溝１３の側面にあたる絶縁膜１８
が残るようにする。

【００２４】その後、図２（ｄ）に示すように、イオン
注入法により溝１３の底面にあたる基板１中にボロンを
導入し、この部分に濃度１０¹⁸〜１０²⁰ions/cm² 程度
の高濃度Ｐ型領域８を形成し、ついで、気相成長法によ
りフィールド・シールド電極となる膜厚１００〜５００
ｎｍの多結晶シリコン膜１９（多結晶半導体膜）を形成
する。この際、多結晶シリコン膜１９は、溝１３を完全
に埋め込んでウェハＷの全面を覆う形状になるととも
に、多結晶シリコン１９の気相成長時に同時にリンまた
はボロンのような不純物を含有させるか、気相成長工程
後に不純物導入を行なうかのいずれかの方法により多結
晶シリコン膜１９を導電性を有するものとする。

【００２５】なお、本実施の形態においては、イオン注
入法によりボロンを含む高濃度Ｐ型領域８を形成し、つ
いで、気相成長法により多結晶シリコン膜１９を形成し
たが、この方法に代えて、高濃度Ｐ型領域を形成する前
に、基板と同一導電型の不純物であるボロンを含む多結
晶シリコン膜を溝の内部に埋め込んでフィールド・シー
ルド電極を形成し、後工程での熱処理による多結晶シリ
コン膜からのボロン拡散により高濃度Ｐ型領域を形成し
てもよい。この方法を採った場合、イオン注入工程を省
略できるという利点がある。

【００２６】ついで、図３（ｅ）に示すように、ウェハ
Ｗの表面側から基板１の表面が露出するまで化学的機械
研磨法（Chemical Mechano-Polishing 、以下、ＣＭＰ
法と称する）を行ない、基板１表面上の多結晶シリコン
膜１９を除去し、溝１３の内部のみに埋め込んだ形状と
する。なお、ＣＭＰ法とは、雑誌「電子材料」１９９３
年６月号第４１〜６２頁に詳述されているように、アル
カリ溶液、砥粒剤等を用いた化学的・機械的研磨により
ウェハ表面を平坦化する技術である。そして、この研磨
と同時もしくは研磨後に活性領域９の基板１表面を保護
していた二酸化硅素膜１７も除去する。このようにし
て、溝１３の側面に残った二酸化硅素膜１８がフィール
ド・シールド絶縁膜６に、その内部に埋め込まれた多結
晶シリコン膜１９がフィールド・シールド電極７になる
（第４の工程）。

【００２７】その後、図３（ｆ）に示すように、活性領
域９に対して従来一般のＭＯＳトランジスタ形成工程が
行なわれる。すなわち、活性領域９にあたる基板１の表
面に熱酸化法により膜厚１０〜１４ｎｍの二酸化硅素か
らなるゲート絶縁膜１０を形成し、その上面に形成する
多結晶シリコンのゲート電極５をマスクとした砒素のイ
オン注入法により拡散深さ０．１μｍ、濃度１０¹⁷〜１
０¹⁸ions/cm² 程度の浅い低濃度Ｎ型拡散層２０を形成
し、これらをＮ型ＭＯＳトランジスタ２のソース、ドレ
イン拡散層３、４とする。

【００２８】さらに、図３（ｇ）に示すように、これら
トランジスタ２をＬＤＤ構造とするための工程が行なわ
れる。すなわち、各トランジスタ２のゲート電極５の両
側面に形成された絶縁膜２１、２１をゲート電極５とと
もにマスクとしてＮ型不純物である砒素をイオン注入法
により導入することにより、拡散深さ約０．３μｍ、濃
度１０¹⁸〜１０²¹ions/cm² 程度の深い高濃度Ｎ型拡散
層２２を形成する。すると、この高濃度Ｎ型拡散層領域
２２は、先の低濃度Ｎ型領域２０よりゲート電極５から
離れて位置することにより短チャネル効果を防ぎ、かつ
ソース、ドレイン拡散層３、４の抵抗値を引き下げる効
果を奏する。また、フィールド・シールド電極７の表面
および各ソース、ドレイン拡散層３、４の表面には熱酸
化による二酸化硅素膜２３が形成される。

【００２９】その後、図３（ｈ）に示すように、従来一
般のＭＯＳデバイスのプロセス・フローと同様に、ウェ
ハＷの表面にボロンおよびリンを含有するシリケート・
ガラス（ＢＰＳＧ）のような層間絶縁膜１４を形成し、
通常のフォトリソグラフィー技術を用いてソース、ドレ
イン拡散層３、４上にコンタクトホール１５を形成す
る。

【００３０】さらに、図３（ｉ）に示すように、導電性
多結晶シリコン、窒化チタン、チタン・タングステンを
バリヤ膜として、タングステン、アルミニウム等を単層
あるいは積層構造にした電極配線１６の形成工程を行な
う。このようにして本実施の形態のＭＯＳＬＳＩが完成
する。

【００３１】本実施の形態のＭＯＳＬＳＩにおいては、
ソース、ドレイン拡散層３、４の深さ以上の深さを有す
る溝１３の内部にフィールド・シールド絶縁膜６、フィ
ールド・シールド電極７が埋め込まれているため、分離
すべき拡散層３、４相互の分離間隔は溝１３の幅寸法と
深さ寸法の２倍の合計の長さとなり、埋込み型でないフ
ィールド・シールド分離構造の場合と比べて実質的に増
大する。その際、溝１３の深さがソース、ドレイン拡散
層３、４深さより深くなる程、絶縁分離性能は高くな
る。

【００３２】それに加えて、特に本実施の形態の場合、
フィールド・シールド電極７が基板１上に延びることな
くその上面が基板１表面と同一平面となっているので、
基板１表面にてフィールド・シールド分離構造１２が要
する面積は溝１３の幅の分だけで済み、従来の埋込み型
のフィールド・シールド分離構造の場合と比べて不活性
領域１１の面積を縮小することができる。さらに、フィ
ールド・シールド電極７が基板１と絶縁されることなく
溝１３の底面で基板１と導電接合しているため、フィー
ルド・シールド電極７に対して基板１側から電圧印加す
ることができ、電圧印加用の導出電極配線を必ずしもフ
ィールド・シールド電極７の上方に設ける必要がなくな
る。これらの効果があいまって、本実施の形態における
フィールド・シールド分離構造１２の採用によりＭＯＳ
ＬＳＩの微細化が図れ、更なる集積度の向上を図ること
ができる。

【００３３】また、本実施の形態のＭＯＳＬＳＩの製造
方法によれば、フィールド・シールド絶縁膜６上に気相
成長法により多結晶シリコン膜１９を成膜した後、ＣＭ
Ｐ法によりウェハＷ表面の平坦加工を行なうため、フォ
トリソグラフィー技術を用いることがないので、製造プ
ロセスを簡易化することができ、フォトマスクを使用し
ない分、従来のフィールド・シールド分離構造の場合に
比べて製造コストの低減を図ることができる。

【００３４】次に、本発明の第２の実施の形態について
図５を用いて説明する。本実施の形態のＭＯＳＬＳＩに
おけるフィールド・シールド分離構造が第１の実施の形
態と異なる点は、フィールド・シールド絶縁膜を単層構
造ではなく多層構造とした点、および、溝の側面側にも
不純物導入領域を設けた点である。したがって、図５に
おいて第１の実施の形態と同一機能の部分には同一の符
号を付し、説明を省略する。

【００３５】図５に示すように、本実施の形態において
は、Ｐ型シリコン単結晶基板１の表面に溝１３を形成し
た後（図２（ａ）に示す工程の後）、基板１と同一導電
型の不純物であるボロン拡散を行ない、溝１３の内面全
体に濃度１０¹⁷〜１０¹⁸ions/cm² 程度のＰ型領域２５
（不純物導入領域）を形成する。なお、溝１３の内面の
うち、基板１の表面近傍は後のＮ型ソース・ドレイン領
域形成工程によりＮ型不純物領域に置換される。

【００３６】その後、溝１３の内面および基板１の表面
に二酸化硅素膜２６−窒化硅素膜２７−二酸化硅素膜２
８の３層構造の絶縁膜２９（フィールド・シールド絶縁
膜６）を形成し、異方性エッチングにより溝１３の底面
部分の基板１を露出させた後、その上面に多結晶シリコ
ン１９を気相成長させる。そして、第１の実施の形態と
同様、ＣＭＰ法によるウェハ表面の平坦化処理を施すこ
とにより、多結晶シリコン１９からなるフィールド・シ
ールド電極７と基板１表面を同一平面に加工する。

【００３７】ここで、前記３層構造の絶縁膜２９は、溝
１３の内面を含む基板１の表面を熱酸化処理することに
より膜厚２〜４ｎｍの二酸化硅素膜２６を形成し、つい
で、気相成長法により膜厚４〜１２ｎｍの窒化硅素膜２
７を形成し、ついで、この窒化硅素膜２７を熱酸化処理
することにより膜厚１〜４ｎｍの二酸化硅素膜２８を形
成することによって得られるものである。

【００３８】以降の工程は第１の実施の形態と全く同様
であり、ゲート絶縁膜形成工程、ゲート電極形成工程、
ソース・ドレイン拡散層形成工程、層間絶縁膜形成工
程、コンタクトホール形成工程、電極配線形成工程を経
て、図５のＭＯＳＬＳＩが完成する。なお、本実施の形
態の場合、電極配線１６は、窒化チタン−タングステン
膜を順次コンタクトホール１５内に埋込み、コンタクト
ホール１５にて層間絶縁膜１４の上面に延びて他の素子
電極と接続するアルミニウム配線を有している。

【００３９】本実施の形態の場合も第１の実施の形態と
同様の効果を奏することができる。すなわち、フィール
ド・シールド絶縁膜６とフィールド・シールド電極７か
らなるフィールド・シールド分離構造１２が基板１表面
上に延び出すことがなく、かつフィールド・シールド電
極７への電圧印加用の配線を必ずしも上方に設ける必要
がなくなるため、集積度の向上が図れると同時に、フィ
ールド・シールド電極７の上面を基板１表面と同一表面
とする手段はＣＭＰ法による簡易な平坦化処理工程であ
るため、高い集積度のＭＯＳＬＳＩを経済性良く製造す
ることができる。

【００４０】一方、本実施の形態のＭＯＳＬＳＩは第１
の実施の形態と異なり、溝１３の底面のみならず、溝１
３の側面にもＰ型領域２５を設けたことによって、溝１
３の底面側のＰ型領域２５がフィールド・シールド電極
７への電圧供給の役目を果たすとともに、溝１３の側面
側のＰ型領域２５が溝１３を介して隣接するＮ型ソース
・ドレイン拡散層３、４間で反転層が形成されるのを防
止する役目を果たす。したがって、この構造を採用した
ことでさらに絶縁分離効果を高めることができる。

【００４１】また、本実施の形態では、フィールド・シ
ールド絶縁膜６を構成する膜として二酸化硅素膜２６、
２８と窒化硅素膜２７が用いられているため、フィール
ド・シールド絶縁膜６を実効的に薄膜化して絶縁分離効
果を高めることができる。さらに、二酸化硅素膜２６、
２８と窒化硅素膜２７による多層絶縁膜２９はフィール
ド・シールド電極７を構成する多結晶シリコン１９にリ
ンやボロンが導入されていても遮蔽性に優れた絶縁膜と
なる。すなわち、本実施の形態によれば、フィールド・
シールド絶縁膜６を多層複合膜とすることにより、単層
膜に比較して実効的に薄い膜厚の絶縁膜を欠陥少なく形
成することができ、歩留を向上して経済性を高めるとと
もに絶縁分離効果を高めることができる。

【００４２】なお、第１、第２の実施の形態において
は、多結晶シリコン膜１９を成膜した後、ウェハＷ表面
の平坦加工を行なう手段としてＣＭＰ法を用いたが、こ
れに代えて、フォトレジストを厚く塗布した後にウェハ
全面のドライエッチングを行なうエッチバック法、もし
くは弗酸と硝酸を主成分とする混合エッチング液の流体
中でのウェットエッチングによる平坦化腐食法を採用し
てもよい。これらの方法を用いた場合でも上記実施の形
態と同様、製造プロセスの簡易化、製造コストの低減と
いった効果を奏することができる。

【００４３】そして、フィールド・シールド電極７は、
上記実施の形態のように必ずしも溝１３の内部全体に充
填される必要はなく、電極の内部に空隙が存在する構
造、もしくは多結晶シリコン膜の気相成長に引き続いて
二酸化硅素膜を再度気相成長し、その後、ＣＭＰ法を施
して絶縁膜で充填する構造としてもよい。

【００４４】また、各種の寸法は上記実施の形態に限る
ものでは勿論なく、例えば他の寸法の例として溝の幅を
８０ｎｍ〜数ｍｍ、溝の深さをソース・ドレイン拡散層
深さ〜１０μｍ、フィールド・シールド絶縁膜の膜厚を
５〜２００ｎｍ、多結晶シリコン膜の膜厚を４０〜８０
０ｎｍ程度とすることができる。

【００４５】また、第２の実施の形態における二酸化硅
素膜２６−窒化硅素膜２７−二酸化硅素膜２８の３層構
造の絶縁膜２９は、いずれか一方の二酸化硅素膜を省略
して２層構造としても多層複合膜としての効果を奏する
ことができる。

【００４６】次に、本発明の半導体装置の第３の実施の
形態について図６を参照して説明する。本実施の形態
は、特にフィールド・シールド電極への電圧印加の関係
を示すものであり、図６は本実施の形態のＭＯＳＬＳＩ
の縦構造および結線を示す断面図である。

【００４７】図６に示すように、Ｐ型単結晶シリコン基
板３１の表面にＮ−Ｗｅｌｌと称するＮ型領域３２が形
成され、このＮ−Ｗｅｌｌ領域３２内にＰ型ＭＯＳトラ
ンジスタＴＲp が形成されている。その一方、Ｐ型基板
３１表面にはＮ型ＭＯＳトランジスタＴＲN1 、ＴＲN2
が形成されており、本実施例の半導体装置はＣＭＯＳ構
造のＬＳＩを構成している。

【００４８】Ｎ型ＭＯＳトランジスタＴＲN1 、ＴＲN2
の絶縁分離はこれらトランジスタ間の溝内に形成された
フィールド・シールド分離構造でなされ、フィールド・
シールド電極３３、３３からは必要に応じて電極配線Ｆ
ＳN が導出されている。また、Ｎ型ＭＯＳトランジスタ
ＴＲN1 については、ゲート電極３４から電極配線ＧN
が、Ｎ型ソース拡散層３５から電極配線ＳN が、Ｎ型ド
レイン拡散層３６から電極配線ＤN が、Ｐ型基板３１の
裏面に電極配線ＳＢN がそれぞれ設けられている。な
お、基板電極ＳＢN の電位は、Ｐ型基板３１とリンを含
むＮ型フィールド・シールド電極３３との間にＰＮ接合
を有するが、Ｎ型フィールド・シールド電極３３および
電極配線ＦＳN とほぼ同電位である。

【００４９】一方、Ｎ−Ｗｅｌｌ領域３２内に形成され
たＰ型ＭＯＳトランジスタＴＲP の絶縁分離もＮ型ＭＯ
Ｓトランジスタ間のものと同様のフィールド・シールド
分離構造でなされ、各フィールド・シールド電極３７、
３７からは必要に応じて電極配線ＦＳp が導出されてい
る。また、Ｐ型ＭＯＳトランジスタＴＲP については、
ゲート電極３８から電極配線ＧP が、Ｐ型ソース拡散層
３９から電極配線ＳPが、Ｐ型ドレイン拡散層４０から
電極配線ＤP が設けられている。また、フィールド・シ
ールド電極３７はリンを含むＮ型多結晶シリコンからな
るものであるが、このＮ型多結晶シリコンからのリンの
拡散によりＮ−Ｗｅｌｌ領域３２内に高濃度Ｎ型領域４
１が形成され、フィールド・シールド電極３７はＮ−Ｗ
ｅｌｌ領域３２と同電位となる。

【００５０】ここで、Ｎ型ＭＯＳトランジスタＴＲN1
、ＴＲN2 間、Ｐ型ＭＯＳトランジスタＴＲP 間のいず
れのフィールド・シールド分離構造においても、フィー
ルド・シールド絶縁膜については第１実施例における単
層構造、第２実施例における多層複合膜構造のいずれを
採用してもよい。なお、各電極配線は基板３１の表面に
並行して層間絶縁膜４２の上面に延在している。

【００５１】そこで、本実施の形態の半導体装置は、外
部回路と接続する電源配線電極Ｖcc 、Ｖss （図示せ
ず）を有している。そして、Ｖcc には外部電源からの
プラス電圧（通常は５ボルト）が接続され、Ｖss には
外部電源からの基準電圧（ＧＮＤの０ボルト）が接続さ
れている。

【００５２】そして、本実施の形態においては、Ｎ型Ｍ
ＯＳトランジスタＴＲN1 、ＴＲN2側のフィールド・シ
ールド電極３３に基板電位が供給され、基板３１は半導
体装置内の電源回路の−１．０〜−３．０ボルトの発生
電圧のマイナス電位に保持される。なお、この電位は電
極配線ＦＳN でモニターされるようになっている。

【００５３】一方、Ｐ型ＭＯＳトランジスタＴＲP 側の
フィールド・シールド電極３７は電極配線ＦＳP からほ
ぼ電源電位のプラス電位に保持され、Ｎ−Ｗｅｌｌ領域
３２もフィールド・シールド電極３７を通じて電源電位
のプラス電位に保持される。

【００５４】本実施の形態によれば、ＣＭＯＳ構造の半
導体装置においても、Ｎ型ＭＯＳトランジスタ分離領域
およびＰ型ＭＯＳトランジスタ分離領域のそれぞれに形
成された溝の内部に埋め込まれたフィールド・シールド
分離構造が、第１、第２実施例と同様、微細化にとって
好適であり、ＭＯＳＬＳＩの集積度の向上を図ることが
できる。

【００５５】さらに、本実施の形態の場合、Ｎ型フィー
ルドシールド電極３３とＰ型基板３１が導電接合してい
るため、基板３１への電位供給が本来の目的である基板
電極ＳＢN を通じてＮ型フィールドシールド電極３３に
基板電位を供給できることに加えて、Ｎ型フィールドシ
ールド電極３３の上方に設けた電極配線ＦＳN を基板電
位のモニター用として使用することができる。また、Ｐ
型フィールドシールド電極３７とＮ−Ｗｅｌｌ領域３２
が導電接合しているため、電極配線ＦＳP からＰ型フィ
ールドシールド電極３７に与えた電源電位のプラス電位
がＮ−Ｗｅｌｌ領域３２にも供給される形となり、Ｎ−
Ｗｅｌｌ領域３２に対して電位を供給するための電極配
線を別個に設ける必要がなくなる。

【００５６】すなわち、本実施の形態の半導体装置にお
いては、例えばフィールドシールド電極への電位供給、
基板への電位供給、電位のモニターといった各機能を果
たす電極配線をそれぞれ別個に設ける必要がなくなる。
したがって、本発明の半導体装置の効果は、本実施の形
態に示されるように、フィールドシールド電極の上方に
電極配線を設けなくて済むという意味ばかりでなく、半
導体装置の全体にわたって電極配線の構成が簡単化でき
るという意味も有しており、このことにより微細化に寄
与することができる。

【００５７】すなわち、本実施の形態の半導体装置によ
れば、ＣＭＯＳ構造のＬＳＩにトレンチ型（溝型）のフ
ィールド・シールド分離構造を採用することにより、ト
ランジスタ間または拡散領域間の良好な絶縁分離機能を
高密度で達成し、将来の超ＬＳＩ実現を容易にすること
ができる。

【００５８】なお、以上に本発明の実施の形態を説明し
たが、本発明の技術範囲は上記実施の形態に限定される
ものではなく、発明の趣旨を逸脱しない範囲において種
々の変更を加えることが可能である。また、本発明のフ
ィールド・シールド分離構造を、ＤＲＡＭ等のメモリ
ー、またはロジック、マイコンＬＳＩ等、種々の半導体
装置における素子一般の分離に適用することができる。
さらに、ＣＭＯＳ構成の半導体装置のみならず、ＰＭＯ
Ｓ構成、ＮＭＯＳ構成の半導体装置における素子分離に
適用できることも勿論である。

【００５９】

【発明の効果】以上、詳細に説明したように、本発明の
半導体装置によれば、溝の内部にフィールド・シールド
絶縁膜、フィールド・シールド電極が埋設されているた
め、分離すべき拡散層相互の分離間隔は電気的に溝の幅
寸法と深さ寸法の２倍の合計の長さとなり、埋込み型で
ないフィールド・シールド分離構造の場合と比べて実質
的に増大する。それに加えて、フィールド・シールド電
極上面が半導体基板表面と同一平面とされているので、
基板表面にてフィールド・シールド分離構造が要する面
積は溝の幅の分だけで済み、さらに、フィールド・シー
ルド電極が溝の底面で半導体基板と導電接合しているた
め、フィールド・シールド電極への電圧印加用配線、基
板への電圧印加用配線等を含む電極配線全体の構成を簡
単化することができる。これらの効果があいまって、従
来の埋込み型のフィールド・シールド分離構造の場合と
比べて微細化が図れることでＭＯＳＬＳＩの更なる集積
度の向上を図ることができる。

【００６０】また、溝の底面のみならず、溝の側面にも
基板と同一導電型の不純物導入領域を設けた場合には、
不純物導入領域が溝を介して隣接するソース・ドレイン
拡散層間で反転層が形成されることを防止する役目を果
たすため、絶縁分離効果をより高めることができる。

【００６１】また、フィールド・シールド絶縁膜を二酸
化硅素膜、窒化硅素膜からなる２層構造または３層構造
とした場合には、実効的な膜厚を薄くできるとともに全
体として欠陥の少ない膜を形成することができ、歩留を
向上して経済性を高めるとともに絶縁分離効果を高める
ことができる。

【００６２】一方、本発明の半導体装置の製造方法によ
れば、上記のような微細化に対応し得る半導体装置を容
易に製造することができる。例えば、第３の工程におい
て、フィールド・シールド絶縁膜上にフィールド・シー
ルド電極となるべき材料を溝の深さ以上の膜厚となるよ
うに硅素の気相成長法により成膜した後、化学的機械研
磨法、エッチバック法、ウェットエッチングによる平坦
化腐食法のいずれかにより材料の平坦加工を行なうと、
フォトリソグラフィー技術を用いることなく、上面が基
板表面と同一平面をなすフィールド・シールド電極を形
成することができ、製造プロセスの簡易化、製造コスト
の低減を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態である半導体装置を
示す縦断面図である。

【図２】同、半導体装置の製造方法を手順を追って示す
プロセス・フロー図である。

【図３】同、図２の続きの部分である。

【図４】同、図３の続きの部分である。

【図５】本発明の第２の実施の形態である半導体装置を
示す縦断面図である。

【図６】本発明の第３の実施の形態である半導体装置を
示す縦断面図である。

【符号の説明】

１，３１Ｐ型半導体基板２Ｎ型ＭＯＳトランジスタ（素子）３，３５，３９ソース拡散層４，３６，４０ドレイン拡散層５，３４，３８ゲート電極６フィールド・シールド絶縁膜７，３３，３７フィールド・シールド電極８高濃度Ｐ型領域（不純物導入領域）９活性領域１０ゲート絶縁膜１１不活性領域１２フィールド・シールド分離構造１３溝１９多結晶シリコン膜（多結晶半導体膜）２６，２８二酸化硅素膜２７窒化硅素膜２９３層構造の絶縁膜３２Ｎ−Ｗｅｌｌ領域４１高濃度Ｎ型領域（不純物導入領域）

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成された複数の素子を
電気的に絶縁分離するための、フィールド・シールド絶
縁膜とフィールド・シールド電極を有するフィールド・
シールド分離構造を備えた半導体装置において、前記フィールド・シールド分離構造が形成される不活性
領域内に前記半導体基板の表面側に開口し前記素子を構
成する拡散層の深さ以上の深さを有する溝が形成され、
該溝の側面に前記フィールド・シールド絶縁膜が被着さ
れ、その内部に前記フィールド・シールド電極が埋設さ
れるとともに、該フィールド・シールド電極の上面が前
記半導体基板の表面と同一平面とされ、かつ該フィール
ド・シールド電極が前記溝の底面で前記半導体基板と導
電接合していることを特徴とする半導体装置。
【請求項２】請求項１に記載の半導体装置において、前記溝の底面で前記フィールド・シールド電極と前記半
導体基板が直接接触するとともに、前記溝の底面に位置
する前記半導体基板上に該半導体基板と同一導電型の不
純物導入領域が形成されたことを特徴とする半導体装
置。
【請求項３】請求項２に記載の半導体装置において、前記溝の底面に位置する前記半導体基板上に加えて、前
記溝の側面に位置する前記フィールド・シールド絶縁膜
の外側の前記半導体基板上に、該半導体基板と同一導電
型の不純物導入領域が形成されたことを特徴とする半導
体装置。
【請求項４】請求項１ないし３のいずれかに記載の半
導体装置において、前記フィールド・シールド絶縁膜が、前記半導体基板側
に形成される二酸化硅素膜と前記フィールド・シールド
電極側に形成される窒化硅素膜の２層構造からなること
を特徴とする半導体装置。
【請求項５】請求項１ないし３のいずれかに記載の半
導体装置において、前記フィールド・シールド絶縁膜が、前記半導体基板側
に形成される窒化硅素膜と前記フィールド・シールド電
極側に形成される二酸化硅素膜の２層構造からなること
を特徴とする半導体装置。
【請求項６】請求項１ないし３のいずれかに記載の半
導体装置において、前記フィールド・シールド絶縁膜が、前記半導体基板側
から前記フィールド・シールド電極側に向けて順次形成
される二酸化硅素膜−窒化硅素膜−二酸化硅素膜の３層
構造からなることを特徴とする半導体装置。
【請求項７】半導体基板上に形成された複数の素子を
電気的に絶縁分離するためのフィールド・シールド絶縁
膜とフィールド・シールド電極を有するフィールド・シ
ールド分離構造を備えた半導体装置の製造方法におい
て、前記フィールド・シールド分離構造が形成される不活性
領域内に前記半導体基板の表面側に開口し前記素子を構
成する拡散層の深さ以上の深さを有する溝を形成する第
１の工程と、該溝の内面を被覆する前記フィールド・シ
ールド絶縁膜を形成する第２の工程と、該第２の工程で
形成したフィールド・シールド絶縁膜の前記溝の底面に
あたる部分を除去する第３の工程と、前記溝の底面に位
置する前記半導体基板上に該半導体基板と同一導電型の
不純物導入領域を形成するとともに、前記溝の内部にそ
の上面が前記半導体基板の表面と同一平面となるような
フィールド・シールド電極を形成する第４の工程を有す
ることを特徴とする半導体装置の製造方法。
【請求項８】請求項７に記載の半導体装置の製造方法
において、前記第４の工程において、前記フィールド・シールド絶
縁膜が除去された前記溝の底面に対してイオン注入を施
すことにより前記不純物導入領域を形成し、その後、多
結晶半導体膜を前記溝の内部に埋め込むことによりフィ
ールド・シールド電極を形成することを特徴とする半導
体装置の製造方法。
【請求項９】請求項７に記載の半導体装置の製造方法
において、前記第４の工程において、前記半導体基板と同一導電型
の不純物を導入した多結晶半導体膜を前記溝の内部に埋
め込むことによりフィールド・シールド電極を形成し、
その後、熱処理による前記多結晶半導体膜からの不純物
拡散により前記不純物導入領域を形成することを特徴と
する半導体装置の製造方法。
【請求項１０】請求項７に記載の半導体装置の製造方
法において、前記第１の工程で溝を形成した後、前記第２の工程でフ
ィールド・シールド絶縁膜を形成する前に、前記半導体
基板と同一導電型の不純物拡散を施すことにより、前記
溝の底面および側面にあたる前記半導体基板上に該半導
体基板と同一導電型の不純物導入領域を形成することを
特徴とする半導体装置の製造方法。
【請求項１１】請求項７ないし１０のいずれかに記載
の半導体装置の製造方法において、前記第４の工程において、前記フィールド・シールド絶
縁膜上に前記フィールド・シールド電極となるべき多結
晶半導体膜を成膜して該多結晶半導体膜を前記溝の内部
に埋め込んだ後、前記半導体基板の表面が露出するまで
前記多結晶半導体膜の平坦加工を施すことにより前記フ
ィールド・シールド電極の上面を前記半導体基板の表面
と同一平面とすることを特徴とする半導体装置の製造方
法。
【請求項１２】請求項１１に記載の半導体装置の製造
方法において、前記第４の工程において、前記多結晶半導体膜の成膜を
硅素の気相成長法により行なうとともに、前記多結晶半
導体膜の平坦加工を化学的機械研磨法により行なうこと
を特徴とする半導体装置の製造方法。
【請求項１３】請求項１１に記載の半導体装置の製造
方法において、前記第４の工程において、前記多結晶半導体膜の成膜を
硅素の気相成長法により行なうとともに、前記多結晶半
導体膜の平坦加工をエッチバック法により行なうことを
特徴とする半導体装置の製造方法。
【請求項１４】請求項１１に記載の半導体装置の製造
方法において、前記第４の工程において、前記多結晶半導体膜の成膜を
硅素の気相成長法により行なうとともに、前記多結晶半
導体膜の平坦加工をウェットエッチングによる平坦化腐
食法により行なうことを特徴とする半導体装置の製造方
法。
【請求項１５】請求項７ないし１４のいずれかに記載
の半導体装置の製造方法において、前記第２の工程において、前記半導体基板側から二酸化
硅素膜、窒化硅素膜を順次積層することにより、これら
の膜からなる２層構造のフィールド・シールド絶縁膜を
形成することを特徴とする半導体装置の製造方法。
【請求項１６】請求項７ないし１４のいずれかに記載
の半導体装置の製造方法において、前記第２の工程において、前記半導体基板側から窒化硅
素膜、二酸化硅素膜を順次積層することにより、これら
の膜からなる２層構造のフィールド・シールド絶縁膜を
形成することを特徴とする半導体装置の製造方法。
【請求項１７】請求項７ないし１４のいずれかに記載
の半導体装置の製造方法において、前記第２の工程において、前記半導体基板側から二酸化
硅素膜、窒化硅素膜、二酸化硅素膜を順次積層すること
により、これらの膜からなる３層構造のフィールド・シ
ールド絶縁膜を形成することを特徴とする半導体装置の
製造方法。