DE2150794C3 - Verfahren zur Herstellung einer integrierten Logikschaltung und Anwendung des Verfahrens - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer integrierten Logikschaltung, wie es im Oberbegriff des Patentanspruches 1 angegeben ist.

Eine nach dem erfindungsgemäßen Verfahren hergestellte integrierte Logikschaltung ist in Komplementär-Kanal-Dünnschichttechnik aufgebaut und eignet sich insbesondere für ein Halbleiterspeicherelement.

In Electronics vom 15.2.1971, S. 99 bis 104, ist eine als Doppeldiffusionstechnik beschriebene Herstellungs- <>o technik für MOS-Transistoren mit sehr kurzer Kanallänge beschrieben. Nach der dort beschriebenen Technik können Kanallängen in der Größenordnung von 1 μιη hergestellt werden.

Bei der Doppeldiffusionstechnik handelt es sich darum, durch ein Fenster in einer Maske in ein beispielsweise η-leitendes Substrat p-Dotierung einzudiffundieren. Anschließend wird bei vorangegangener p-Dotierung mit einem zweiten C ifusionsschritt durch dasselbe Fenster eine η+ -Dotierung erzeugt, Durch entsprechende Wahl der Parameter bei den Diffusionsschritten kann erreicht werden, daß in dem Substrat Bereiche vorliegen, in denen n-, p- und η+ -Dotierung räumlich aufeinanderfolgen, wobei die Dicke des p-leitenden Gebietes sehr klein gemacht werden kann. Die auf der Oberfläche des Substrats befindliche Oxyd-Isolationsschicht wird als Maske für die Diffusion verwendet.

In der modernen Schaltungstechnik werden Schaltungen mit einem Schalttransistor und einem Lastwiderstand benötigt, die sehr kurze Schaltzeiten haben. Nach dem Stand der Technik werden bei derartigen Schaltungen Feldeffekttransistoren für den Schalttransistor und den Lastwiderstand verwendet. Diese beiden Transistoren werden in integrierter Technik in mehreren Verfahrensschritten hergestellt.

Aus »Proc. of the IEEE«, Bd. 57 (1969), S. 1490 bis 1493 ist insbesondere aus der Fig. 12 eine Logikschaltung bekannt, deren zwei Feldeffekttransistoren, verwendet als Schalttransistor und Lasttransistor, als komplementäre Transistoren bezeichnet sind, wobei jedoch genau genommen die Kanalgebiete der jeweils zwei Transistoren gleiche Dotierung aufweisen und das komplementäre Verhalten erst durch den Betrieb des einer, Transistors als sogenannter »deep depletion«-Feldeffekttransistor erreichbar ist, was zum einen besondere Betriebsmaßnahmen, insbesondere entsprechend hohe Spannung, erfordert, und zum anderen zu großen Verlustströmen führt. Weder aus dieser Druckschrift noch aus »IBM Techn. Disci. Bull.«, Bd. 12 (1970), S. 2062 und 2063. geht die Verwendung von Feldeffekttransistoren mit wie eingangs erläuterter sehr kurzer Kanallänge hervor.

Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer integrierten Logikschaltung anzugeben, wobei diese Schaltung eine besonders kurze Schaltzeit haben und außerdem mit geringem technischen Aufwand herzustellen sein soll. Diese Aufgabe wird durch ein wie im Oberbegriff des Patentanspruches 1 angegebenes Verfahren gelöst, das erfindungsgemäß gekennzeichnet ist, wie dies im Kennzeichen des Patentanspruches 1 beschrieben ist. Weitere Ausgestaltungen und Anwendungen des Verfahrens nach der Erfindung gehen aus den Unteransprüchen hervor.

Eine nach dem erfindungsgemäßen Verfahren hergestellte Logikschaltung hat gegenüber entsprechenden Logikschaltungen, die in Ein-Kanal-Technik hergestellt sind, eine besonders kleine Verlustleistung. Gemäß einer Weiterbildung der Erfindung werden nach dem erfindungsgemäßen Verfahren hergestellte Logiikschaltungen für bistabile Kippstufen verwendet. Eine besondere Anwendung derartiger Kippstufen ist die als Speicherelement in Halbleiterspeichern zusammen mit zusätzlichen Auswahltransistoren.

Weitere Einzelheiten der Erfindung gehen aus den Figuren und der Beschreibung eines bevorzugten Ausführungsbeispiels des erfindungsgemäßen Verfahrens zur Herstellung einer integrierten Logikschaltung hervor.

Fig. 1 zeigt eine nach dem erfindungsgemäßen Verfahren hergestellte Logikschaltung,

F i g. 2 zeigt das Ergebnis des ersten Diffusionsschrittes,

Fig. 3 zeigt das Ergebnis des zweiten Diffusionsschrivtes und

Fig.4 zeigt eine nach dem erfindungsgemäßen Verfahren hergestellte Logikschaltung als Speicherelement.

In Fig. 1 ist mit 1 ein relativ hochohmiges Substrat bezeichnet. Vorzugsweise ist das Substrat ein Isolator, beispielsweise ein Spinell. Auf dem Substrat befindet sioli eine Schicht 2 aus halbleitendem Material. Bei dem in Fig. 1 dargestellten Beispiel ist dies ein η dotiertes Material. In einem Gebiet 3 ist das Halbleitermaterial der Schicht 2 η+ -dotiert und in einem Gebiet 4 liegt to p-Dotierung vor. Das Material des Gebietes 5 hat das unveränderte Material der Schicht 2. Das Gebiet 6 weist η+ -Dotierung auf. Die Gebiete 7 und 8 haben p-Dotierung. Das Gebiet 9 hat unverändertes Halbleitermaterial der Schicht 2. In den Gebieten 10, 11 und 12 ist das Material der Schicht 2 entfernt und statt dessen befindet sich dort ein beispielsweise aufgewachsenes Isoliermaterial. Mit 14 und 16 sind Schichten bezeichnet, die als Gateoxyd wirksam sind. Mit 18, 19, 20, 21 und 22 sind elektrische leitfähige Belegungen bezeichnet. Sie haben die Funktion von Elektroden bzw. Kontaktanschlüssen.

Die Gebiete 3,4 und 5 gehören zu dem Schalttransistor der nach dem erfindungsgemäßen Verfahren hergestellten Logikschaltung. In dem Gebiet 4 bildet sich an der Oberfläche der Halbleiterschicht 2 bzw. an der Oberfläche des Gebietes 4 im Betrieb des Transistors ein n-Kanal 41 aus. Die Gebiete 5 und 6 bilden zusammen ein Gebiet des Schalttransistors. Bei dem dargestellten Beispiel hat das Gebiet 5 eine geringere Dotierung als die Gebiete 4 und 6. Dies hat den Vorteil, daß die parasitäre Kapazität zwischen dem Gebiet 5 und der Belegung 19 klein gehalten werden kann. Die Belegungen 18 und 20 bilden die Anschlüsse für das Drain- bzw. Source-Gebiet und 19 ist die Gateelektrode.

Der Lasttransistor der nach dem erfindungsgemäßen Verfahren hergestellten Logikschaltung hat die Drain- und Source-Gebiete 7 und 8 und im Betrieb einen p-Kanal 91, der sich unterhalb der Oberfläche der Schicht 2 bzw. des Gebietes 9 befindet. Zu dem Lasttransistor gehören auch die elektrischen Anschlüsse 20 und 22 für das Drain- und Source-Gebiet, sowie die Gateelektrode 21 mit der Gateoxydschicht 16.

Fig.2 erläutert einen ersten Verfahren-.schritt des erfindungsgemäßen Verfahrens zur Herstellung einer wie in Fig. 1 dargestellten Logikschaltung in integrierter Technik. Mit 1 ist das bereits oben beschriebene Substrat bezeichnet, auf dem sich die Halbleiterschicht 2 befindet. Auf der Oberfläche der Schicht 2 ist eine Maskierung 25 vorhanden, die beispielsweise aus einer Oxydschicht besteht. Wie dargestellt, weist diese Maskierung 25 an einzelnen Stellen 26, 27 und 28 öffnungen auf, durch die hindurch eine Eindiffusion von dotierenden Stoffen in das Material der Schicht 2 erfolgen kann. Die Darstellung der Fig.2 zeigt das Stadium, in dem bereits die Eindiffusion von p-leitender Dotierung in den Gebieten 40, 70 und 80 erfolgt ist. Die Ränder der öffnungen 26, 27 und 28 sind durch die Diffusion, wie: dargestellt, unterwandert worden.

F i g. 3 zeigt das Substrat 1 mit der darauf befindlichen Schicht 2 aus Halbleitermaterial, nachdem der zweite Diffusionsschritt der Doppeldiffusionstechnik erfolgt ist. Vor Ausführung dieses zweiten Diffusionsschrittes ist eine weitere öffnung 226 der Schicht 25 und eine Abdeckung der öffnungen 27 und 28 vorgenommen worden. Diese Abdeckung ist mit 29 bezeichnet worden. Die Abdeckung kann ebenfalls durch Oxyd erfolgen, wobei zur Vermeidung des Aufwachsens des Oxyds an anderen Stellen, die nicht von der Abdeckung erfaßt werden sollen, dort Nitridschichten vorgesehen werden, die anschließend abgeätzt werden.

Bei dem zweiten Diffusionsschritt ist durch die öffnung 26 hindurch eine η+ -Dotierung des zuvor p-leitend diffundierten Materials der Schicht 2 sowie durch die öffnung 226 in die ursprüngliche Schicht 2 vorgenommen worden. Dabei ist die zweite Diffusion in der Breite nicht so weit ausgedehnt wie die erste Diffusion, so daß ein mit der Darstellung der Fig. 1 übereinstimmendes Gebiet p-dotiert geblieben ist.

Nach Vornahme des zweiten Diffusionsschrittes werden die weiteren, an sich bekannten Verfahrensschritte ausgeführt, die die in Fig. 1 angegebene Anordnung der Logikschaltung ergeben. Die Gebiete 10, U und 12 sind hergestellt worden, indem man das Material der Schieb! 2 entfern! und dafür das Isoliermaterial dieser Gebiete angebracht hat. Vorzugsweise werden für das Aufbringen der Materialien auf dem Substrat 1 an sich bekannte Aufwachsverfahren angewendet. Wegen der im allgemeinen für ein Gate nicht ausreichend guten elektrischen Eigenschaften der maskierenden Bedeckung 25 wird diese nach Erreichen des in der F i g. 3 dargestellten Stadiums entfernt.

Die beschriebene Logikschaltung mit komplementär dotierten Kanalgebieten und einem Transistor mit kurzem Kanal kann erfindungsgemäß mit nur zwei Diffusionsschritten hergestellt werden, wobei der Lasttransistor zusammen mit dem ersten Diffusionsschritt des Schalttransistors hergestellt wird.

Für die nach dem erfindungsgemäßen Verfahren hergestellte Logikschaltung ist es kein Nachteil, daß der Lasttransistor im Gegensatz zu dem Schalttransistor einen längeren Kanal hat. Für die Schaltzeiten der nach dem erfindungsgemäßen Verfahren hergestellten Logikschaltung kommt es im wesentlichen auf die Schaltzeit des Schalttransistors an und die Schaltzeit des Lasttransistors ist vernachlässigbar. Dies gilt insbesondere für die Anwendung der Logikschaltung als bistabile Kippstufe in einem Halbleiterspeicher. Dabei spielt auch der Umstand eine Rolle, daß bei dem in F i g. 1 dargestellten, besonders bevorzugten Ausführungsbeispiel einer nach dem erfindungsgemäßen Verfahren hergestellten Logikschaltung die parasitäre Kapazität zwischen der Gateelektrode 19 und dem Gebiet 5 des Schalttransistors infolge der gewählten Höhe der Dotierung der Schicht 2 sehr klein gehalten werden kann.

F i g. 4 zeigt das Schaltbild einer Kippstufe, in der zwei nach dem erfindungsgemäßen Verfahren hergestellte Logikschaltungen mit zusätzlichen Auswahltransistoren zusammengeschaltet sind. Die Auswahltransistoren sind vorzugsweise ebenfalls in Doppeldiffusionstechnik hergestellt. Dies führt zu verringerten Schaltzeiten. Mit den gestrichelten Linienzügen 42 und 44 sind die nach dem erfindungsgemäßen Verfahren hergestellte:! Logikschaltungen kenntlich gemacht. Mit 46 und 48 sind die erwähnten, aus Haibleitorspeichern bekannten Auswahltransistoren bezeichnet. Mit 47 und 49 sind Digitleitungen und mit 50 ist eine Wortleitung bezeichnet. Weitere Einzelheiten der Schaltung entnimmt der Fachmann der Darstellung der F i g. 4.

Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Verfahren zur Herstellung einer integrierten Logikschaltung mit einem Feldeffekt-Schalttransistör und einem bezüglich des Leitungstyps der Kanalzone dazu als komplementär betriebenen, als Lastwiderstand dienenden Feldeffekt-Lasttransistor, die durch zwei Diffusionsschritte mit Dotierstoffen unterschiedlichen Leitungstyps durch öffnungen '° einer Diffusionsmaske hindurch in einer auf einem hochisolierenden Substrat aufgebrachten Schicht aus Halbleitermaterial eines vorgegebenen Leitungstyps ausgebildet werden, dadurch gekennzeichnet, daß im ersten Diffusionsschritt die Source- und Drain-Zone (7,8) des Lasttransistors (7, 8, 9, 16, 21) und das die Kanalzone (41) des Schalttransistors (3, 4, 5, 6, 14, 19) aufnehmende Gebiet (40) mit zur Halbleiterschicht (2) entgegengesetztem Leitungstyp hergestellt werden, so daß die Kanalgebiete (9,4) von Lasttransistor (7,8,9,16,21) und Schalttransistor (3, 4, 5, 6, 14, 19) zueinander entgegengesetzt dotierten Leitungstyp haben, und daß im darauffolgenden zweiten Diffusionsschritt die hochdotierte Source- und Drain-Zone (3, 6) des Schalttransistors (3, 4, 5, 6, 14, 19) mit zur Halbleiterschicht (2) gleichem Leitungstyp hergestellt werden, wobei die Source-Zone (3) durch dieselbe öffnung (26) der Diffusionsmaske (25) hindurch in das die Kanalzone (41) des Schalttransistors aufnehmende Gebiet (40) eindiffundiert wird, durch die hindurch letzteres im ersten Diffusionsschritt erzeugt worden ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem zweiten Diffusionsschritt die der Eindiffusion der Source- und Drain-Zone (7, 8) des Lasttransistors dienenden Öffnungen (27,28) der auf der Halbleiterschicht (2) befindlichen Diffusionsmaske (25) mit einer Oxydabdeckung (29) versehen werden, wobei die von dieser Oxydabdeckung nicht abzudeckenden Stellen der Oberfläche der Diffusionsmaske (25) mit einer Nitridschicht versehen werden, die nach dem Aufwachsen dieser Oxydab-. deckung (29) abgeätzt wird.

3. Anwendung des Verfahrens nach Anspruch 1 oder 2 für die gleichzeitige Herstellung von zusätzlichen Auswahltransistoren (46,48).