DE19857059A1 - SOI-Bauteil und Verfahren zu seiner Herstellung - Google Patents

SOI-Bauteil und Verfahren zu seiner Herstellung

Info

Publication number
DE19857059A1
DE19857059A1 DE19857059A DE19857059A DE19857059A1 DE 19857059 A1 DE19857059 A1 DE 19857059A1 DE 19857059 A DE19857059 A DE 19857059A DE 19857059 A DE19857059 A DE 19857059A DE 19857059 A1 DE19857059 A1 DE 19857059A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
region
polysilicon layer
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19857059A
Other languages
English (en)
Other versions
DE19857059B4 (de
Inventor
Jeong Hwan Son
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19857059A1 publication Critical patent/DE19857059A1/de
Application granted granted Critical
Publication of DE19857059B4 publication Critical patent/DE19857059B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauteil, spezieller ein SOI(Silicon on Insulator = Silizium-auf-Isolator)-Bauteil sowie ein Verfahren zum Herstellen desselben.
Unter Bezugnahme auf die beigefügte Fig. 1, die eine Schnittansicht eines bekannten SOI-Bauteils zeigt, wird nun der Stand der Technik erläutert. Dieses bekannte SOI-Bau­ teil, das einen CMOS-Transistor bildet, umfaßt einen ver­ grabenen Oxidfilm 2, der auf einem Halbleitersubstrat 1 aus­ gebildet ist, eine p-Halbleiterschicht 4, die mit p-Ionen dotiert ist und auf einem vorbestimmten Bereich des vergra­ benen Oxidfilms 2 ausgebildet ist, und eine n-Halbleiter­ schicht 5, die auf einem vorbestimmten Bereich des vergrabe­ nen Oxidfilms 2 beabstandet von der p-Halbleiterschicht 4 ausgebildet ist. Ein isolierender Oxidfilm 3 ist so ausge­ bildet, daß er eine größere Höhe als die p- und die n-Halb­ leiterschicht 4 und 5 aufweist, um diese beiden gegeneinan­ der zu isolieren.
Auf einem vorbestimmten Bereich der p-Halbleiterschicht 4 sind ein Gateoxidfilm 6 und eine erste Gateelektrode 7a her­ gestellt. Source/Drain-Bereiche 8a/8b mit LDD-Struktur sind zu beiden Seiten der ersten Gateelektrode 7a in der p-Halb­ leiterschicht 4 ausgebildet. Ebenfalls sind zu beiden Seiten der ersten Gateelektrode 7a Seitenwand-Abstandshalter herge­ stellt.
Auf einem vorbestimmten Bereich der n-Halbleiterschicht 5 sind ein Gateoxidfilm 6 und eine zweite Gateelektrode 7b hergestellt. Source/Drain-Bereiche 9a/9b mit LDD-Struktur sind in der n-Halbleiterschicht 5 zu beiden Seiten der zwei­ ten Gateelektrode 7b ausgebildet. Ebenfalls zu beiden Seiten der zweiten Gateelektrode 7b sind Seitenwand-Abstandshalter ausgebildet.
Während in der p-Halbleiterschicht 4 ein NMOS-Transistor ausgebildet ist, ist in der n-Halbleiterschicht 5 ein PMOS-Transistor ausgebildet.
Ein Zwischenschicht-Isolierfilm 10 ist so ausgebildet, daß er auf den Source/Drain-Bereichen 8a/8b und 9a/9b sowie der ersten und zweiten Gateelektrode 7a und 7b Kontaktlöcher aufweist. In den Kontaktlöchern und auf dem Zwischenschicht- Isolierfilm benachbart zu denselben sind Leitungsschichten 11a, 11b, 11c, 11d, 11e und 11f ausgebildet.
Die p- und die n-Halbleiterschicht 4 und 5, die als Kanäle des NMOS- bzw. des PMOS-Transistors dienen, sind bei diesem bekannten SOI-Bauteil an kein Potential gebunden.
Bei einem derartigen bekannten SOI-Bauteil bestehen die fol­ genden Probleme. Die als Kanäle eines NMOS- und eines PMOS-Tran­ sistors dienende p- bzw. n-Halbleiterschicht sind elek­ trisch nicht angeschlossen und demgemäß potentialungebunden, so daß die Durchbruchsspannung verringert ist und der Ef­ fekt eines potentialungebundenen Körpers entsteht, so daß Fehler in der Strom-Spannung-Kurve entstehen. Demgemäß sind die Betriebseigenschaften beeinträchtigt.
Der Erfindung liegt die Aufgabe zugrunde, ein SOI-Bauteil und ein Verfahren zum Herstellen desselben zu schaffen, durch die sich der Effekt eines potentialungebundenen Kör­ pers hinsichtlich der Kanalbereiche von Transistoren verrin­ gern läßt.
Diese Aufgabe ist hinsichtlich des Bauteils durch die Bau­ teile gemäß den beigefügten unabhängigen Ansprüchen 1 und 6 sowie hinsichtlich des Verfahrens durch die Verfahren gemäß den beigefügten unabhängigen Ansprüchen 11 und 16 gelöst.
Zusätzliche Vorteile, Aufgaben und andere Merkmale der Er­ findung werden teilweise in der folgenden Beschreibung dar­ gelegt, und teilweise werden sie dem Fachmann bei der Unter­ suchung des Folgenden oder beim Ausüben der Erfindung er­ kennbar. Die Aufgaben und Vorteile der Erfindung werden spe­ ziell durch die Maßnahmen erzielt, wie sie in den beigefüg­ ten Ansprüchen dargelegt sind.
Die Erfindung wird aus der nachfolgenden detaillierten Be­ schreibung und den beigefügten Zeichnungen, die nur zur Ver­ anschaulichung dienen und demgemäß für die Erfindung nicht beschränkend sind, vollständiger zu verstehen sein.
Fig. 1 ist eine Schnittansicht, die die Struktur eines be­ kannten SOI-Bauteils zeigt;
Fig. 2A ist eine Draufsicht eines SOI-Bauteils gemäß einem ersten Ausführungsbeispiel der Erfindung;
Fig. 2B ist eine Schnittansicht, die die Struktur des SOI-Bau­ teils gemäß Fig. 2A entlang der Linie I-I in Fig. 2A zeigt;
Fig. 3A bis 3K sind Schnittansichten, die Prozeßschritte eines Verfahrens zum Herstellen des SOI-Bauteils gemäß Fig. 2A veranschaulichen, wobei diese Schnittansichten derjenigen von Fig. 2B entsprechen;
Fig. 4A ist eine Draufsicht eines SOI-Bauteils gemäß einem zweiten Ausführungsbeispiel der Erfindung;
Fig. 4B ist eine Schnittansicht, die die Struktur des SOI-Bauteils gemäß Fig. 4A entlang der Linie II-II in Fig. 4A zeigt;
Fig. 5A ist eine Draufsicht eines SOI-Bauteils gemäß einem dritten Ausführungsbeispiel der Erfindung;
Fig. 5B ist eine Schnittansicht, die die Struktur des SOI-Bauteils gemäß Fig. 5A entlang der Linie III-III in Fig. 5A zeigt;
Fig. 6A ist eine Draufsicht eines SOI-Bauteils gemäß einem vierten Ausführungsbeispiel der Erfindung; und
Fig. 6B ist eine Schnittansicht, die die Struktur des SOI-Bau­ teils gemäß Fig. 6A entlang der Linie IV-IV in Fig. 6A zeigt.
Wie es in den Fig. 2A und 2B zum ersten Ausführungsbeispiel der Erfindung dargestellt ist, ist ein zweiter vergrabener Oxidfilm 25 auf einem zweiten Halbleitersubstrat 24 herge­ stellt. Auf diesem zweiten vergrabenen Oxidfilm 25 sind eine p- und eine n-Polysiliziumschicht 23a und 23b, die beide stark dotiert sind, ausgebildet, und sie sind durch einen auf dem vergrabenen Oxidfilm 25 hergestellten isolierenden Oxidfilm 26 gegeneinander isoliert. In der p- und der n-Po­ lysiliziumschicht 23a und 23b sind erste vergrabene Oxidfil­ me 22a beabstandet voneinander ausgebildet.
Auf dem ersten vergrabenen Oxidfilm 22a sind außerdem, beab­ standet von der p-Polysiliziumschicht 23a, eine p-Halblei­ terschicht 20b und ein erster aktiver Bereich ausgebildet. Zwischen der p-Halbleiterschicht 20b und dem ersten aktiven Bereich ist ein erster Oxidfilm 21 hergestellt.
Auf dem ersten vergrabenen Oxidfilm 22a sind eine n-Halblei­ terschicht 20b und ein zweiter aktiver Bereich ausgebildet, die von der n-Polysiliziumschicht 23b beabstandet sind. Zwi­ schen der n-Halbleiterschicht 20b und dem zweiten aktiven Bereich ist ein erster Oxidfilm 21 hergestellt.
Auf dem ersten aktiven Bereich auf der p-Polysiliziumschicht 23a sind ein Gateoxidfilm 29 und eine erste Gateelektrode 30a aufeinanderfolgend hergestellt. Im ersten aktiven Be­ reich sind zu beiden Seiten der ersten Gateelektrode 30a Source/Drain-Bereiche 34a/34b ausgebildet.
Auf dem zweiten aktiven Bereich auf der n-Polysilizium­ schicht 22b sind ein Gateoxidfilm 29 und eine zweite Gate­ elektrode 23b aufeinanderfolgend hergestellt. Source/Drain-Be­ reiche 32a/32b sind im zweiten aktiven Bereich zu beiden Seiten der zweiten Gateelektrode 39b ausgebildet.
Auf der p- und n-Halbleiterschicht 20b und 20c sowie den Source/Drain-Bereichen 32a/32b und 34a/34b ist ein Zwischen­ schicht-Isolierfilm 35 mit Kontaktlöchern hergestellt. In den Kontaktlöchern und auf der an diese angrenzenden Zwi­ schenschicht-Isolierschicht sind Kontaktkissen 36a und 36f sowie Leitungsschichten 36b, 36c, 36d und 36e hergestellt.
Gemäß dem ersten Ausführungsbeispiel der Erfindung sind der erste und der zweite aktive Bereich über die p- bzw. n-Poly­ siliziumschicht 23a bzw. 23b mit der p- bzw. n-Halbleiter­ schicht 20b bzw. 20c verbunden.
Gemäß dem zweiten Ausführungsbeispiel der Erfindung ist auf einem zweiten Halbleitersubstrat 24 ein zweiter vergrabener Oxidfilm 25 hergestellt, wie es in den Fig. 4A und 4B darge­ stellt ist. Auf dem zweiten vergrabenen Oxidfilm 25 sind eine p-und eine n-Polysiliziumschicht 23a und 23b mit stark­ er Dotierung durch einen isolierenden Oxidfilm 26 voneinan­ der beabstandet hergestellt. In der p- und der n-Polysilizi­ umschicht 23a und 23b sind erste vergrabene Oxidfilme 22 ausgebildet.
Diese ersten vergrabenen Oxidfilme 22 befinden sich unter einem Kontaktkissen 35a auf der p-Halbleiterschicht 20a auf der p-Polysiliziumschicht 23a sowie unter einem Teil des Source/Drain-Bereichs und eines Randteils der ersten Gate­ elektrode 30a.
Die ersten vergrabenen Oxidfilme 22 befinden sich auch unter einem Kontaktkissen 37d auf der n-Halbleiterschicht 20c auf der Polysiliziumschicht 23b und unter einem Teil des Sour­ ce/Drain-Bereichs und einem Randteil der zweiten Gateelek­ trode 30b.
Auf den ersten vergrabenen Oxidfilmen 22 sind eine p-Halb­ leiterschicht 20b und ein erster aktiver Bereich beabstandet voneinander hergestellt. Zwischen der p-Halbleiterschicht 20b und dem ersten aktiven Bereich ist ein erster Oxidfilm 21 hergestellt.
Auf dem ersten vergrabenen Oxidfilm 22 sind auch eine n-Halbleiterschicht 20c und ein zweiter aktiver Bereich beab­ standet voneinander hergestellt. Zwischen der n-Halbleiter­ schicht 20b und dem zweiten aktiven Bereich ist ein weiterer Oxidfilm 21 hergestellt.
Eine erste und eine zweite Gateelektrode 30a und 30b sind so hergestellt, daß sie den ersten bzw. zweiten aktiven Be­ reich überschneiden. Im ersten und zweiten aktiven Bereich sind zu beiden Seiten der ersten und zweiten Gateelektrode 30a und 30b jeweils Source/Drain-Bereiche ausgebildet.
Auf der p-Halbleiterschicht 20b, den Source/Drain-Bereichen und der ersten und zweiten Gateelektrode 30a und 30b ist ein Zwischenschicht-Isolierfilm 35 mit Kontaktlöchern herge­ stellt. In den Kontaktlöchern und auf dem Zwischenschicht- Isolierfilm 25 benachbart zu den Kontaktlöchern sind Kon­ taktkissen 37a und 37d sowie Leitungsschichten 37b und 37c hergestellt.
Das in den Fig. 5A und 5B dargestellte SOI-Bauteil des drit­ ten Ausführungsbeispiels weist beinahe dieselbe Struktur wie das zweite Ausführungsbeispiel auf, mit der Ausnahme eines geätzten Teils des ersten vergrabenen Oxidfilms 22.
Beim dritten Ausführungsbeispiel ist der erste vergrabene Oxidfilm 22 unter der p-Halbleiterschicht 20b unter einem Kontaktkissen 38a unter dem mittleren Teil eines Source- oder Drainbereichs sowie unter dem mittleren Teil der ers­ ten, an den Source- oder Drainbereich angrenzenden Gateelek­ trode 30a geätzt, um dadurch erste vergrabene Oxidfilme 22 zu bilden.
Der erste vergrabene Oxidfilm 22 ist außerdem unter der n-Halbleiterschicht 20c unter einem Kontaktkissen 38d unter dem mittleren Teil eines Source- oder Drainbereichs und un­ ter dem mittleren Teil einer zweiten, an den Source- oder Drainbereich angrenzenden Gateelektrode 30b geätzt.
Das in den Fig. 6A und 6B dargestellte SOI-Bauteil gemäß dem vierten Ausführungsbeispiel weist beinahe dieselbe Struktur wie das zweite Ausführungsbeispiel auf, mit der Ausnahme eines geätzten Teils des ersten vergrabenen Oxidfilms 22 so­ wie der Formen der ersten und zweiten Gateelektrode 30a und 30b.
Beim vierten Ausführungsbeispiel ist der erste vergrabene Oxidfilm 22 unter der p-Halbleiterschicht 20b unter einem Kontaktkissen 39a und unter einem Teil des ersten aktiven Bereichs mit Ausnahme der ersten Gateelektrode 30a und der Source/Drain-Bereiche geätzt.
Der erste vergrabene Oxidfilm 22 ist außerdem unter der n-Halbleiterschicht 20c unter einem Kontaktkissen 39d und un­ ter einem Teil des zweiten aktiven Bereichs mit Ausnahme der zweiten Gateelektrode 30b und der Source/Drain-Bereiche ge­ ätzt.
Anhand der Fig. 3A bis 3K wird nun ein Verfahren zum Her­ stellen des SOI-Bauteils gemäß den Fig. 2A und 2B erläutert.
Gemäß Fig. 3A werden in ein erstes Halbleitersubstrat 20 mehrere Gräben mit vorbestimmter Tiefe eingeätzt. Anschlie­ ßend wird auf dem ersten Halbleitersubstrat 20 einschließ­ lich der Gräben ein Oxidfilm abgeschieden. Als nächstes wird ein CMP(Chemical Mechanical Polishing = chemisch-mechani­ sches Polieren)-Prozeß ausgeführt, damit ein erster Oxid­ film 21 ausgebildet wird, der die Gräben auffüllt. Dieser Oxidfilm 21 ist 50-150 nm dick.
Gemäß Fig. 3B wird ein 50-300 nm dicker erster vergrabener Oxidfilm 22 durch einen CVD-Prozeß auf dem ersten Halblei­ tersubstrat 20 hergestellt.
Gemäß Fig. 3C wird auf den ersten vergrabenen Oxidfilm 22 ein Photoresistfilm aufgetragen, und dieser wird durch ein Belichtungs- und Entwicklungsprozeß so strukturiert, daß vorbestimmte Gebiete des ersten vergrabenen Oxidfilms 22 zwischen den Gräben, jedoch keine Gebiete desselben, zur Po­ sitionierung von CMOS-Transistoren zwischen den Gräben frei­ gelegt werden. Mit dem strukturierten Photoresistfilm als Maske wird der erste vergrabene Oxidfilm 22 entfernt, um das Halbleitersubstrat 20 freizulegen. Danach wird eine 200-600 nm dicke Schicht aus undotiertem Polysilizium auf dem ersten vergrabenen Oxidfilm 22 und dem ersten Halbleitersub­ strat 20 abgeschieden und dann einem Rückätz- oder einem CMP-Prozeß unterzogen, um so eine 100-200 nm dicke undo­ tierte Polysiliziumschicht 23 herzustellen.
Andererseits wird auf einem zweiten Halbleitersubstrat 24 durch einen CVD-Prozeß oder durch einen thermischen Oxida­ tionsprozeß ein zweiter 100-400 nm dicker zweiter vergra­ bener Oxidfilm 25 abgeschieden.
Gemäß Fig. 3D werden die undotierte Polysiliziumschicht 23 auf dem ersten Halbleitersubstrat 20 und der zweite vergra­ bene Oxidfilm 25 auf dem zweiten Halbleitersubstrat 24 auf eine Temperatur von 850-1050°C erwärmt, so daß sie mit­ einander verbunden werden.
Gemäß Fig. 3E wird das erste Halbleitersubstrat 20 zur Ein­ ebnung mit einem CPM-Prozeß poliert, bis der erste Oxidfilm 21 freigelegt ist. Dabei wird der Unterschied zwischen den Ätzraten des ersten Substrats 20 und des ersten Oxidfilms 21 dazu verwendet, das erste Substrat 20 zu polieren, und die­ ser erste Oxidfilm 21 dient als Ätzstopper. Danach werden zum Isolieren eines CMOS-Transistors die Halbleiterschichten 20a zwischen den ersten Oxidfilmen 21, der erste vergrabene Oxidfilm 22 und die undotierte Polysiliziumschicht 23 ge­ ätzt, um einen Grabenisolationsbereich auszubilden. Auf dem ersten Oxidfilm 21 und der Halbleiterschicht 20a sowie den Grabenisolationsbereichen wird ein Oxidfilm abgeschieden, der durch einen CMP-Prozeß eingeebnet wird, um einen iso­ lierenden Oxidfilm 26 auszubilden.
Gemäß Fig. 3F wird ein Photoresistfilm 27 auf den ersten Oxidfilm 21, die Halbleiterschicht 20a und den isolierenden Oxidfilm 26 aufgetragen und durch einen Belichtungs- und Entwicklungsprozeß strukturiert, um auf einer gesamten Sei­ te des isolierenden Oxidfilms 26 entfernt zu werden. Während der strukturierte Photoresistfilm 27 als Maske dient, werden Borionen mit einer Konzentration von 5 × 1014 - 1 × 1015 cm-2 in die undotierte Polysiliziumschicht 23 injiziert, die so zu einer stark dotierten p-Polysiliziumschicht 23a wird.
Gemäß Fig. 3G wird ein weiterer Photoresistfilm 28 auf den ersten Oxidfilm 21, die Halbleiterschicht 20a und den iso­ lierenden Oxidfilm 26 aufgetragen und durch einen Belich­ tungs- und Entwicklungsprozeß strukturiert, um auf der an­ deren Seite des isolierenden Oxidfilms 26 entfernt zu wer­ den. Während der strukturierte Photoresistfilm 28 als Maske dient, werden Phosphorionen mit einer Konzentration von 5 × 1014 - 1 × 1015 cm-2 in die undotierte Polysilizium­ schicht 23a injiziert, die so zu einer stark dotierten n-Polysiliziumschicht 23b wird. Dabei kann zum Einstellen der Schwellenspannung ein Ionenimplantationsprozeß ausgeführt werden, nachdem die p- und die n-Polysiliziumschicht 23a und 23b abgeschieden wurden.
Gemäß Fig. 3H werden ein Oxidfilm und eine Siliziumschicht auf der gesamten Oberfläche abgeschieden und anisotrop so geätzt, daß ein Gateoxidfilm 22 und eine erste Gateelektro­ de 30a für einen NMOS-Transistor sowie ein Gateoxidfilm 22 und eine zweite Gateelektrode 30b für einen PMOS-Transistor auf der Halbleiterschicht 20a ausgebildet werden, unter de­ nen der erste vergrabene Oxidfilm 22 ausgeätzt ist. Dabei werden sowohl die erste als auch die zweite Gateelektrode 30a und 30b z. B. aus n-Polysilzium hergestellt. Es ist auch möglich, daß die erste und die zweite Gateelektrode 30a und 30b für den NMOS- bzw. den PMOS-Transistor aus n- bzw. p-Poly­ silizium hergestellt werden. Um den Widerstand der ers­ ten und zweiten Gateelektrode 30a und 30b zu verringern, kann ferner eine Metallschicht oder eine Metallsilicid­ schicht auf diesen hergestellt werden.
Gemäß Fig. 3I wird ein Photoresistfilm 31 auf die gesamte Oberfläche aufgetragen und durch einen Belichtungs- und Ent­ wicklungsprozeß strukturiert, um die Halbleiterschicht 20a dort, wo die erste Gateelektrode 30a in einem Gebiet für den NMOS-Transistor nicht ausgebildet ist, zu beiden Seiten der zweiten Gateelektrode 30b in einem Gebiet für den PMOS-Tran­ sistor freizulegen. Während der strukturierte Photoresist­ film 31 als Maske dient, werden Borionen für p-Dotierung mit einer Konzentration von 1 × 1015 - 5 × 1015 cm-2 injiziert, um in der p-Halbleiterschicht 20b Source/Drain-Bereiche 32a/32b auszubilden. Diese Source/Drain-Bereiche 32a/32b verfügen über LDD(lightly doped drain = leicht dotierter Drain)-Struktur.
Gemäß Fig. 3J wird ein Photoresistfilm 33 aufgetragen und durch einen Belichtungs- und Entwicklungsprozeß struktu­ riert, um die Halbleiterschicht 20a dort, wo die zweite Gateelektrode 30b nicht im Gebiet für den PMOS-Transistor ausgebildet ist, sowie die erste Gateelektrode 30a und die Halbleiterschicht 20a zu beiden Seiten dieser ersten Gate­ elektrode 30a freizulegen. Während der strukturierte Photo­ resistfilm 33 als Maske dient, werden As-Ionen für n-Dotie­ rung mit einer Konzentration von 1 × 1015 - 5 × 1015 cm-2 so injiziert, daß eine n-Halbleiterschicht 20c und Source/Drain-Bereiche 34a/34b mit LDD-Struktur ausgebildet werden.
Gemäß Fig. 3K wird ein Zwischenschichtisolierfilm 35 abge­ schieden und so entfernt, daß vorbestimmte Gebiete der p- und der n-Halbleiterschicht 20b und 20c sowie vorbestimmte Gebiete der p- und n-Source/Drain-Bereiche 32a/32b sowie 34a/34b freigelegt werden, um dadurch Kontaktlöcher auszu­ bilden. Als nächstes wird eine Metallschicht oder eine Halb­ leiterschicht so hergestellt, daß sie die Kontaktlöcher auffüllt, und sie wird anisotrop geätzt, um auf der p- und der n-Halbleiterschicht 20b und 20c Kontaktkissen 36a bzw. 36f sowie Leitungsschichten 36b, 36c, 36d, 36e auf den n- und p-Source/Drain-Bereichen 32a/32b sowie 34a/34b auszubil­ den.
Da der Kanalbereich des NMOS-Transistors über die stark do­ tierte p-Polysiliziumschicht 23a und die p-Halbleiterschicht 20b mit dem Kontaktkissen 36a verbunden ist, sammeln sich im Kanal erzeugte Löcher nicht in diesem an, sondern sie werden zu einem Außenanschluß abgeleitet. Da der Kanalbereich des PMOS-Transistors über die stark dotierte n-Polysilizium­ schicht 23b und die n-Halbleiterschicht 20c mit dem Kontakt­ kissen 36f verbunden ist, werden im Kanal erzeugte Löcher nicht in diesem angesammelt, sondern zu einem Außenanschluß abgeleitet. Daher wird kein Effekt eines potentialungebunde­ nen Körpers erzeugt.
Das SOI-Bauteil und das Verfahren zu seiner Herstellung ge­ mäß der Erfindung zeigen den Vorteil, daß Kanäle des NMOS- und des PMOS-Transistors so konzipiert sind, daß sie elek­ trisch mit Kontaktkissen verbunden sind, wodurch der Effekt eines potentialungebundenen Körpers verringert ist, was die Funktionseigenschaften des Bauteils verbessert.

Claims (20)

1. SOI-Bauteil mit:
  • - einem Halbleitersubstrat (24);
  • - einem ersten vergrabenen Isolierfilm (22) auf dem Halblei­ tersubstrat;
  • - einer stark dotierten p- oder n-Polysiliziumschicht (23a oder 23b) auf dem ersten vergrabenen Isolierfilm;
  • - einem aktiven Bereich und einer p- oder n-Halbleiter­ schicht (20b oder 20c), die auf vorbestimmten Gebieten der p- oder n-Polysiliziumschicht in isolierter Weise vorhanden ist;
  • - zweiten vergrabenen Isolierfilmen (25), die in der p- oder n-Polysiliziumschicht so vorhanden sind, daß sie gegenein­ ander isoliert sind, um die p- oder n-Halbleiterschicht über die p- oder n-Polysiliziumschicht mit dem aktiven Bereich zu verbinden;
  • - einer Gateelektrode (30a oder 30b) auf dem aktiven Be­ reich;
  • - einem Sourcebereich (34a oder 32a) und einem Drainbereich (34b oder 32b), der im aktiven Bereich zu beiden Seiten der Gateelektrode ausgebildet ist; und
  • - Kontaktkissen (36a oder 36f, 37a oder 37f, 38a oder 38f, 39a oder 39f) auf der p-Polysiliziumschicht.
2. SOI-Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß der zweite vergrabene Isolierfilm (25) durch selektives Entfernen unter der p- oder n-Polysiliziumschicht (23b oder 23c) und dem aktiven Bereich unter der Gateelektrode (30a oder 30b) hergestellt wurde.
3. SOI-Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß der zweite vergrabene Isolierfilm (25) durch Ätzen un­ ter der p- oder n-Polysiliziumschicht (23a oder 23b) und dem Sourcebereich (34a oder 32a) auf einer Seite des aktiven Be­ reichs sowie einem Teil der Gateelektrode (30a oder 30b) her­ gestellt wurde.
4. SOI-Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß der zweite vergrabene Isolierfilm (25) durch Entfernen unter der p- oder n-Polysiliziumschicht (23a oder 23b) und dem mittleren Teil des im aktiven Bereich ausgebildeten Sourcebereichs (34a oder 32a) hergestellt wurde.
5. SOI-Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß der zweite vergrabene Isolierfilm (25) durch Ätzen un­ ter der p- oder n-Polysiliziumschicht (23a oder 23b) und einem Teil des aktiven Bereichs hergestellt wurde.
6. SOI-Bauteil mit:
  • - einem Halbleitersubstrat (24);
  • - einem ersten vergrabenen Isolierfilm (22) auf dem Halblei­ tersubstrat;
  • - einer p- und einer n-Polysiliziumschicht (23a und 23b) mit hoher Dotierung, die auf dem ersten vergrabenen Isolierfilm so hergestellt sind, daß sie durch einen isolierenden Oxid­ film (26) gegeneinander isoliert sind;
  • - einer n-Halbleiterschicht (20c) und einem ersten aktiven Bereich sowie einer p-Halbleiterschicht (20b) und einem zweiten aktiven Bereich, die in vorbestimmten Gebieten der p- und der n-Polysiliziumschicht so ausgebildet sind, daß sie gegeneinander isoliert sind, wobei die n-Halbleiter­ schicht gegen den ersten aktiven Bereich isoliert ist und die p-Halbleiterschicht gegen den zweiten aktiven Bereich isoliert ist;
  • - zweiten vergrabenen Isolierfilmen (25), die in der p- und der n-Polysiliziumschicht beabstandet voneinander ausgebil­ det sind, um die p-Halbleiterschicht (20b) und den ersten aktiven Bereich über die n-Polysiliziumschicht zu verbinden, und um die n-Halbleiterschicht und die zweite aktive Schicht über die n-Polysiliziumschicht zu verbinden;
  • - einer ersten und einer zweiten Gateelektrode (30a und 30b), die auf vorbestimmten Gebieten des ersten bzw. zweiten aktiven Bereichs ausgebildet sind;
  • - Sourcebereichen (34a und 32a) sowie Drainbereichen (34b und 32b), die im ersten und zweiten aktiven Bereich zu bei­ den Seiten der ersten bzw. zweiten Gateelektrode ausgebildet sind; und
  • - Kontaktkissen (36a, 37a, 38a oder 39a und 36f oder 37f, 38f oder 39f), die auf den p- und n-Polysiliziumschichten herge­ stellt sind.
7. SOI-Bauteil nach Anspruch 6, dadurch gekennzeichnet, daß der zweite vergrabene Isolierfilm (25) durch selektives Entfernen unter der p- und der n-Polysiliziumschicht und dem ersten und zweiten aktiven Bereich unter der ersten und zweiten Gateelektrode hergestellt ist.
8. SOI-Bauteil nach Anspruch 6, dadurch gekennzeichnet, daß der zweite vergrabene Isolierfilm (25) durch Ätzen un­ ter der p- und der n-Polysiliziumschicht (23a und 23b) und den Sourcebereichen (34a und 32a) auf einer Seite sowohl des ersten als auch des zweiten aktiven Bereichs und einem Teil der ersten und zweiten Gateelektrode (30a und 30b) herge­ stellt ist.
9. SOI-Bauteil nach Anspruch 6, dadurch gekennzeichnet, daß der zweite vergrabene Isolierfilm (25) durch Entfernen unter der p- und der n-Polysiliziumschicht (23a und 23b) und mittleren Teilen der Sourcebereiche (34a und 32a), wie im ersten und zweiten aktiven Bereich ausgebildet, hergestellt ist.
10. SOI-Bauteil nach Anspruch 6, dadurch gekennzeichnet, daß der zweite vergrabene Isolierfilm (25) durch Ätzen un­ ter der p- und der n-Polysiliziumschicht (23a und 23b) und Teilen des ersten und zweiten aktiven Bereichs hergestellt ist.
11. Verfahren zum Herstellen eines SOI-Bauteils mit den folgenden Schritten:
  • - Herstellen erster Oxidfilme (21) auf einem ersten Halblei­ tersubstrat (20) in solcher Weise, daß sie einen vorbe­ stimmten gegenseitigen Abstand einhalten;
  • - Herstellen erster vergrabener Oxidschichten (22) in sol­ cher Weise, daß vorbestimmte Gebiete des ersten Halbleiter­ substrats zwischen den ersten Oxidfilmen freigelegt sind;
  • - Herstellen einer undotierten Polysiliziumschicht (23) auf dem ersten Halbleitersubstrat einschließlich der ersten ver­ grabenen Oxidschicht;
  • - Herstellen einer zweiten vergrabenen Oxidschicht (25) auf einem zweiten Halbleitersubstrat (24);
  • - Verbinden der undotierten Polysiliziumschicht mit der zweiten vergrabenen Oxidschicht;
  • - Polieren des ersten Halbleitersubstrats, bis die ersten Oxidfilme freigelegt sind, um Halbleiterschichten (20a) ei­ nes ersten und eines zweiten Bereichs auszubilden;
  • - Implantieren von Ionen in die undotierte Polysilizium­ schicht (23), um eine p- oder eine n-Polysiliziumschicht (23a oder 23b) hoher Dotierung auszubilden;
  • - Herstellen einer Gateelektrode (30a oder 30b) auf der Halbleiterschicht im ersten Bereich;
  • - Implantieren von Ionen in die Halbleiterschicht im zweiten Bereich, um eine p- oder eine n-Halbleiterschicht (20b) oder (20c) auszubilden;
  • - Herstellen eines Sourcebereichs (34a oder 32a) oder eines Drainbereichs (34b oder 32b) in der ersten Halbleiterschicht des ersten Bereichs zu beiden Seiten der Gateelektroden; und
  • - Herstellen eines Kontaktkissens (36a, 37a, 38a, 39a oder 36f, 37f, 38, 39f) in Kontakt mit der p- oder der n-Halblei­ terschicht, und gleichzeitiges Herstellen von Leitungs­ schichten (36b und 36c, 37b und 37c, 38b und 38c, 39b und 39c) in Kontakt mit dem Sourcebereich und dem Drainbereich.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die erste vergrabene Oxidschicht (22) durch Entfernen unter der Gateelektrode (30a oder 30b) und der p- oder der n-Halbleiterschicht (20b oder 20c) unter den Kontaktkissen (36a, 37a, 38a, 39a oder 36f, 37f, 38f, 39f) hergestellt wird.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die erste vergrabene Oxidschicht (22) zum Verbinden der p- oder der n-Halbleiterschicht (20b oder 20c) unter dem Kontaktkissen (36a, 37a, 38a, 39a oder 36f, 37f, 38f, 39f) und einem Teil des Sourcebereichs (34a oder 32a) zu einer Seite der Gateelektrode (30a oder 30b) hergestellt wird.
14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die erste Oxidschicht (22) so hergestellt wird, daß die p- oder die n-Halbleiterschicht (20b oder 20c) unter dem Kontaktkissen (36a, 37a, 38a, 39a oder 36f, 37f, 38f, 39f), dem mittleren Teil des Sourcebereichs (34a oder 32a) zu ei­ ner Seite der Gateelektrode (30a oder 30b) sowie der angren­ zenden Gateelektrode (30a oder 30b) freigelegt werden.
15. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der erste vergrabene Oxidfilm (22) so hergestellt wird, daß die p- oder die n-Halbleiterschicht (20b oder 20c) und ein Teil eines aktiven Bereichs freigelegt werden.
16. Verfahren zum Herstellen eines SOI-Bauteils mit den folgenden Schritten:
  • - Herstellen erster Oxidfilme (21) auf einem ersten Halblei­ tersubstrat (20) in solcher Weise, daß sie einen vorbe­ stimmten gegenseitigen Abstand einhalten;
  • - Herstellen erster vergrabener Oxidfilme (22) auf dem ers­ ten Halbleitersubstrat, um vorbestimmte Gebiete des ersten Halbleitersubstrats zwischen den ersten Oxidfilmen, jedoch nicht zwischen den mittleren ersten Oxidfilmen freizulegen;
  • - Herstellen einer undotierten Polysiliziumschicht (23) auf dem ersten Halbleitersubstrat einschließlich der ersten ver­ grabenen Oxidfilme;
  • - Herstellen eines zweiten vergrabenen Oxidfilms (25) auf einem zweiten Halbleitersubstrat (24);
  • - Verbinden der undotierten Polysiliziumschicht und des zweiten vergrabenen Oxidfilms;
  • - Polieren des ersten Halbleitersubstrats, bis der erste Oxidfilm freigelegt ist, um Halbleiterschichten (20a) eines ersten und eines zweiten Bereichs auszubilden,
  • - Ätzen des ersten Halbleitersubstrats, der ersten vergrabe­ nen Oxidschicht und der undotierten Polysiliziumschicht, um den ersten vergrabenen Oxidfilm freizulegen, um einen iso­ lierenden Oxidfilm (26) herzustellen;
  • - Implantieren von Ionen in die undotierte Polysilizium­ schicht auf einer Seite des isolierenden Oxidfilms, um eine stark dotierte Polysiliziumschicht (23a) auszubilden;
  • - Implantieren von Ionen in die undotierte Polysilizium­ schicht auf der anderen Seite des isolierenden Oxidfilms, um eine stark dotierte n-Polysiliziumschicht (23b) auszubilden;
  • - Herstellen einer ersten und einer zweiten Gateelektrode (30a und 30b) auf den Halbleiterschichten des ersten bzw. zweiten Bereichs;
  • - Herstellen einer p-Halbleiterschicht (20b) auf der Halb­ leiterschicht des zweiten Bereichs zu einer Seite des iso­ lierenden Oxidfilms sowie gleichzeitig eines Sourcebereichs (32a) und eines Drainbereichs (32b) in der Halbleiterschicht zu beiden Seiten der zweiten Gateelektrode des ersten Be­ reichs auf der anderen Seite des isolierenden Oxidfilms;
  • - Herstellen einer n-Halbleiterschicht (20b) auf der Halb­ leiterschicht des zweiten Bereichs auf der anderen Seite des isolierenden Oxidfilms und gleichzeitig eines Sourcebereichs (34a) und eines Drainbereichs (34b) in der Halbleiterschicht des ersten Bereichs zu beiden Seiten der ersten Gateelektro­ de auf einer Seite des isolierenden Oxidfilms; und
  • - Herstellen von Kontaktkissen (36a, 37a, 38a, 39a und 36f, 37f, 38f, 39f) in Kontakt mit der p- und der n-Halbleiter­ schicht, und gleichzeitiges Herstellen von Leitungsschichten (36b, 36c, 36d, 36e und 37b, 37c, 37d, 37e und 38b, 38c, 38d, 38e und 39b, 39c, 39d, 39e) in Kontakt mit dem Source- und dem Drainbereich zu beiden Seiten der ersten und der zweiten Gateelektrode.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die ersten vergrabenen Oxidschichten (22) unter der p- und der n-Halbleiterschicht (20b und 20c) für Kontaktkissen (36a, 37a, 38a, 39a und 36f, 37f, 38f, 39f) und der ersten und zweiten Gateelektrode (30a und 30b) entfernt werden.
18. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die ersten vergrabenen Oxidschichten (22) so herge­ stellt werden, daß sie die p- und die n-Halbleiterschicht (20b und 20c) mit vorbestimmten Gebieten für die Sourcebe­ reiche (34a und 32a) auf einer Seite der ersten und zweiten Gateelektrode (30a und 30b) verbinden.
19. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die ersten vergrabenen Oxidschichten (22) so herge­ stellt werden, daß sie die p- und die n-Halbleiterschicht (20b und 20c) und die mittleren Teile der Sourcebereiche (34a und 32a) auf einer Seite der ersten und zweiten Gate­ elektrode (30a und 30b) sowie angrenzende Teile für die ers­ te und zweite Gateelektrode (30a und 30b) freilegen.
20. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die ersten vergrabenen Oxidschichten (22) so herge­ stellt werden, daß sie die p- und die n-Halbleiterschicht (20b und 20c) für Kontaktkissen sowie vorbestimmte Gebiete der Halbleiterschicht (20a) des ersten Bereichs mit Ausnahme für die erste und zweite Gateelektrode (30a und 30b) und die Sourcebereiche (34a und 32a) freilegen.
DE19857059A 1997-12-15 1998-12-10 Verfahren zum Herstellen eines SOI-Bauteils Expired - Fee Related DE19857059B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970068702A KR100281109B1 (ko) 1997-12-15 1997-12-15 에스오아이(soi)소자및그의제조방법
KR68702/1997 1997-12-15

Publications (2)

Publication Number Publication Date
DE19857059A1 true DE19857059A1 (de) 1999-06-24
DE19857059B4 DE19857059B4 (de) 2005-04-21

Family

ID=19527303

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19857059A Expired - Fee Related DE19857059B4 (de) 1997-12-15 1998-12-10 Verfahren zum Herstellen eines SOI-Bauteils

Country Status (4)

Country Link
US (1) US6110769A (de)
JP (1) JP3644833B2 (de)
KR (1) KR100281109B1 (de)
DE (1) DE19857059B4 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2807873A1 (fr) * 2000-04-17 2001-10-19 Mitsubishi Electric Corp Procede de fabrication d'un dispositif a semiconducteur utilisant un substrat soi
FR2812970A1 (fr) * 2000-08-11 2002-02-15 Samsung Electronics Co Ltd Transistor a effet de champ de type metal-oxyde-semiconducteur a sillicium sur isolant et son procede de fabrication
WO2002042730A2 (de) 2000-11-22 2002-05-30 Avl List Gmbh Verfahren zur versorgung einer verbrennungsmaschine mit konditioniertem verbrennungsgas, vorrichtung zur durchführung dieses verfahrens, verfahren zur bestimmung der schadstoffmengen im abgas einer verbrennungsmaschine, und vorrichtung zur durchführung dieses verfahrens
WO2003081675A1 (de) * 2002-03-26 2003-10-02 Infineon Technologies Ag Verfahren zum herstellen eines soi-feldeffekttransistors und soi-feldeffekttransistor
DE10343132A1 (de) * 2003-09-18 2005-04-28 X Fab Semiconductor Foundries Isolierte MOS-Transistoren mit ausgedehntem Drain-Gebiet für erhöhte Spannungen
US7416927B2 (en) 2002-03-26 2008-08-26 Infineon Technologies Ag Method for producing an SOI field effect transistor

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267013B1 (ko) * 1998-05-27 2000-09-15 윤종용 반도체 장치 및 그의 제조 방법
US6387739B1 (en) * 1998-08-07 2002-05-14 International Business Machines Corporation Method and improved SOI body contact structure for transistors
KR100324938B1 (ko) * 1999-12-29 2002-02-28 박종섭 에피택시 측면 과도성장 공정을 이용한 피비에스오아이웨이퍼의 제조방법
US6287901B1 (en) * 2000-01-05 2001-09-11 International Business Machines Corporation Method and semiconductor structure for implementing dual plane body contacts for silicon-on-insulator (SOI) transistors
JP2001274264A (ja) 2000-03-24 2001-10-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100340878B1 (ko) * 2000-06-28 2002-06-20 박종섭 에스오아이 소자의 제조방법
KR100374554B1 (ko) * 2000-09-22 2003-03-04 주식회사 하이닉스반도체 에스오아이 소자의 반도체 몸체-기판 접촉 구조 및 그제조방법
US6294413B1 (en) 2000-12-27 2001-09-25 Vanguard International Semiconductor Corp. Method for fabricating a SOI (silicon on insulator) device
KR100363555B1 (ko) * 2001-02-07 2002-12-05 삼성전자 주식회사 에스오아이 트랜지스터의 플로팅 바디효과를 제거하기위한 에스오아이 반도체 집적회로 및 그 제조방법
KR100393218B1 (ko) * 2001-03-12 2003-07-31 삼성전자주식회사 절연막 위의 실리콘 구조를 갖는 반도체 소자 및 그제조방법
US6958516B2 (en) * 2004-01-08 2005-10-25 International Business Machines Corporation Discriminative SOI with oxide holes underneath DC source/drain
US7202513B1 (en) * 2005-09-29 2007-04-10 International Business Machines Corporation Stress engineering using dual pad nitride with selective SOI device architecture
US7927963B2 (en) 2008-08-07 2011-04-19 International Business Machines Corporation Integrated circuit structure, design structure, and method having improved isolation and harmonics
US7804151B2 (en) * 2008-08-07 2010-09-28 International Business Machines Corporation Integrated circuit structure, design structure, and method having improved isolation and harmonics
US8912646B2 (en) 2009-07-15 2014-12-16 Silanna Semiconductor U.S.A., Inc. Integrated circuit assembly and method of making
US9466719B2 (en) 2009-07-15 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator with back side strain topology
US9029201B2 (en) * 2009-07-15 2015-05-12 Silanna Semiconductor U.S.A., Inc. Semiconductor-on-insulator with back side heat dissipation
KR101818556B1 (ko) 2009-07-15 2018-01-15 퀄컴 인코포레이티드 이면측 바디 연결을 가진 반도체-온-절연체
US9496227B2 (en) 2009-07-15 2016-11-15 Qualcomm Incorporated Semiconductor-on-insulator with back side support layer
US9390974B2 (en) 2012-12-21 2016-07-12 Qualcomm Incorporated Back-to-back stacked integrated circuit assembly and method of making
KR101766907B1 (ko) * 2009-07-15 2017-08-09 퀄컴 인코포레이티드 이면측 지지층을 가진 반도체-온-절연체
US8981488B1 (en) * 2013-11-06 2015-03-17 United Microelectronics Corp. Semiconductor structure and integrated circuit
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
CN109524355B (zh) * 2018-10-30 2020-11-10 上海集成电路研发中心有限公司 一种半导体器件的结构和形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8801981A (nl) * 1988-08-09 1990-03-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
KR970003848B1 (ko) * 1991-10-17 1997-03-22 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조방법
JPH0834261B2 (ja) * 1992-06-17 1996-03-29 インターナショナル・ビジネス・マシーンズ・コーポレイション Ｂｉｃｍｏｓ集積回路用のｓｏｉ構造体およびその製造方法
US5260233A (en) * 1992-11-06 1993-11-09 International Business Machines Corporation Semiconductor device and wafer structure having a planar buried interconnect by wafer bonding
JPH07211916A (ja) * 1994-01-19 1995-08-11 Sony Corp トランジスタ素子及びその作製方法
KR970052023A (ko) * 1995-12-30 1997-07-29 김주용 에스 오 아이 소자 및 그의 제조방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2807873A1 (fr) * 2000-04-17 2001-10-19 Mitsubishi Electric Corp Procede de fabrication d'un dispositif a semiconducteur utilisant un substrat soi
US6573153B2 (en) 2000-04-17 2003-06-03 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
FR2812970A1 (fr) * 2000-08-11 2002-02-15 Samsung Electronics Co Ltd Transistor a effet de champ de type metal-oxyde-semiconducteur a sillicium sur isolant et son procede de fabrication
US6794716B2 (en) 2000-08-11 2004-09-21 Samsung Electronics Co., Ltd. SOI MOSFET having body contact for preventing floating body effect and method of fabricating the same
WO2002042730A2 (de) 2000-11-22 2002-05-30 Avl List Gmbh Verfahren zur versorgung einer verbrennungsmaschine mit konditioniertem verbrennungsgas, vorrichtung zur durchführung dieses verfahrens, verfahren zur bestimmung der schadstoffmengen im abgas einer verbrennungsmaschine, und vorrichtung zur durchführung dieses verfahrens
WO2003081675A1 (de) * 2002-03-26 2003-10-02 Infineon Technologies Ag Verfahren zum herstellen eines soi-feldeffekttransistors und soi-feldeffekttransistor
DE10213545A1 (de) * 2002-03-26 2003-10-23 Infineon Technologies Ag Verfahren zum Herstellen eines SOI-Feldeffekttransistors und SOI-Feldeffekttransistor
DE10213545B4 (de) * 2002-03-26 2006-06-08 Infineon Technologies Ag Verfahren zum Herstellen eines SOI-Feldeffekttransistors und SOI-Feldeffekttransistor
US7416927B2 (en) 2002-03-26 2008-08-26 Infineon Technologies Ag Method for producing an SOI field effect transistor
DE10343132A1 (de) * 2003-09-18 2005-04-28 X Fab Semiconductor Foundries Isolierte MOS-Transistoren mit ausgedehntem Drain-Gebiet für erhöhte Spannungen
DE10343132B4 (de) * 2003-09-18 2009-07-09 X-Fab Semiconductor Foundries Ag Isolierte MOS-Transistoren mit ausgedehntem Drain-Gebiet für erhöhte Spannungen

Also Published As

Publication number Publication date
DE19857059B4 (de) 2005-04-21
US6110769A (en) 2000-08-29
JPH11243211A (ja) 1999-09-07
KR100281109B1 (ko) 2001-03-02
JP3644833B2 (ja) 2005-05-11
KR19990049707A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
DE19857059A1 (de) SOI-Bauteil und Verfahren zu seiner Herstellung
DE4136406B4 (de) Verfahren zur Herstellung einer CMOS-Halbleitereinrichtung
DE19900992C2 (de) CMOS-Halbleitereinrichtung mit vergrabenen Wannengebieten auf einem SOI-Substrat
DE60019913T2 (de) Halbleiterbauelement und Herstellungsverfahren
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE69930894T2 (de) Elektrisch isolierte Halbleiter-Anordnungen
EP1770786A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102013104130A1 (de) Schutzringe auf Fin-Strukturen
DE19860505A1 (de) ESD-Schutzschaltung und Verfahren zu deren Herstellung
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE102004060170A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4444686B4 (de) Halbleiterbauelement mit MOS-Transistor und Verfahren zu seiner Herstellung
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE102008062488A1 (de) Halbleiterbauelement und Verfahren zur Herstellung des Bauelementes
DE10344862A1 (de) Verfahren zur Herstellung eines dicken Isolationskragens mit reduzierter Länge
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE10019705A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen desselben
WO2000019529A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE102021201635A1 (de) Halbleitervorrichtung mit Vertikalem DMOS und Herstellungsverfahren derselben
DE102023121160A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE10341359B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4434108A1 (de) Verfahren zur Erzeugung eines niederohmigen Kontaktes zwischen einer Metallisierungsschicht und einem Halbleitermaterial

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee