JPH03505026A - バイポーラトランジスタおよびそれの作製方法 - Google Patents
バイポーラトランジスタおよびそれの作製方法Info
- Publication number
- JPH03505026A JPH03505026A JP50296690A JP50296690A JPH03505026A JP H03505026 A JPH03505026 A JP H03505026A JP 50296690 A JP50296690 A JP 50296690A JP 50296690 A JP50296690 A JP 50296690A JP H03505026 A JPH03505026 A JP H03505026A
- Authority
- JP
- Japan
- Prior art keywords
- region
- bipolar transistor
- emitter
- conductivity
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000010849 ion bombardment Methods 0.000 claims description 2
- 210000003323 beak Anatomy 0.000 claims 1
- 150000004767 nitrides Chemical group 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の名称
バイポーラトランジスタおよびそれの作製方法背景技術
ＶＳＬ Ｉ（大規模集積回路）技術においては、バイポーラトランジスタは、特
に高速度および／又は比較的大きい容量が必要な、スイ・ノチングトランジスタ
および制御用ロジックに対して新たにされＩ；注目が払われるようになりつつあ
る。この目的のために、バイポーラトランジスタは、ＦＥＴ（電界効果トランジ
スタ）以上により適している。
発明の目的
この発明は、例えばミクロン領域以下の比較的小さいサイズのノ（イポーラトラ
ンジスタを、比較的容易、および／又は巧みな方法で作製でき、そして作製過程
での歩留まりが高く、バイポーラトランジスタの再現性が高く及び／又は集積回
路内のトランジスタ間の接続が容易な手法で確立できる、方法を提供することに
ある。
発明の開示
薄膜製造のための現存する方法は、ＭＢＥ（分子ビームエピタキシ）を使用し、
これらの技術は、極めて高い真空（１０−’Ｐａ）を必要とし、低成長速度のた
めに極めて低い生産性しか得られない。
本発明の更なる特徴、利点および詳細は、それについての好ましい実施例の記述
にて説明する。
実施例
第１図ないし第１０図は、本発明に基づいてバイポーラトランジスタが作製され
る方法のステップに基づく、基板の（一部の）連続的な縦断面図をそれぞれ示す
。
ｐタイプのウェハーもしくは基板１（第１図）内にて、エピタキシャルの低い層
（不図示）を通常一部を形成する、ｓｂもしくはＡｓがドープされた、埋め込み
領域２が設けられる。その後、酸化領域３゜４および５（第２図）は、同様な公
知の方法によりそこに形成され、これらの領域は、後で明白になるように、エミ
ッタ、ベースおよびコレクタのための領域となる。
ｐタイプのドープされたシリコンにてなるエピタキシャル領域６が、ＶＬＰＣＶ
Ｄ（超低真空化学蒸着）技術を用いて、酸化領域３゜４間にかつ部分的に形成さ
れる。この技術は、例えば国際ビジ不スマンーンコーボレーンヨンの名で欧州特
許公報０２５９７５９で記述されているが、そこに記述されている以外の方法に
よっても実行できる。低い温度（１０００℃以下、好ましくは８００°Ｃ以下）
と低い圧力（例えば１．５ＸｌＯ−’ｍバール）のため、正確に決定された接合
部が得られ、極めて薄い（０，１ないし０．５ｍ）ベース層としてのエピタキシ
ャル層を得ることができる。結晶構造の埋め込み領域が取り除かれ、酸化領域上
に多結晶性のシリコンが生じる。
層６の側部のエツチングの間、埋め込み領域のエツチング除去により、第３図に
示すように、酸化領域４と５間に上部表面７が生じる。
引き続き、公知の技術（第４図）を用いて、窒化物の領域９がエピタキシャル層
６上の正確に中央に設けられ、又、絶縁領域４と５間に窒化物が形成される。
窒化物の領域９を除くようにして領域または層６上に酸化絶縁領域１１が設けら
れる（第５図）。窒化物の領域９の両側の酸化層１１は、鳥のくちばしのような
形状を有しており、その目的は後で明白ニするであろう。エピタキシャル領域６
は、イオン照射（矢印１２で示した）により窒化物の領域９下を除いてドープさ
れる。領域６のドープされない箇所が（固有の）ベースとして機能する。
その後、そこへの窒化物の層が公知の方法により除去される。
この後、エピタキシャルの成長シリコンの領域１３．１４が、エミッタおよびコ
レクタ領域の形成のために設けられる。これらのエミッタおよびコレクタ領域は
、例えばＡｓを用いてイオン照射（矢印１６）を用いてドープされる。多結晶性
のシリコンが、鳥のくちばしのような突出部上に生じる。
この後に、絶縁領域１１の側部がエツチング除去され（第８図）、これにより、
鳥のくちばしのような突出部１７が残る。絶縁領域１１とエピタキシャル層６と
の間の移行のために、このエツチングのステップは正確に実行され、他方、横方
向、つまり、基板の上部表面に沿った方向に対する正確さは、問題を生じさせる
ことはなく、固有のベースにおけるエツチングは起こらない。
次のステンプ（第９図）では、ｎタイプの領域１３．１４の側面に絶縁スペーサ
２１，２２．２３および２４が設けられる。
最後に好ましくはケイ化物の導体接点（第１０図）が設けられる。
接点２６および２７はベース接点を形成し、接点２８および２９はコレクタおよ
びエミッタとなる。これらの接点は集積回路内で直接に設けられる。
上述した方法およびこれにより作製したバイポーラトランジスタは、次の利点を
をする。
過程が比較的に簡単。ベースと固有のベースに対する接続接点間の接点が直接で
あり、一方、ベースは極めて薄い厚さを有することができる。
エミッタ、ベースおよびコレクタは、集積回路に対して異なったトランジスタ間
の接続に対して用いることもできる。活性領域内には接点が存在せず、この結果
、小さい活性トランジスタとなり、浅い接合部内での金属拡散を防止する。
固有のおよび不随のベースの分割は、自己配列による。
コレクタの厚さ、ベースおよびエミッタの層は、極めて正確に制御され得る。
４ないし５百万のトランジスタの集積密度が達成され得る。
国際調査報告
Claims (8)
- （１）バイポーラトランジスタの作製方法であって、基板に、埋め込まれドープ された、所定の導電率を有する第１の領域を設け、 その上に活性領域を決定する酸化領域を設け、第１の領域の導電率と相反する導 電率を有する第２の領域を、およそ１０００℃及びおよそ１．５×１０−４ｍバ ール以下の低い圧力にて、その上にエピタキシャル的に設け、第２の領域に対し て第１の状態の導電率を有する第３の領域を配列し、 導電性の接点層を設ける、 ステップを含むことを特徴とする方法。
- （２）絶縁スペーサが第３の領域に関する側部に設けられる請求の範囲第１項記 載の方法。
- （３）エピタキシャルの第２の層がイオン照射の手段によりドープされる請求の 範囲第１項もしくは第２項記載の方法。
- （４）請求の範囲第１項ないし第３項のいずれかに記載の方法により作製された バイポーラトランジスタ。
- （５）第２の領域が０．５ｍ以下の幅を有し、かつベース領域を形成する請求の 範囲第４項記載のバイポーラトランジスタ。
- （６）第２の領域に対して側部に絶縁スペーサが設けられる請求の範囲第４項も しくは第５項に記載のバイポーラトランジスタ。
- （７）ベースとエミッタ間の接合部を有し、エミッタが烏のくちばしのような形 状の絶縁突出部を有するバイポーラトランジスタ。
- （８）エミッタに対して横方向に配列され、かつ、エミッタのベース接点を絶縁 する絶縁スペーサを備えたバイポーラトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8900319A NL8900319A (nl) | 1989-02-09 | 1989-02-09 | Bipolaire transistor en werkwijze voor het vervaardigen daarvan. |
| NL8900319 | 1989-02-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03505026A true JPH03505026A (ja) | 1991-10-31 |
Family
ID=19854102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50296690A Pending JPH03505026A (ja) | 1989-02-09 | 1990-02-09 | バイポーラトランジスタおよびそれの作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0408721A1 (ja) |
| JP (1) | JPH03505026A (ja) |
| NL (1) | NL8900319A (ja) |
| WO (1) | WO1990009678A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19611692C2 (de) * | 1996-03-25 | 2002-07-18 | Infineon Technologies Ag | Bipolartransistor mit Hochenergie-implantiertem Kollektor und Herstellverfahren |
| DE19845789A1 (de) | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4195307A (en) * | 1977-07-25 | 1980-03-25 | International Business Machines Corporation | Fabricating integrated circuits incorporating high-performance bipolar transistors |
| US4099987A (en) * | 1977-07-25 | 1978-07-11 | International Business Machines Corporation | Fabricating integrated circuits incorporating high-performance bipolar transistors |
| JPS63285972A (ja) * | 1987-05-19 | 1988-11-22 | Fujitsu Ltd | バイポ−ラトランジスタおよびその製造方法 |
| US4829015A (en) * | 1987-05-21 | 1989-05-09 | Siemens Aktiengesellschaft | Method for manufacturing a fully self-adjusted bipolar transistor |
-
1989
- 1989-02-09 NL NL8900319A patent/NL8900319A/nl not_active Application Discontinuation
-
1990
- 1990-02-09 WO PCT/EP1990/000245 patent/WO1990009678A1/en not_active Application Discontinuation
- 1990-02-09 EP EP19900902631 patent/EP0408721A1/en not_active Withdrawn
- 1990-02-09 JP JP50296690A patent/JPH03505026A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO1990009678A1 (en) | 1990-08-23 |
| EP0408721A1 (en) | 1991-01-23 |
| NL8900319A (nl) | 1990-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5937867B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05206151A (ja) | 半導体装置 | |
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS6362897B2 (ja) | ||
| JPS62113471A (ja) | バイポ−ラトランジスタに浅く、大量にド−プされた外因性ベ−ス領域を形成する方法 | |
| JPH0831478B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| JPH03505026A (ja) | バイポーラトランジスタおよびそれの作製方法 | |
| EP0378164A2 (en) | Bipolar transistor and method of manufacturing the same | |
| JPH05129320A (ja) | 半導体装置及びその製造方法 | |
| JP2869653B2 (ja) | 半導体装置およびその製造方法 | |
| JP3210354B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2613029B2 (ja) | 超自己整合垂直構造バイポーラトランジスターの製造方法 | |
| JP2729870B2 (ja) | 可変容量ダイオードとその製造方法 | |
| JP2847773B2 (ja) | 半導体装置の製造方法 | |
| KR940007657B1 (ko) | 고속 쌍극자 트랜지스터 장치의 제조방법 | |
| JP3219796B2 (ja) | バイポーラ型半導体装置の製造方法 | |
| JP2797774B2 (ja) | 半導体装置およびその製造方法 | |
| JPS58206158A (ja) | 半導体装置の製造方法 | |
| JPH0529328A (ja) | 半導体装置及びその製造方法 | |
| JPH0128508B2 (ja) | ||
| JP3109579B2 (ja) | 半導体装置の製造方法 | |
| JP3120441B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6182474A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS6038871A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH0682675B2 (ja) | 半導体装置の製造方法 |