JPH05267440A - 誘電体分離半導体基板およびその製造方法 - Google Patents

Abstract

(57)【要約】 【構成】 １０１ｂは素子用Ｓｉ基板層、１０２ｂは分
離酸化膜、１０３ｂは基台用Ｓｉ基板層である。素子用
Ｓｉ基板層１０１ｂの高濃度不純物層は素子用Ｓｉ基板
層１０１ｂにおける酸化膜１０２ｂとの界面からその酸
化膜１０２ｂの厚さ分に相当する深さまでの不純物総量
が酸化膜１０２ｂ中の不純物総量よりも多くなる不純物
プロファイルを持つように形成される。その製造方法
は、基台用Ｓｉ基板層１０３ｂとなるウェーハの方を酸
化して分離酸化膜１０２ｂを形成することを特徴とす
る。 【効果】 本発明基板によれば分離酸化膜の信頼性を確
保することができる。本発明製法によれば高濃度不純物
層のプロファイル制御性が向上する。更に、同一面内に
深さやタイプの異なる高濃度不純物層を形成する場合で
も、高濃度不純物層が原因で分離酸化膜の表面に凹凸部
ができることはなく、２枚のウェーハの接着を良好に行
える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は２枚のシリコンウェーハ
が一体化されて第１、第２のシリコンシリコン基板層を
有するものとして構成される誘電体分離半導体基板に関
する。

【０００２】

【従来の技術】半導体装置の素子分離法としてＰ−Ｎ接
合分離や誘電体（絶縁層）分離が知られている。そのう
ち誘電体分離はＰ−Ｎ接合分離に対して次のような利点
を有する。すなわち、（１） 高温動作時の漏れ電流が
少ない、（２） 寄生サイリスタ動作によるラッチアッ
プがない、（３） 高耐圧素子の分離に要する面積が少
なくて済む、（４） 電極印加の極性を考慮する必要が
ない、（５） 寄生容量が少ない、などがあげられる。

【０００３】かかる誘電体分離を実現するための方法と
しては、例えば、 直接接着技術により２枚のシリコ
ンウェーハの間に酸化膜を介在させ両ウェーハを一体化
させる方法、 サファイア基板にシリコン層を気相成
長させるＳＯＳ法、 シリコン基板上に絶縁膜を介し
て非結晶質シリコン層を堆積し、これを再結晶化させる
方法、 シリコン基板の一部をエッチングして酸化膜
を形成した後、多結晶シリコン層を厚く堆積し、裏側か
ら研磨して、多結晶シリコン層で保持され島状に分離さ
れた結晶シリコンを得る方法、 シリコン基板に酸素
をイオン注入して内部に酸化膜を形成するＳＩＭＯＸ
法、等である。

【０００４】これらのうち、直接接着法は、簡便に誘電
体分離の半導体基板を実現することができ、任意の厚み
で良質のシリコン層からなる活性層を得ることができる
など優れた方法として注目されている。

【０００５】図５はこの直接接着技術を用いた従来技術
による誘電体分離基板の作製法を示すものである。

【０００６】まず、同図（ａ）において、素子を作り込
む側である活性層となる素子用ウェーハ５０１と、これ
を支持する基台用ウェーハ５０２との２枚のＳｉウェー
ハを用意する。そして、素子用ウェーハ５０１にイオン
注入、拡散等により不純物を導入して、図５（ｂ）に示
すような高濃度不純物層５０３を形成し、その後、熱処
理することにより素子用ウェーハ５０１を酸化して酸化
膜５０４，５０５を形成し、その表面処理後、図５
（ｃ）に示すように、素子用ウェーハ５０１と基台用ウ
ェーハ５０２とを張合わせ、全体を熱処理して２枚のウ
ェーハ５０２，５０２を一体化し、素子用Ｓｉ基板層５
０６と基台用Ｓｉ基板層５０７とからなる１枚の基板と
して形成する。

【０００７】次いで、図５（ｄ）に示すように、素子用
Ｓｉ基板層５０６を基台用Ｓｉ基板層５０７よりも薄く
研磨する。

【０００８】そして、図５（ｅ）に示すように、再度、
酸化膜５０８，５０９を形成し、続いて図５（ｆ）に示
すように分離溝形成部５１０を開口し、図５（ｇ）に示
すように、表面から酸化膜５０３に達する分離溝５１１
を形成し、素子用Ｓｉ基板層５０６を複数の素子形成領
域５１２に分離する。

【０００９】その後、この分離溝５１１の側壁に、図５
（ｈ）に示すように酸化膜５１３を形成し、その状態
で、図５（ｉ）に示すように、全面に、多結晶Ｓｉから
なるＳｉ結晶体５１４を堆積し、このＳｉ結晶体５１４
における分離溝５１１の外部に存在する部分を研磨して
除去することにより、図５（ｊ）に示すように、分離溝
５１１がＳｉ結晶体５１４で埋められた状態とする。最
後に表面の平坦化を行い、誘電体分離基板の製造プロセ
スを終了する。

【００１０】以上のような工程を経ることで、素子用Ｓ
ｉ基板層と基台用Ｓｉ基板層とが酸化膜によって絶縁分
離され、かつ素子用Ｓｉ基板層において複数の素子形成
領域が、分離溝、酸化膜及びＳｉ結晶体からなるトレン
チにより相互に絶縁分離されるとともに、素子用Ｓｉ基
板層における酸化膜との界面近傍に、順方向電圧降下の
低減等を目的とする高濃度不純物層を有する誘電体分離
基板を得ることができる。

【００１１】

【発明が解決しようとする課題】しかしながら、両基板
層の絶縁分離用酸化膜を形成する際の熱処理により高濃
度不純物層の不純物の一部が酸化膜中へ取込まれ、再分
布してしまうこととなるため、分離酸化膜の電気特性や
信頼性が低下する。

【００１２】また、半導体素子の設計や特性上、素子用
Ｓｉ基板層の接着面にｐ型またはｎ型の不純物の高濃度
層を部分的に形成する場合や、一部の領域にｐ型の高濃
度不純物層、他の領域にはｎ型の高濃度不純物層という
ように、同一面内にタイプの異なる高濃度不純物層を形
成する場合、不純物層のタイプによる酸化膜の成長速度
の相違に起因して、接着に供する酸化膜表面には微小の
凹凸部ができてしまう。このような凹凸部のあるウェー
ハを接着して作成した誘電体分離基板は、その接着界面
に未接着部分が発生しやすい。そのため、基板製造の歩
留り低下と、この基板から作製される半導体素子の歩留
り及び特性の低下をきたす元となる。特に、ホウ素、ヒ
素などの不純物元素は飛散しやすく、酸化後の素子用ウ
ェーハ内高濃度層の不純物量を正確に制御するのが困難
である。

【００１３】さらにまた、浅い高濃度不純物層を形成し
たい場合でも、リンなどの拡散速度の速い不純物元素は
目標とする設定値よりも過度に拡散してしまう。このよ
うな理由により、半導体素子を形成する素子用ウェーハ
を熱処理酸化すると、その熱処理により素子用ウェーハ
の接着性、基板特性が損なわれるために、高品質、高特
性の誘電体分離基板が得られないために、この基板から
製造する半導体素子も十分な電気特性が得られない。

【００１４】本発明は、上記事情に鑑みてなされたもの
で、その目的とするところは、電気的特性の向上、特に
高濃度不純物層が高品質化を図った誘電体分離半導体基
板及びその製造方法を提供することにある。

【００１５】

【課題を解決するための手段】請求項１記載の本発明の
誘電体分離半導体基板は、素子が作り込まれる活性層と
なる素子用シリコン基板層と、この素子用シリコン基板
層に絶縁膜を介して一体化され素子用シリコン基板層を
保持する基台用シリコン基板層と、素子用シリコン基板
層における上記絶縁膜との界面から所定の深さに形成さ
れその絶縁膜との界面から当該絶縁膜の厚さ分に相当す
る深さまでの不純物総量がその絶縁膜中の不純物総量よ
りも多くなる不純物プロファイルを持つように形成され
ている高濃度不純物層とを備えている。

【００１６】請求項２記載の本発明の誘電体分離半導体
基板は、高濃度不純物層が複数領域に形成され、そのう
ち少なくとも一つの領域が他の領域とは異なる導電型を
有している。

【００１７】請求項３記載の本発明の誘電体分離半導体
基板は、高濃度不純物層が複数領域に形成され、そのう
ち少なくとも一つの領域が他の領域とは異なる深さを有
する構成としている。

【００１８】請求項４記載の本発明の誘電体分離半導体
基板の製造方法は、その表面から所定の深さに高濃度不
純物層を形成する第１のシリコンウェーハとは別体の第
２のシリコンウェーハの表面に絶縁膜を形成する絶縁膜
形成工程と、第１のシリコンウェーハと第２のシリコン
ウェーハとの表面側同士を接合させて両者を一体化させ
ることにより、活性層としての素子用シリコン基板層が
第１のシリコンウェーハからなり、かつ素子用シリコン
基板層を支持する基台用シリコン基板層が第２のシリコ
ンウェーハからなり、しかも両層が絶縁膜により絶縁分
離された誘電体分離型基板を形成するウェーハ接合工程
とを含んでいる。

【００１９】請求項５記載の本発明の誘電体分離半導体
基板の製造方法は、更に、ウェーハ接合工程の前に、第
１のシリコンウェーハへイオン注入により高濃度不純物
層を形成する工程を含んでいる。

【００２０】請求項６記載の本発明の誘電体分離半導体
基板の製造方法は、更に、ウェーハ接合工程は直接接着
法により行う。

【００２１】

【作用】本発明の誘電体分離半導体基板によれば、素子
用シリコン基板層における分離絶縁膜との界面からその
絶縁膜の厚さ分に相当する深さまでの不純物総量が絶縁
膜中の不純物総量よりも多くなる不純物プロファイルを
持つように形成されることから、分離酸化膜の信頼性を
確保することができる。

【００２２】また、本発明の製造方法によれば、高濃度
不純物層を形成する第１のシリコンウェーハではなく、
基台側となる第２のシリコンウェーハの方を酸化し、そ
の酸化膜を分離絶縁膜として使用するようになっている
ことから、高濃度不純物層の不純物プロファイルの制御
性が向上し、上記不純物プロファイルを確実に得ること
ができる。

【００２３】また、第１のシリコンウェーハの同一面内
に深さやタイプの異なる高濃度不純物層を形成する場合
であっても、分離絶縁膜はそれには無関係の第２のシリ
コンウェーハに形成することから、高濃度不純物層が原
因でその表面に凹凸部ができることはなく、２枚のウェ
ーハの接着を良好に行うことができ、基板製造の歩留り
向上、この基板から作製される半導体素子の歩留り及び
特性の向上を図ることができる。特に、ホウ素、ヒ素な
どの不純物元素は飛散しやすく、酸化後の素子用ウェー
ハ内高濃度層の不純物量を正確に制御することができ、
効果が大きい。

【００２４】さらにまた、リンなどの拡散速度の速い不
純物元素で浅い高濃度不純物層を形成したい場合でも、
第１のウェーハは熱処理酸化に関与しないため、高品
質、高特性の誘電体分離基板を得ることができる。

【００２５】

【実施例】以下に本発明の実施例について図面を参照し
つつ説明する。

【００２６】図１は本発明の一実施例に係る誘電体分離
半導体基板の高濃度不純物層における不純物プロファイ
ルを従来の誘電体分離半導体基板のそれと比較して示す
ものである。

【００２７】まず、図１（ａ）は従来の基板を示すもの
であり、この図において、１０１ａは素子用Ｓｉ基板
層、１０２ａは分離酸化膜、１０３ａは基台用Ｓｉ基板
層である。グラフから明らかなように、従来の基板にあ
っては、酸化膜１０２ａの形成の際における熱処理によ
り、その前に既に素子用Ｓｉ基板層１０１ａに形成され
ていた高濃度不純物層の不純物が酸化膜１０２ａに取込
まれる結果、高濃度不純物層よりも酸化膜１０２ａの方
が不純物総量が多くなる。そのため、従来の酸化膜１０
２ａは分離絶縁膜として信頼性が低い。

【００２８】図１（ｂ）はそのような問題のない本発明
の基板について示すものである。おの図において、１０
１ｂは素子用Ｓｉ基板層、１０２ｂは分離酸化膜、１０
３ｂは基台用Ｓｉ基板層である。この図に示すように、
本発明の基板の場合、素子用Ｓｉ基板層１０１ｂにおけ
る酸化膜１０２ｂとの界面からその酸化膜１０２ｂの厚
さ分に相当する深さまでの不純物総量が酸化膜１０２ｂ
中の不純物総量よりも多くなる不純物プロファイルを持
つように形成される。そのため、分離酸化膜の信頼性を
確保することができる。

【００２９】図２は図１（ｂ）に示すような不純物プロ
ファイルを確実に得ることができる製造方法を図解する
ものである。

【００３０】まず、図２（ａ）に示すように、半導体素
子を形成する素子用基板層とされるＳｉウェーハ２０１
［直径１５０ｍｍ、ｐ型面方位（１００）、比抵抗４５
Ωcm、厚さ５２５μｍ］と素子用基板層を支持する基台
用基板層となるＳｉウェーハ２０２［直径１５０ｍｍ、
ｐ型面方位（１１１）、比抵抗９０Ωcm、厚さ６２５μ
ｍ］とを用意する。

【００３１】そして、図２（ｂ）に示すように、Ｓｉウ
ェーハ２０１の表面をポジレジスト２０３をスピンコー
トしてＰＥＰ工程によりその一部を開口し、その開口部
を通じてＳｉウェーハ２０１に対し、ホウ素のイオン注
入（ドーズ量：２×１０¹⁵ｃｍ^-2）を行うことにより、
図２（ｃ）に示すようにｐ⁺ 型高濃度不純物層２０５を
形成する。続いて、ウェーハ２０１の他の部位に対し、
同様にポジレジスト２０３をスピンコートし、ＰＥＰ工
程により一部を開口し、その開口部を通じてヒ素のイオ
ン注入（ドーズ量：２×１０¹⁵）を行うことにより、図
２（ｄ）に示すようにｎ⁺ 型高濃度不純物層２０６を形
成する。

【００３２】次に、基台用基板層となるＳｉウェーハ２
０２を熱処理により酸化し、その両面に厚さ１．２μｍ
の酸化膜２０７または２０８を形成する。なお、この酸
化膜形成工程は高濃度不純物層２０５，２０６の形成工
程と並行して行っても良い。

【００３３】そして、両ウェーハ２０１，２０２を、洗
浄処理後、直接接着法により張り合わせ、５％酸素含有
の窒素雰囲気中で１１００°Ｃ、２時間の熱処理を行っ
て一体化し、図２（ｅ）に示すように、素子用Ｓｉ基板
層２０９と基台用Ｓｉ基板層２１０とを持つ１枚のＳｉ
ウェーハとする。

【００３４】次いで、図２（ｆ）に示すように、素子用
Ｓｉ基板層２０９側を研磨して厚さを６０μｍまで減ら
す。そして再度、図２（ｇ）に示すように、熱酸化によ
って酸化膜２１１，２１２を１．１μｍ形成する。

【００３５】その後、図２（ｈ）に示すように、表面の
酸化膜２１１に分離溝形成穴２１３を開口し、さらに図
２（ｉ）に示すように、表面から酸化膜２０７に達する
溝幅１００μｍの分離溝２１４を形成し、素子用Ｓｉ基
板層２０９を複数の素子形成領域２１５に分離する。

【００３６】続いて、図２（ｊ）に示すように、分離溝
２１４の側壁に厚さ１．０μｍの酸化膜２１６を形成す
る。さらに、図２（ｋ）に示すように、多結晶Ｓｉ結晶
体２１７を堆積し、その分離溝２１４の外部に存在する
部分を研磨して除去することにより、図２（ｌ）に示す
ように、分離溝２１４がＳｉ結晶体２１７で埋められた
状態とする。最後に表面の平坦化を行い、誘電体分離基
板の製造プロセスを終了する。

【００３７】以上のような工程を経ることで形成される
誘電体分離基板は、素子用Ｓｉ基板層２０９（素子形成
領域２１５の存在する層）と基台用Ｓｉ基板層２１０と
が酸化膜２０７によって絶縁分離され、かつ素子用Ｓｉ
基板層２０９において複数の素子形成領域２１５が、分
離溝２１４、酸化膜２１６及びＳｉ結晶体２１７からな
るトレンチにより相互に絶縁分離されたものとなる。

【００３８】更に、各素子形成領域２１５には分離酸化
膜２０７との界面から所定の深さの高濃度不純物層２０
５，２０６が形成される。この高濃度不純物層２０５，
２０６は、素子用Ｓｉ基板層２０９となったＳｉウェー
ハ２０１が熱酸化の処理を施されないことから、素子形
成領域２１５における酸化膜２０７との界面からその酸
化膜２０７の厚さ分に相当する深さまでの不純物総量が
酸化膜２０７中の不純物総量よりも多くなる不純物プロ
ファイルを持つように形成されることとなる。

【００３９】また、Ｓｉウェーハ２０１の同一面内にタ
イプの異なる高濃度不純物層２０５，２０６を形成して
いるが、分離酸化膜２０７はそれには無関係のＳｉウェ
ーハ２０１に形成することから、高濃度不純物層２０
５，２０６が原因でその表面に凹凸部ができることはな
く、２枚のウェーハ２０１，２０２の接着を良好に行う
ことができ、基板製造の歩留り向上、この基板から作製
される半導体素子の歩留り及び特性の向上を図ることが
できる。特に、ホウ素、ヒ素などの不純物元素は飛散し
やすく、酸化後の素子用ウェーハ内高濃度層の不純物量
を正確に制御することができ、効果が大きい。

【００４０】さらにまた、リンなどの拡散速度の速い不
純物元素で浅い高濃度不純物層を形成したい場合でも、
Ｓｉウェーハ２０１は熱処理酸化に関与しないため、高
品質、高特性の誘電体分離基板を得ることができる。

【００４１】図３は、本発明の製造方法により、異なる
導電型、つまりｐ⁺ 型とｎ⁺ 型の高濃度不純物層を埋込
んだ基板を用いての素子形成例を示すものである。

【００４２】この図において、３０１は素子用Ｓｉ基板
層、３０２は基台用Ｓｉ基板層であって、両基板層３０
１，３０２は酸化膜３０３により互いに絶縁分離されて
いる。素子用Ｓｉ基板層３０１はｐ型およびｎ型からな
り、その分離部にはＲＩＥによる分離溝３０４が形成さ
れ、この分離溝３０４の側壁には酸化膜３０５が形成さ
れ、この酸化膜３０５により囲まれる空間に多結晶Ｓｉ
結晶体３０６が充填されており、これらよりなるトレン
チにより素子用Ｓｉ基板層３０１は複数の素子形成領域
３０７に分離されている。各素子形成領域３０７には、
選択的にリンとホウ素をイオン注入し（アニールは行わ
ないか、あるいは非酸化雰囲気でアニールを行う）、酸
化膜３０３との界面から、この酸化膜３０３の厚さ寸法
よりも深いｐ⁺ 型高濃度不純物層３０８あるいはｎ⁺ 型
高濃度不純物層３０９が形成されている。この各素子形
成領域３０７の高濃度不純物層３０８，３０９上にはそ
れぞれ縦型のｐｎｐ型トランジスタ３１０あるいはｎｐ
ｎ型トランジスタ３１１が相補に形成されている。

【００４３】図４は、本発明の製造方法により異なる深
さの高濃度不純物層を埋込んだ基板を用いての素子形成
例を示すものである。

【００４４】この図において、４０１は素子用Ｓｉ基板
層、４０２は基台用Ｓｉ基板層であって、両基板層４０
１，４０２は酸化膜４０３により互いに絶縁分離されて
いる。素子用Ｓｉ基板層４０１にはＲＩＥによる分離溝
４０４が形成され、この分離溝４０４の側壁には酸化膜
４０５が形成され、この酸化膜４０５により囲まれる空
間に多結晶Ｓｉ結晶体４０６が充填されており、これら
よりなるトレンチにより素子用Ｓｉ基板層４０１は複数
の素子形成領域４０７に分離されている。各素子形成領
域４０７には、拡散速度の小さいアンチモンをイオン注
入することにより浅い（酸化膜４０３と同程度の厚さ
の）ｎ⁺ 型高濃度不純物層４０９が形成されるか、ある
いは拡散速度が比較的大きいリンをイオン注入して深い
ｎ⁺ 型高濃度不純物層４０８が形成されている。この各
素子形成領域４０７の高濃度不純物層４０８，４０９上
にはそれぞれコレクタ領域４１２，４１３の深さが異な
る高耐圧ｎｐｎ型トランジスタ４１０あるいは低耐圧ｎ
ｐｎ型トランジスタ４１１が形成されているものであ
る。

【００４５】

【発明の効果】以上説明したように本発明の誘電体分離
半導体基板によれば、素子用シリコン基板層における分
離絶縁膜との界面からその絶縁膜の厚さ分に相当する深
さまでの不純物総量が絶縁膜中の不純物総量よりも多く
なる不純物プロファイルを持つように形成されることか
ら、分離酸化膜の信頼性を確保することができる。

【００４６】また、本発明の製造方法によれば、高濃度
不純物層を形成する第１のシリコンウェーハではなく、
基台側となる第２のシリコンウェーハの方を酸化し、そ
の酸化膜を分離絶縁膜として使用するようになっている
ことから、高濃度不純物層の不純物プロファイルの制御
性が向上し、上記不純物プロファイルを確実に得ること
ができる。

【００４７】また、第１のシリコンウェーハの同一面内
に深さやタイプの異なる高濃度不純物層を形成する場合
であっても、分離絶縁膜はそれには無関係の第２のシリ
コンウェーハに形成することから、高濃度不純物層が原
因でその表面に凹凸部ができることはなく、２枚のウェ
ーハの接着を良好に行うことができ、基板製造の歩留り
向上、この基板から作製される半導体素子の歩留り及び
特性の向上を図ることができる。特に、ホウ素、ヒ素な
どの不純物元素は飛散しやすく、酸化後の素子用ウェー
ハ内高濃度層の不純物量を正確に制御することができ、
効果が大きい。

【００４８】さらにまた、リンなどの拡散速度の速い不
純物元素で浅い高濃度不純物層を形成したい場合でも、
第１のウェーハは熱処理酸化に関与しないため、高品
質、高特性の誘電体分離基板を得ることができる。

【図面の簡単な説明】

【図１】本発明誘電体分離半導体基板の一実施例におけ
る高濃度不純物層の不純物プロファイルを従来の誘電体
分離半導体基板のそれと比較して示す説明図。

【図２】本発明誘電体分離半導体基板の製造方法の一実
施例を説明する工程別素子断面図。

【図３】本発明の製造方法により異なる導電型の高濃度
不純物層を埋込んだ基板を用いての素子形成例を示す素
子断面図。

【図４】本発明の製造方法により異なる深さの高濃度不
純物層を埋込んだ基板を用いての素子形成例を示す素子
断面図。

【図５】従来法による誘電体分離基板の製造方法を説明
する断面図。

【符号の説明】

１０１ｂ 素子用Ｓｉ基板層 １０２ｂ 分離酸化膜 １０３ｂ 基台用Ｓｉ基板層 ２０１ 第１のＳｉウェーハ ２０２ 第２のＳｉウェーハ ２０５，２０６ 高濃度不純物層 ２０７ 分離酸化膜 ２０９ 素子用Ｓｉ基板層 ２１０ 基台用Ｓｉ基板層 ２１４ 素子分離溝 ２１６ 素子分離用酸化膜 ２１７ 素子分離用多結晶Ｓｉ結晶体 ３０１ 素子用Ｓｉ基板層 ３０２ 基台用Ｓｉ基板層 ３０３ 分離酸化膜 ３０４ 素子分離溝 ３０５ 素子分離用酸化膜 ３０６ 素子分離用多結晶Ｓｉ結晶体 ４０１ 素子用Ｓｉ基板層 ４０２ 基台用Ｓｉ基板層 ４０３ 分離酸化膜 ４０４ 素子分離溝 ４０５ 素子分離用酸化膜 ４０６ 素子分離用多結晶Ｓｉ結晶体 ５０１ 素子用ウェーハ ５０２ 基台用ウェーハ ５０３ 高濃度不純物層 ５０４，５０５ 酸化膜 ５１４ Ｓｉ結晶体

Claims (6)

【特許請求の範囲】
1. 【請求項１】素子が作り込まれる活性層となる素子用シ
   リコン基板層と、 該素子用シリコン基板層に絶縁膜を介して一体化され該
   素子用シリコン基板層を保持する基台用シリコン基板層
   と、 前記素子用シリコン基板層における前記絶縁膜との界面
   から所定の深さに形成されその前記絶縁膜との界面から
   該絶縁膜の厚さ分に相当する深さまでの不純物総量が前
   記絶縁膜中の不純物総量よりも多くなる不純物プロファ
   イルを有するように形成されている高濃度不純物層とを
   備えている誘電体分離半導体基板。
2. 【請求項２】高濃度不純物層が複数領域に形成され、そ
   のうち少なくとも一つの領域が他の領域とは異なる導電
   型を有している請求項１記載の誘電体分離半導体基板。
3. 【請求項３】高濃度不純物層が複数領域に形成され、そ
   のうち少なくとも一つの領域が他の領域とは異なる深さ
   を有している請求項１及び請求項２のうちいずれか１項
   に記載の誘電体分離半導体基板。
4. 【請求項４】その表面から所定の深さに高濃度不純物層
   を形成する第１のシリコンウェーハとは別体の第２のシ
   リコンウェーハの表面に絶縁膜を形成する絶縁膜形成工
   程と、 前記第１のシリコンウェーハと前記第２のシリコンウェ
   ーハとの表面側同士を接合させて両者を一体化させるこ
   とにより、活性層としての素子用シリコン基板層が前記
   第１のシリコンウェーハからなり、かつ該素子用シリコ
   ン基板層を支持する基台用シリコン基板層が前記第２の
   シリコンウェーハからなり、しかも両層が前記絶縁膜に
   より絶縁分離された誘電体分離型基板を形成するウェー
   ハ接合工程とを含んでいる請求項１〜４のうちいずれか
   １項記載の誘電体分離半導体基板の製造方法。
5. 【請求項５】ウェーハ接合工程の前に、 第１のシリコンウェーハへイオン注入により高濃度不純
   物層を形成する工程を含んでいる請求項４記載の誘電体
   分離半導体基板の製造方法。
6. 【請求項６】ウェーハ接合工程は直接接着法により行う
   請求項４及び請求項５のうちいずれか１項記載の誘電体
   分離半導体基板の製造方法。