JP2618873B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2618873B2 JP2618873B2 JP713787A JP713787A JP2618873B2 JP 2618873 B2 JP2618873 B2 JP 2618873B2 JP 713787 A JP713787 A JP 713787A JP 713787 A JP713787 A JP 713787A JP 2618873 B2 JP2618873 B2 JP 2618873B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- substrate
- oxide film
- collector layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、同一基板上に厚さの異なるシリコン島領
域を有する半導体装置の製造方法に関するものである。
域を有する半導体装置の製造方法に関するものである。
周知のように、高耐圧用トランジスタはコレクタ層を
厚くする必要がある。第２図は厚いコレクタ層を有する
トランジスタを含む従来の半導体装置の製造方法の主要
工程における各状態をそれぞれ示す断面図である。
厚くする必要がある。第２図は厚いコレクタ層を有する
トランジスタを含む従来の半導体装置の製造方法の主要
工程における各状態をそれぞれ示す断面図である。
次にこの製造方法を説明する。まず、第２図（ａ）に
示すように、ｎ型（100）シリコン基板１の上に酸化膜
２をパターニングした後、この酸化膜２をマスクとして
アルカリ系エッチング液で異方性エッチングを行い、
（111）面を側面にもったＶ字溝３を形成する。続い
て、第２図（ｂ）に示すように、基板１の表面にｎ型高
濃度拡散層４を形成し、その上にさらに酸化膜５を形成
する。
示すように、ｎ型（100）シリコン基板１の上に酸化膜
２をパターニングした後、この酸化膜２をマスクとして
アルカリ系エッチング液で異方性エッチングを行い、
（111）面を側面にもったＶ字溝３を形成する。続い
て、第２図（ｂ）に示すように、基板１の表面にｎ型高
濃度拡散層４を形成し、その上にさらに酸化膜５を形成
する。
次に、第２図（ｃ）に示すように、Ｖ字溝３の上部に
ポリシリコン６を数百μｍ程度積層し、基板１の裏面を
研磨して酸化膜５を露出させる。ここで、基板１の研磨
面を新たな基板表面とする。続いて、第２図（ｄ）に示
すように、この新たな基板表面にベース層7,エミッタ層
８を形成し、さらに、基板１の表面を酸化して各コンタ
クト窓を形成しエミッタ電極11a,ベース電極11b,コレク
タ電極11cを形成して配線を施して所望の工程を完了す
る。
ポリシリコン６を数百μｍ程度積層し、基板１の裏面を
研磨して酸化膜５を露出させる。ここで、基板１の研磨
面を新たな基板表面とする。続いて、第２図（ｄ）に示
すように、この新たな基板表面にベース層7,エミッタ層
８を形成し、さらに、基板１の表面を酸化して各コンタ
クト窓を形成しエミッタ電極11a,ベース電極11b,コレク
タ電極11cを形成して配線を施して所望の工程を完了す
る。
第２図（ａ）〜（ｄ）に示した半導体装置の製造方法
においては、第２図（ｄ）から明らかなように、コレク
タウォール９がベース層７を取り囲んで形成されてしま
う。そこで、コレクタウォール９をベース層７を取り囲
まないように形成する方法として第３図（ａ）〜（ｄ）
に示す製造方法が従来から知られている。
においては、第２図（ｄ）から明らかなように、コレク
タウォール９がベース層７を取り囲んで形成されてしま
う。そこで、コレクタウォール９をベース層７を取り囲
まないように形成する方法として第３図（ａ）〜（ｄ）
に示す製造方法が従来から知られている。
この製造方法では、まず第３図（ａ）に示すように、
ｎ型（100）シリコン基板１の表面にｎ型高濃度拡散層
４を形成し、酸化膜２をパターニングする。次に、第３
図（ｂ）に示すように、酸化膜２をマスクとして異方性
エッチングを行いＶ字溝３を形成し、さらに基板１表面
に酸化膜５を形成する。続いて、第３図（ｃ）に示すよ
うに、ポリシリコン６を積層し、基板１の裏面を研磨し
て酸化膜５を露出させる。次に、第３図（ｄ）に示すよ
うに、研磨面を新たな基板表面として、シリコン島領域
の一側面にだけコレクタウォール９を形成し、さらにベ
ース層７とエミッタ層８とを形成し、各コンタクト窓を
形成して各電極11a,11b,11cを形成し配線を施して所望
の工程を完了する。
ｎ型（100）シリコン基板１の表面にｎ型高濃度拡散層
４を形成し、酸化膜２をパターニングする。次に、第３
図（ｂ）に示すように、酸化膜２をマスクとして異方性
エッチングを行いＶ字溝３を形成し、さらに基板１表面
に酸化膜５を形成する。続いて、第３図（ｃ）に示すよ
うに、ポリシリコン６を積層し、基板１の裏面を研磨し
て酸化膜５を露出させる。次に、第３図（ｄ）に示すよ
うに、研磨面を新たな基板表面として、シリコン島領域
の一側面にだけコレクタウォール９を形成し、さらにベ
ース層７とエミッタ層８とを形成し、各コンタクト窓を
形成して各電極11a,11b,11cを形成し配線を施して所望
の工程を完了する。
以上のようにして、厚いコレクタ層を有する高耐圧用
トランジスタを含む半導体装置が得られる。
トランジスタを含む半導体装置が得られる。
従来の半導体装置の製造方法では、厚いコレクタ層を
有するトランジスタを形成する場合、基板上にトランジ
スタ分離領域となる溝を形成し、高濃度拡散層，酸化膜
層を形成後、ポリシリコンなどの基板支持膜を基板表面
に厚く積層させ、基板の裏面を酸化膜層が露出するまで
研磨し、該研磨面を新たな基板表面として用いるという
複雑な工程を行なわなければならなかった。またトラン
ジスタがシリコン基板上でなく後工程で形成したポリシ
リコンなどの基板支持膜上に形成されるので、強度的に
も問題があった。
有するトランジスタを形成する場合、基板上にトランジ
スタ分離領域となる溝を形成し、高濃度拡散層，酸化膜
層を形成後、ポリシリコンなどの基板支持膜を基板表面
に厚く積層させ、基板の裏面を酸化膜層が露出するまで
研磨し、該研磨面を新たな基板表面として用いるという
複雑な工程を行なわなければならなかった。またトラン
ジスタがシリコン基板上でなく後工程で形成したポリシ
リコンなどの基板支持膜上に形成されるので、強度的に
も問題があった。
また、コレクタウォールを厚いコレクタ層を有するト
ランジスタに形成するにおいて、第２図（ｄ）に示すよ
うにコレクタウォール９がトランジスタの両側面にでき
たり、第３図（ｄ）に示すようにコレクタウォール９が
横方向にも拡散してしまったりして、コレクタウォール
９の形成にともなってトランジスタサイズが大きくなっ
てしまうなどの問題点があった。
ランジスタに形成するにおいて、第２図（ｄ）に示すよ
うにコレクタウォール９がトランジスタの両側面にでき
たり、第３図（ｄ）に示すようにコレクタウォール９が
横方向にも拡散してしまったりして、コレクタウォール
９の形成にともなってトランジスタサイズが大きくなっ
てしまうなどの問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、厚いコレクタ層を有するトランジスタを薄
いコレクタ層を有するトランジスタとともに同一基板上
に、簡単な工程で、かつトランジスタサイズを大きくす
ることなく、製造することができる半導体装置の製造方
法を提供することを目的とする。
れたもので、厚いコレクタ層を有するトランジスタを薄
いコレクタ層を有するトランジスタとともに同一基板上
に、簡単な工程で、かつトランジスタサイズを大きくす
ることなく、製造することができる半導体装置の製造方
法を提供することを目的とする。
この発明に係る半導体装置の製造方法は、半導体基板
に厚いコレクタ層となる溝をエッチング形成した後、薄
いコレクタ層となる溝をエッチング形成すると同時に上
記厚いコレクタ層となる溝の周辺部をもエッチングし、
次いで、上記半導体基板表面に高濃度の一方導電型拡散
層及びイオン注入により該拡散層下に酸化膜層を形成
し、次いで上記半導体基板表面に上記溝を埋めてエピタ
キシャル層を、及びその上に平坦化膜を形成し、該平坦
化膜及びエピタキシャル層を上記酸化膜層の一部が露出
するまで除去し、次いで、上記エピタキシャル層で埋め
られた上記薄いコレクタ層となる溝及び上記厚いコレク
タ層となる溝の周辺部にコレクタウォールを形成するよ
うにしたものである。
に厚いコレクタ層となる溝をエッチング形成した後、薄
いコレクタ層となる溝をエッチング形成すると同時に上
記厚いコレクタ層となる溝の周辺部をもエッチングし、
次いで、上記半導体基板表面に高濃度の一方導電型拡散
層及びイオン注入により該拡散層下に酸化膜層を形成
し、次いで上記半導体基板表面に上記溝を埋めてエピタ
キシャル層を、及びその上に平坦化膜を形成し、該平坦
化膜及びエピタキシャル層を上記酸化膜層の一部が露出
するまで除去し、次いで、上記エピタキシャル層で埋め
られた上記薄いコレクタ層となる溝及び上記厚いコレク
タ層となる溝の周辺部にコレクタウォールを形成するよ
うにしたものである。
この発明においては、分離領域の酸化膜層をイオン注
入により埋込み形成することにより、半導体基板にエッ
チング形成した溝をエピタキシャル層で埋めてこれを活
性領域として用いるようにしたので、従来法に比し簡単
な工程で半導体装置を製造することができる。しかも、
厚いコレクタ層となる溝は２段に形成されており、コレ
クタウォールを形成する際には上段部に浅い拡散を行え
ば良いので、コレクタウォールが横方向へ拡散したりす
ることはなく、トランジスタサイズが大きくなるのを防
止できる。
入により埋込み形成することにより、半導体基板にエッ
チング形成した溝をエピタキシャル層で埋めてこれを活
性領域として用いるようにしたので、従来法に比し簡単
な工程で半導体装置を製造することができる。しかも、
厚いコレクタ層となる溝は２段に形成されており、コレ
クタウォールを形成する際には上段部に浅い拡散を行え
ば良いので、コレクタウォールが横方向へ拡散したりす
ることはなく、トランジスタサイズが大きくなるのを防
止できる。
以下、この発明の実施例を図について説明する。
第１図（ａ）〜（ｆ）はこの発明の一実施例による半
導体装置の製造方法の主要工程における各状態をそれぞ
れ示す断面図である。図において、１はｎ型（100）シ
リコン基板、４はｎ型高濃度拡散層、５は酸化膜層、７
はベース層、８はエミッタ層、９はコレクタウォール、
10は薄いコレクタ層を有するトランジスタ、10a,10b,10
cはそれぞれそのエミッタ電極，ベース電極，コレクタ
電極,11は厚いコレクタ層を有するトランジスタ、11a,1
1b,11cはそれぞれそのエミッタ電極，ベース電極，コレ
クタ電極、12はレジスト、13はｎ型エピタキシャル層、
14は酸化膜である。
導体装置の製造方法の主要工程における各状態をそれぞ
れ示す断面図である。図において、１はｎ型（100）シ
リコン基板、４はｎ型高濃度拡散層、５は酸化膜層、７
はベース層、８はエミッタ層、９はコレクタウォール、
10は薄いコレクタ層を有するトランジスタ、10a,10b,10
cはそれぞれそのエミッタ電極，ベース電極，コレクタ
電極,11は厚いコレクタ層を有するトランジスタ、11a,1
1b,11cはそれぞれそのエミッタ電極，ベース電極，コレ
クタ電極、12はレジスト、13はｎ型エピタキシャル層、
14は酸化膜である。
本実施例の製造方法が第２図（ａ）〜（ｄ）に示した
従来の製造方法と大きく異なる点は、従来法では第２図
（ａ）に示すように、最初にシリコン基板をエッチング
した部分は分離領域となるが、本実施例方法では第１図
（ａ）に示すように、最初にシリコン基板をエッチング
した部分は活性領域となるという点、及び従来法では第
２図（ｂ）に示すように、活性領域を分離するための酸
化膜を熱酸化などの方法でシリコン基板表面に直接形成
しているが、本実施例方法では第１図（ｃ）に示すよう
に、活性領域を分離するための酸化膜層をイオン注入に
よる酸素注入でシリコン基板中に埋め込むように形成し
ているという点である。
従来の製造方法と大きく異なる点は、従来法では第２図
（ａ）に示すように、最初にシリコン基板をエッチング
した部分は分離領域となるが、本実施例方法では第１図
（ａ）に示すように、最初にシリコン基板をエッチング
した部分は活性領域となるという点、及び従来法では第
２図（ｂ）に示すように、活性領域を分離するための酸
化膜を熱酸化などの方法でシリコン基板表面に直接形成
しているが、本実施例方法では第１図（ｃ）に示すよう
に、活性領域を分離するための酸化膜層をイオン注入に
よる酸素注入でシリコン基板中に埋め込むように形成し
ているという点である。
次に本実施例方法を図について説明する。
まず、第１図（ａ）に示すように、シリコン基板１上
の厚いコレクタ層を形成すべき部分にレジスト12をパタ
ーニングしてシリコンエッチングを施し溝を形成する。
次いで第１図（ｂ）に示すように、薄いコレクタ層を形
成すべき部分及び厚いコレクタ層となる溝の周辺部を新
たにパターニングしたレジストをマスクにしてシリコン
エッチングする。そしてその後基板１表面にｎ型不純物
をイオン注入し、レジスト12除去後アニールを行い、第
１図（ｃ）に示すようにｎ型高濃度拡散層４を形成す
る。次いで、ｎ型高濃度拡散層４の下に酸素をイオン注
入した後アニールして、酸化膜層５を形成する。この時
の条件としては例えば、ｎ型高濃度拡散層４としてアン
チモン層が１×1019cm-3（厚さ0.3μｍ）形成されてい
る場合、酸素を200kev、2.4×1018cm-2だけ400℃に加熱
したウェハ上に注入した後、1150℃で３時間アニールす
ると酸化膜層が0.4μｍ形成されることとなる。（エフ
ェクト オブ バックグランド ドーピング オン ザ
スーパーフィシャル シリコン レイヤオブ SOI
ウエハズ シンテサイズド バイ オキシジェン イン
プランテション（EFFECT OF BACKGROUND DOPING ON THE
SUPERFICIAL SILICON LAYER OF SOI WAFERS SYNTHESIZ
ED BY OXYGEN IMPLANTATION S.J.Krause,C.O.Jung and
S.R.Wilson,SEMICONDUCTOR SILICON 1986,pp.642）参
照） 次いで第１図（ｄ）に示すように、基板１と同じ比抵
抗のｎ型エピタキシャル層13をコレクタ層となる溝を埋
めて成長させ、ｎ型エピタキシャル層13上にレジスト12
を表面が平坦になるよう十分厚く形成する。次いでレジ
スト12とｎ型エピタキシャル層13のエッチングレートが
等しくなるような条件でエッチングを行い、第１図
（ｅ）に示すように埋め込み形成された酸化膜層５の最
上部が露出した時点でエッチングを終了する。そして、
ｎ型エピタキシャル層13で埋められた薄いコレクタ層と
なる溝及び厚いコレクタ層となる溝の周辺部に浅い拡散
によりコレクタウォール９をそれぞれ形成する。
の厚いコレクタ層を形成すべき部分にレジスト12をパタ
ーニングしてシリコンエッチングを施し溝を形成する。
次いで第１図（ｂ）に示すように、薄いコレクタ層を形
成すべき部分及び厚いコレクタ層となる溝の周辺部を新
たにパターニングしたレジストをマスクにしてシリコン
エッチングする。そしてその後基板１表面にｎ型不純物
をイオン注入し、レジスト12除去後アニールを行い、第
１図（ｃ）に示すようにｎ型高濃度拡散層４を形成す
る。次いで、ｎ型高濃度拡散層４の下に酸素をイオン注
入した後アニールして、酸化膜層５を形成する。この時
の条件としては例えば、ｎ型高濃度拡散層４としてアン
チモン層が１×1019cm-3（厚さ0.3μｍ）形成されてい
る場合、酸素を200kev、2.4×1018cm-2だけ400℃に加熱
したウェハ上に注入した後、1150℃で３時間アニールす
ると酸化膜層が0.4μｍ形成されることとなる。（エフ
ェクト オブ バックグランド ドーピング オン ザ
スーパーフィシャル シリコン レイヤオブ SOI
ウエハズ シンテサイズド バイ オキシジェン イン
プランテション（EFFECT OF BACKGROUND DOPING ON THE
SUPERFICIAL SILICON LAYER OF SOI WAFERS SYNTHESIZ
ED BY OXYGEN IMPLANTATION S.J.Krause,C.O.Jung and
S.R.Wilson,SEMICONDUCTOR SILICON 1986,pp.642）参
照） 次いで第１図（ｄ）に示すように、基板１と同じ比抵
抗のｎ型エピタキシャル層13をコレクタ層となる溝を埋
めて成長させ、ｎ型エピタキシャル層13上にレジスト12
を表面が平坦になるよう十分厚く形成する。次いでレジ
スト12とｎ型エピタキシャル層13のエッチングレートが
等しくなるような条件でエッチングを行い、第１図
（ｅ）に示すように埋め込み形成された酸化膜層５の最
上部が露出した時点でエッチングを終了する。そして、
ｎ型エピタキシャル層13で埋められた薄いコレクタ層と
なる溝及び厚いコレクタ層となる溝の周辺部に浅い拡散
によりコレクタウォール９をそれぞれ形成する。
以降は従来の製造方法と同様にして、ベース層7,エミ
ッタ層８を順次形成し、さらに基板１の表面を酸化して
各コンタクト窓を形成して各電極10a,10b,10c,11a,11b,
11cを形成し配線を施して所望の工程を完了する。
ッタ層８を順次形成し、さらに基板１の表面を酸化して
各コンタクト窓を形成して各電極10a,10b,10c,11a,11b,
11cを形成し配線を施して所望の工程を完了する。
このように、上記製造方法によれば、酸化膜層５をイ
オン注入により基板１表面に埋め込み形成するので酸化
膜層５を溝に容易に形成でき、このため基板１にエッチ
ング形成した溝を活性領域として用いることができるの
で、厚いコレクタ層を有するトランジスタと薄いコレク
タ層を有するトランジスタの２種類のトランジスタを同
一シリコン基板上に、簡単な工程で形成することができ
る。また、薄いコレクタ層及び厚いコレクタ層のコレク
タウォールを浅い拡散により形成でき、またコレクタ層
の一側面にだけコレクタウォールを形成することもでき
るので、コレクタウォールの横方向への拡散が少なく、
素子分離の余裕度が小さくてすみ、トランジスタサイズ
を大きくすることなく、高耐圧用トランジスタを含む半
導体装置を製造することができ、装置の微細化を図るこ
とができる。
オン注入により基板１表面に埋め込み形成するので酸化
膜層５を溝に容易に形成でき、このため基板１にエッチ
ング形成した溝を活性領域として用いることができるの
で、厚いコレクタ層を有するトランジスタと薄いコレク
タ層を有するトランジスタの２種類のトランジスタを同
一シリコン基板上に、簡単な工程で形成することができ
る。また、薄いコレクタ層及び厚いコレクタ層のコレク
タウォールを浅い拡散により形成でき、またコレクタ層
の一側面にだけコレクタウォールを形成することもでき
るので、コレクタウォールの横方向への拡散が少なく、
素子分離の余裕度が小さくてすみ、トランジスタサイズ
を大きくすることなく、高耐圧用トランジスタを含む半
導体装置を製造することができ、装置の微細化を図るこ
とができる。
なお、上記実施例では、エピタキシャル層13をシリコ
ン基板１の比抵抗と同じ比抵抗で形成したが、第１図
（ｂ）で薄いコレクタ層となる溝と厚いコレクタ層とな
る溝の周辺部をエッチング形成した時のレジストを除去
した後、ｎ型不純物をシリコン基板全面にイオン注入す
るならば、ｎ型高濃度拡散層４がシリコン基板１全面に
形成されるので、エピタキシャル層13の比抵抗とシリコ
ン基板１の比抵抗を合わせる必要はなく、シリコン基板
はｐ型であってもよい。
ン基板１の比抵抗と同じ比抵抗で形成したが、第１図
（ｂ）で薄いコレクタ層となる溝と厚いコレクタ層とな
る溝の周辺部をエッチング形成した時のレジストを除去
した後、ｎ型不純物をシリコン基板全面にイオン注入す
るならば、ｎ型高濃度拡散層４がシリコン基板１全面に
形成されるので、エピタキシャル層13の比抵抗とシリコ
ン基板１の比抵抗を合わせる必要はなく、シリコン基板
はｐ型であってもよい。
また、シリコン基板に十分高濃度のｎ型基板を用いれ
ば、ｎ型不純物を基板に注入する必要はなく、コレクタ
ウォールを後で形成するためのマスク形成工程とイオン
注入工程を省略することができる。
ば、ｎ型不純物を基板に注入する必要はなく、コレクタ
ウォールを後で形成するためのマスク形成工程とイオン
注入工程を省略することができる。
以上のように、この発明の半導体装置の製造方法によ
れば、半導体基板に厚いコレクタ層となる溝をエッチン
グ形成した後、薄いコレクタ層となる溝をエッチング形
成すると同時に上記厚いコレクタ層となる溝の周辺部を
もエッチングし、次いで、上記半導体基板表面に高濃度
の一方導電型拡散層及びイオン注入により該拡散層下に
酸化膜層を形成し、次いで上記半導体基板表面に上記溝
を埋めてエピタキシャル層を、及びその上に平坦化膜を
形成し、該平坦化膜及びエピタキシャル層を上記酸化膜
層の一部が露出するまで除去し、次いで、上記エピタキ
シャル層で埋められた上記薄いコレクタ層となる溝及び
上記厚いコレクタ層となる溝の周辺部にコレクタォール
を形成するようにしたので、厚いコレクタ層を有するト
ランジスタを薄いコレクタ層を有するトランジスタとと
もに同一基板上に容易に、かつ、トランジスタサイズを
大きくすることなく形成でき、高耐圧用トランジスタを
含む高集積度の半導体装置を製造することができる効果
がある。
れば、半導体基板に厚いコレクタ層となる溝をエッチン
グ形成した後、薄いコレクタ層となる溝をエッチング形
成すると同時に上記厚いコレクタ層となる溝の周辺部を
もエッチングし、次いで、上記半導体基板表面に高濃度
の一方導電型拡散層及びイオン注入により該拡散層下に
酸化膜層を形成し、次いで上記半導体基板表面に上記溝
を埋めてエピタキシャル層を、及びその上に平坦化膜を
形成し、該平坦化膜及びエピタキシャル層を上記酸化膜
層の一部が露出するまで除去し、次いで、上記エピタキ
シャル層で埋められた上記薄いコレクタ層となる溝及び
上記厚いコレクタ層となる溝の周辺部にコレクタォール
を形成するようにしたので、厚いコレクタ層を有するト
ランジスタを薄いコレクタ層を有するトランジスタとと
もに同一基板上に容易に、かつ、トランジスタサイズを
大きくすることなく形成でき、高耐圧用トランジスタを
含む高集積度の半導体装置を製造することができる効果
がある。
第１図（ａ）〜（ｆ）は本発明の一実施例による半導体
装置の製造方法の主要工程における各状態をそれぞれ示
す断面図、第２図（ａ）〜（ｄ）及び第３図（ａ）〜
（ｄ）はそれぞれ従来の半導体装置の製造方法の主要工
程における各状態をそれぞれ示す断面図である。 図において、１はｎ型（100）シリコン基板、４はｎ型
高濃度拡散層、５は酸化膜層、７はベース層、８はエミ
ッタ層、９はコレクタウォール、10は薄いコレクタ層を
有するトランジスタ、11は厚いコレクタ層を有するトラ
ンジスタ、12はレジストである。 なお図中同一符号は同一又は相当部分を示す。
装置の製造方法の主要工程における各状態をそれぞれ示
す断面図、第２図（ａ）〜（ｄ）及び第３図（ａ）〜
（ｄ）はそれぞれ従来の半導体装置の製造方法の主要工
程における各状態をそれぞれ示す断面図である。 図において、１はｎ型（100）シリコン基板、４はｎ型
高濃度拡散層、５は酸化膜層、７はベース層、８はエミ
ッタ層、９はコレクタウォール、10は薄いコレクタ層を
有するトランジスタ、11は厚いコレクタ層を有するトラ
ンジスタ、12はレジストである。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】一方導電型の半導体基板に、厚いコレクタ
層となる溝をエッチングして形成する工程と、 薄いコレクタ層となる溝をエッチング形成すると同時に
上記厚いコレクタ層となる溝の周辺部をエッチングする
工程と、 上記半導体基板表面に高濃度の一方導電型拡散層を形成
する工程と、 上記拡散層下に酸素をイオン注入して酸化膜層を形成す
る工程と、 上記半導体基板表面に上記コレクタ層となる溝を埋めて
一方導電型のエピタキシャル層を成長させる工程と、 上記エピタキシャル層上に平坦化膜を積層する工程と、 上記平坦化膜及びエピタキシャル層を上記酸化膜層の一
部が露出するまで除去する工程と、 上記エピタキシャル層で埋められた上記薄いコレクタ層
となる溝及び上記厚いコレクタ層となる溝の周辺部の所
望部分に一方導電型の拡散を行ってコレクタウォールを
形成する工程とを含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP713787A JP2618873B2 (ja) | 1987-01-13 | 1987-01-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP713787A JP2618873B2 (ja) | 1987-01-13 | 1987-01-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63174368A JPS63174368A (ja) | 1988-07-18 |
| JP2618873B2 true JP2618873B2 (ja) | 1997-06-11 |
Family
ID=11657688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP713787A Expired - Lifetime JP2618873B2 (ja) | 1987-01-13 | 1987-01-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2618873B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281438A (ja) * | 1988-09-16 | 1990-03-22 | Victor Co Of Japan Ltd | バイポーラ集積回路 |
| KR19980036137A (ko) * | 1996-11-16 | 1998-08-05 | 문정환 | 격리막 형성 방법 |
-
1987
- 1987-01-13 JP JP713787A patent/JP2618873B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63174368A (ja) | 1988-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897362A (en) | Double epitaxial method of fabricating semiconductor devices on bonded wafers | |
| JP3180599B2 (ja) | 半導体装置およびその製造方法 | |
| JP3157357B2 (ja) | 半導体装置 | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| JP2799254B2 (ja) | 半導体装置の製造方法 | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| KR100582146B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| JP2958695B2 (ja) | 半導体素子の製造方法 | |
| JP3120275B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0669431A (ja) | Ｓｏｉ基板上にバイポーラトランジスタとｃｍｏｓトランジスタを製造する方法及びそれらのトランジスタ | |
| KR100854077B1 (ko) | 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법 | |
| US6403447B1 (en) | Reduced substrate capacitance high performance SOI process | |
| JP2618873B2 (ja) | 半導体装置の製造方法 | |
| KR100582147B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US6087244A (en) | Methods of forming semiconductor-on-insulator devices including buried layers of opposite conductivity type | |
| JP2839088B2 (ja) | 半導体装置 | |
| JPH11354535A (ja) | 半導体装置およびその製造方法 | |
| JP2883242B2 (ja) | 半導体装置の製造方法 | |
| JP2002083877A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3312384B2 (ja) | ラテラルバイポーラトランジスタとその製造方法 | |
| KR100188093B1 (ko) | 고속 바이 시 모스 트랜지스터 및 그 제조 방법 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| JP2674570B2 (ja) | Ｓｏ１基板およびその製造方法 | |
| JP2674568B2 (ja) | 半導体装置の製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 |