TWI476820B - 改良化學機械研磨平坦化之均勻度的方法 - Google Patents

改良化學機械研磨平坦化之均勻度的方法 Download PDF

Info

Publication number
TWI476820B
TWI476820B TW098110658A TW98110658A TWI476820B TW I476820 B TWI476820 B TW I476820B TW 098110658 A TW098110658 A TW 098110658A TW 98110658 A TW98110658 A TW 98110658A TW I476820 B TWI476820 B TW I476820B
Authority
TW
Taiwan
Prior art keywords
uniformity
chemical mechanical
mechanical polishing
planarization
improving
Prior art date
Application number
TW098110658A
Other languages
English (en)
Other versions
TW200947524A (en
Inventor
Deepak Ramappa
Thirumal Thanigaivelan
Original Assignee
Varian Semiconductor Equipment
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/331,937 external-priority patent/US7767583B2/en
Application filed by Varian Semiconductor Equipment filed Critical Varian Semiconductor Equipment
Publication of TW200947524A publication Critical patent/TW200947524A/zh
Application granted granted Critical
Publication of TWI476820B publication Critical patent/TWI476820B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

改良化學機械研磨平坦化之均勻度的方法
本發明是關於離子植入,且特別是關於以離子植入改善化學機械研磨製程的結果。
化學機械研磨(chemical mechanical polishing,CMP)廣泛地被使用在積體電路(integrated circuit,IC)的製造中,作為一種移除材料以使IC表面平坦化的方法。平坦化可使微影蝕刻(photolithography)精確,或是可以改善其他的IC製程的步驟。CMP製程可涉及兩方面:材料的化學反應以及物理磨耗。為移除材料,CMP製程可在研磨設備中使用研磨墊。在此CMP製程中,研磨墊或工件可被旋轉。在一實例中,可令工件的表面與旋轉墊接觸,此旋轉墊被至少一種磨粒的漿體、或是將與工件表面的特徵結構起化學反應的反應溶液所浸透。在一實例中,可同時施加一力於工件與研磨墊之間以執行此一步驟。
CMP被使用在平坦化、特徵結構的形成或是鑲嵌式內連線(damascene interconnect)的形成。平坦化可包括在形成任何接觸窗(contacts)前,前金屬介電質(pre-metal dielectric,PMD)的氧化物CMP。特徵結構的形成可包括淺溝隔離區(shallow trench isolation,STI)的形成。鑲嵌式內連線的形成可包括鎢「插塞」(plug)接點形成,或是銅「溝渠」(trench)或銅「介層窗」(via)的連線形成。在一特定的例子中,是以電鍍及退火在CMP製程前沉積銅金屬,銅金屬包含「覆蓋層」(overburden)或是過量的材料。執行退火以起始銅的晶粒成長,因為大的晶粒成長可降低銅電阻。銅的位置會影響到晶粒尺寸,或是平均晶粒直徑。「覆蓋層」趨於長成大的晶粒,其中晶粒在結構上不受到限制。但溝渠與介層窗中的銅在結構上受到限制,所以溝渠與介層窗中的銅將長成較小的晶粒。因此,經由退火可導致溝渠與介層窗上/中的銅形成大的晶粒尺寸。
CMP製程具有幾個缺點。第一,局部的碟形凹陷可能會發生。圖1為一金屬層的剖面示意圖,局部的碟形凹陷已存在於此金屬層中,以說明先前技術的缺點。金屬層401,其可為銅、鎢,或是一些其他的金屬,被配置於層400上。層400可以是層間介電質(interlayer dielectric,ILD)或是金屬間介電質(intermetal dielectric,IMD),例如氧化矽。層400也可以是低介電常數(low-k)的介電質,例如Si-O-C。由於蝕刻特性的差異,層400與金屬層401的研磨將會有所不同。
此外,在CMP製程中,兩種不同的金屬可能會同時被研磨。一種金屬,像是鉭或氮化物,可作為金屬層401的襯層(liner)、或是擴散阻障層413。可能需要襯層或擴散阻障層413以防止金屬由金屬層401中擴散至層400中。在CMP製程中,金屬層401,以及襯層或擴散阻障層413可同時被研磨。各種材料的密度及硬度的差異將會造成研磨速率隨著各種材料而有所不同。如此,將會造成過量的銅由金屬層401中被移除,相較於由線406所示的理想表面,過量的銅由金屬層401中被移除將會形成孔洞405,並會減少有效的金屬層401的厚度。
第二,碟形凹陷或是微負載效應(microloading)可能會發生。圖2為一金屬層的剖面示意圖,局部的碟形凹陷已存在於此金屬層中,以說明先前技術的缺點。金屬層402較金屬層403為寬。在此例中,金屬層402及金屬層403皆為銅,但也可以是其他金屬。例如為金屬層402的寬金屬線,會比例如為金屬層403的窄金屬線較多地被研磨,此將造成寬金屬區域中有較多的金屬被移除,並使得寬金屬區域較薄。相較於例如為金屬層403的窄金屬線,例如為金屬層402的寬金屬線會具有較大的晶粒,因為這些金屬線在結構上較不會受到溝渠或介層窗的限制。在具有較小晶粒的金屬層上進行CMP製程,可能意味著漿體化學作用會攻擊密度較高的晶界、或是兩種不同金屬間的界面。在具有較大晶粒的金屬層上進行CMP製程,可能意味著漿體化學作用是一種研磨料。因此,相較於例如為金屬層403的較窄金屬線,例如為金屬層402的較寬金屬線具有較大的晶粒,趨於以不同、或是較快的速率研磨。相較於較窄金屬層403中的孔洞408,在較寬的金屬層402中,將會相對於線406所示的理想表面形成較大的孔洞407。在所有其他條件相等的情況下,例如為金屬層402的較寬金屬線會具有較大的晶粒,其碟形凹陷將會較大。
第三,侵蝕可能會發生。圖3為一金屬層的剖面示意圖,侵蝕已存在於此金屬層中,以說明先前技術的缺點。相較於孤立的特徵結構,如金屬線404所在的區域412,CMP製程的負載效應(loading effect)將會以不同的速率研磨密集的區域,例如金屬線404所在的區域411。若金屬線404處於較為密集的情況下,可以是銅或其他金屬的金屬線404,以及可以是ILD或IMD的層400,會在CMP製程中較多地被移除或是被研磨,因為較密的區域更趨向於被侵蝕。因此,相對於線406所示的理想表面,在區域411中將會形成孔洞410,而孔洞410大於區域412中的孔洞409。
第四,由於CMP製程被執行的方式不同,相較於工件的邊緣,CMP製程趨於在工件的中心具有較快的研磨速率、或是具有較多的研磨量。相較於研磨墊的中心,研磨墊邊緣的壓緊可能會有所不同,如此將造成工件中邊緣的厚度變化。舉例來說,在氧化物研磨時,相較於工件的中心,工件的邊緣會在較慢的速率下被研磨,或是被研磨地較少。此情況一般可在化學氣相沉積(chemical vapor deposition,CVD)製程或金屬沉積的電鍍製程時,藉由相反的輪廓分佈加以補償。
被執行在金屬表面的CMP製程具有許多缺點。雖然這些例子特別是在討論銅,但其他的金屬及材料,例如介電質,也會遭遇類似的問題。隨著尺寸的縮小,CMP製程所造成的問題,例如碟形凹陷、凹槽、侵蝕或是CMP的不均勻性會變得更為嚴重,這是因為金屬的電阻對厚度的敏感度。
首先,CMP製程的結果在整個工件上並不均勻。更明確地說,在CMP製程後,晶片之間會有所差異。此即意味著,在同一工件上的不同晶片之間將會有信賴度(reliability)的差異。某些易受CMP製程影響的積體電路甚至可能會因為CMP製程的結果而失效。此外,單一的CMP製程可造成大約2~4%的良率損失(yield loss),並且,有時因為這些問題可造成高達20%的非符合(non-conformity)損失。良率損失是一種測定晶圓上晶片「好」或「壞」的方式。「好」的晶片被認為是良率的一部份。符合性損失是任何在IC中的誤差,其造成不理想的形狀或外型。舉例來說,若一介電質的剖面應該為平面,但在CMP製程後卻具有碟形凹陷,則此IC具有符合性損失。
因此,在本領域中,找出解決上述不適用及缺點的方法是有必要的,並且,特別是可以改善CMP製程結果的植入方法。
根據本發明的第一方面,一種方法被提出。此方法包括於工件的表面沉積金屬。將物質植入至金屬中,以使金屬的至少一部分非晶化。於金屬所曝露的表面執行化學機械研磨。
根據本發明的第二方面,一種方法被提出。此方法包括於工件的表面沉積一層。將物質植入此層的至少一部份。於此層所曝露的表面執行化學機械研磨。
根據本發明的第三方面,一種方法被提出。此方法包括將第一物質植入工件,以在工件中形成微氣泡層。沿著微氣泡層切割(cleave)此工件以形成切割面。將第二物質植入切割面的至少一部份。在切割面上執行化學機械研磨。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
在一實施例中,CMP製程的結果可被離子植入所改善。離子植入例如可透過電漿摻雜系統(plasma doping system)或束線離子植入機200(beamline ion implanter)執行。圖4為一電漿摻雜系統100的方塊圖。圖5為一束線離子植入機200的方塊圖。本領域具通常知識者當可理解電漿摻雜系統100與束線離子植入機200分別僅是可改善CMP製程結果的不同電漿摻雜系統與束線離子植入機的許多例子其中之一。此一製程亦可使用其他的離子植入系統、或其他工件、或半導體晶圓製程設備加以執行。雖然,在許多實施例中是討論矽工件,此製程亦可應用在由SiC、GaN、GaP、GaAs、多晶矽、Ge、石英,或其他本領域具通常知識者所習知的材料所組成的工件上。
請參照圖4,電漿摻雜系統100包括製程腔體102,此製程腔體102定義出封閉體積103。可將平臺134放置於製程腔體102中以支撐工件138。可使用直流電(DC)或射頻(RF)電源供應器施加偏壓於平臺134。可透過溫度調節系統(未繪示)冷卻或加熱平臺134、工件138或製程腔體102。在一實例中,工件138可以是具有圓盤形狀的半導體晶圓,在一實施例中,例如是直徑300mm的矽晶圓。然而,工件138並不限於矽晶圓。舉例來說,工件138也可以是平板、太陽能或高分子基板。可使用靜電力或機械力將工件138夾緊於平臺134的平面上。在一實施例中,平臺134可包括具傳導性的插針(未繪示),以與工件138產生連接。電漿摻雜系統100更包括配置電漿源101,以在製程腔體102中產生電漿140。電漿源101可以是RF電漿源,或其他本領域具通常知識者所習知的電漿源。電漿摻雜系統100更可包括屏蔽環(shield ring)、法拉第感應器(Faraday sensor)或其他的構件。在部分實施例中,電漿摻雜系統100為叢聚式設備(cluster tool)中的一部分,或者是,在單一的電漿摻雜系統100中有多個連接操作(operatively-linked)的電漿摻雜室。因此,許多的電漿摻雜室可在真空中被連接在一起。
在操作時,電漿源101被配置以在製程腔體102中產生電漿140。在一實施例中,電漿源為RF電漿源,此RF電漿源使至少在一個RF天線中的RF電流共振以產生振盪磁場(oscillating magnetic field)。此振盪磁場使RF電流進入製程腔體102中。在製程腔體102中的RF電流激發且離子化一氣體以產生電漿140。所施加於平臺134、以及因此被施加於工件138的偏壓將在多個週期的偏壓脈衝(bias pulse)中使離子由電漿140朝向工件138加速。可選擇受脈衝平臺信號(pulsed platen signal)的頻率與/或脈衝的工作週期,以提供所需的劑量率(dose rate)。可選擇受脈衝平臺信號的振幅以提供所需的能量。在所有其他參數都相同的情況下,較高的能量會造成較深的被植入深度。
請參照圖5,其所示為一束線離子植入機200的方塊圖。再次強調,本領域具通常知識者,當可瞭解束線離子植入機200僅為可提供離子之束線離子植入機的多個例子其中之一。一般來說,束線離子植入機200包括離子源280以產生離子,而這些離子可被提取以形成離子束281,舉例來說,離子束281可以是帶狀束(ribbon beam)或點狀束(spot beam)。在一實例中,離子束281可被質量分析,且可由發散的離子束轉換為本質上平行於離子軌道的帶狀束。在部分實施例中,束線離子植入機200可更包括加速或減速單元290。
終端站(end station)211在離子束281的路徑上支撐一個或多個工件,例如工件138,以使所需物質的離子被植入進入工件138中。在一實例中,工件138可以是具有圓盤形狀的半導體晶圓,在一實施例中,例如是直徑為300mm的矽晶圓。但工件138並不限於矽晶圓。舉例來說,工件138也可以是平板、太陽能或高分子基板。終端站211可包括平臺295以支撐工件138。在一實施例中,終端站211也可包括掃瞄器,以使工件138垂直於離子束281剖面的長度移動,因此可使離子分佈在工件138的整個表面。
束線離子植入機200可包括本領域具通常知識者所習知的附加構件,例如自動化工件搬運設備(automated workpiece handling equipment)、法拉第感應器(Faraday sensors)、或是電子噴槍(electron flood gun)。本領域具通常知識者當可理解,在離子植入時,離子束所穿過的整個路徑為真空。在部分實施例中,束線離子植入機200可包含離子的熱植入或冷植入。
離子植入的使用可以克服使用CMP的限制以及缺點。例如使用電漿摻雜系統100或束線離子植入機200的離子植入,可在CMP步驟前/中執行,或是在多個CMP步驟前/中執行,並可改善執行在金屬上之CMP製程結果,而金屬例如包括銅。然而,離子植入也將會改善其他金屬或導體上的CMP製程結果。在一特定的實例中,離子植入將會使金屬層表面上部分經沉積及退火的銅非晶化,或是造成材料的晶格變得雜亂或不規則。非晶材料具有非晶結構。由於離子植入製程並不會有微負載效應(microloading effect),或是在孤立的特徵結構與密集陣列的特徵結構間有所差異,因此非晶化的本質與深度不會受到特徵結構的尺寸、密度或深度所影響。
非晶化製程可排除晶粒尺寸與研磨率之間的依附關係,並可改善銅的硬度以減少銅侵蝕(copper erosion)。CMP會受到晶粒尺寸所影響,因為在CMP製程中,漿體化學作用會攻擊較小晶粒尺寸的晶界,而在晶粒尺寸較大時,漿體化學作用之行為可為研磨料。若銅被非晶化,則銅將不具有晶界,因為晶粒尺寸僅會在結晶材料中被發現。非晶化的程度、或是表面受到非晶化的比例也會影響到CMP製程。舉例來說,較為非晶化的表面可進一步改善CMP製程的結果。較為非晶化的表面同樣也會影響或改善其他研磨方法的結果。
圖6(A)~(B)為一金屬層在CMP製程前、及CMP製程後的剖面示意圖。圖6(A)是在CMP製程前。金屬層301及金屬層302位於層400中。雖然金屬層301及金屬層302在圖中為彼此相鄰以供比較,但是金屬層301及金屬層302可位於不同的工件,或是位於一工件上的不同部份。金屬層302的至少一部分被非晶化,如區域303所示。圖6(B)是在CMP製程後。相較於金屬層301,被非晶化之區域303的存在將會改善金屬層302的CMP製程結果。相較於線305所示的理想輪廓,金屬層301將會具有孔洞304。
使用離子植入的能量控制,銅被非晶化的深度可被控制,且銅的碟形凹陷的程度因此亦可被控制。若植入深度太淺,CMP製程的結果可能仍然會有碟形凹陷的存在,因為銅的非晶化區域至少有部分會在CMP製程中被移除。如此,僅剩下未受非晶化的銅作為CMP製程的題材。因此,若將所有在CMP製程中會被移除的銅之區域非晶化,則碟形凹陷可以完全被控制。若僅將在CMP製程中會被移除的銅部分非晶化,則一些碟形凹陷可能會發生。相較於銅皆未受到非晶化,在本實例中,可能會有較少的碟形凹陷。
離子植入的能量會隨著所需的植入深度而有所不同。舉例來說,銅可能僅會在淺區域被植入,此淺區域靠近會受到CMP製程影響的金屬層302表面,例如區域303。在另一實例中,銅被植入至較深的深度,例如金屬層302的底部。在部分實施例中,層400亦可被植入。
舉例而言,植入進入介電質所需的能量大約是介於5到40千電子伏特(keV)。植入進入金屬所需的能量則是根據此金屬在CMP製程中所在的階段而有所不同。若一植入是在CMP製程中至少為部分被執行、或是在CMP製程的中途才被執行,則植入需要較少的能量,因為部分的金屬已在CMP製程中被移除,而可能所需要的植入深度較淺。此植入的劑量大約是介於1E14及1E16。
離子植入可改善CMP製程的結果,並可改善元件的性能。所形成的金屬線的凹處及碟形缺陷可被減少,而因此線路電阻(line resistence)以及電阻差異可被改善。金屬的線路電阻為金屬厚度的反函數,而因此不均勻的CMP製程結果所導致的厚度變化將造成電阻的變化。此外,亦可減少由CMP製程所造成的侵蝕、微負載,或是CMP製程的密度、尺寸及區域的相依。
可使用植入到某些深度的精確非晶化植入,以幫助電遷移(electromigration)並改善CMP製程的結果。精確的非晶化植入使金屬中的晶粒可以被移除。在金屬中,介於不同晶粒間的晶界缺乏正常晶格的對稱性。流動經過晶界的電子將會更多地將動量轉移給晶界上的晶格原子,這是因為晶界上的晶格原子並不對稱。透過非晶化將晶粒由金屬中移除將會減少原子被流動電子碰撞的數目,因為被轉移給原子的動量將會被減少,因此而降低了電遷移。此外,僅有某些深度或僅有某些區域的非晶化避免了非金屬區域的汙染。
最後,非晶化金屬的表面也可以改善金屬表面與後續被沉積的保護層或蝕刻停止層之間的附著力,後續沉積的保護層或蝕刻停止層例如是SiN。部份保護層或蝕刻停止層為非晶質及介電質。若金屬被非晶化,則金屬-介電質的界面附著力可被改善,這是由於應力被減少、濕潤性被改善,並且表面積被增加的緣故。
圖7為以離子植入改善CMP製程結果的第一實施例流程圖。在此特定的實施例中,受到離子植入的結構包括銅層。然而,其他的結構、金屬或導體可被使用在此製程中。在此實施例中,銅的離子植入701發生在銅的沉積及退火700後,但銅的離子植入701發生在任何CMP製程前。植入深度可以不同。在一實施例中,可選擇令植入深度剛好是在結構中任何阻障層或介電層之上,以至於僅有銅的覆蓋層被植入。在另一實施例中,可選擇令植入深度低於結構中任何阻障層或介電層。
CMP製程702發生在離子植入之後。此CMP製程702可在一實例中包含多個階段,或是可發生在多個步驟中。如在此所解釋的,在CMP製程702中,非晶質銅的存在將會幫助減少碟形凹陷,並減少結構中銅的特徵結構受到侵蝕。
圖8為以離子植入改善CMP製程結果的第二實施例流程圖。在此特定的實施例中,受離子植入的結構包括銅層。然而,其他的結構、金屬或導體可被使用在此製程中。在此實施例中,銅的離子植入802發生在銅的沉積及退火800、以及在至少部份的銅覆蓋層被移除801之後,但在完成CMP製程803前。銅的覆蓋層可藉由CMP移除,或是例如可使用電解CMP(electrolytic CMP,E-CMP)。E-CMP為一種反向的電鍍製程,其中銅由表面溶解進入電鍍浴(electroplating bath)中。在離子植入802後,完成CMP製程803。在一實例中,完成CMP製程803包含多個階段,或是可發生在多個步驟中。在CMP製程803中,非晶質銅的存在將會幫助減少碟形凹陷以及減少結構中銅的特徵結構受到侵蝕。
在圖8的特定實施例中,在非晶化的離子植入802時,在銅的特徵結構之間的介電質材料中,僅可發生脆弱的植入。由於阻障金屬(barrier metal)或銅周圍的材料較銅為緻密且硬,因此在阻障金屬中的被植入範圍會比在銅中來得淺。因此,在一特定能量的植入將會在銅中植入地較阻障金屬或銅周圍的材料來得深。植入進入阻障金屬或銅周圍的材料可能是淺的。舉例而言,在圖6A中,區域303受植入較層400為深。阻障金屬,如圖1所示,其可以是Ta、TaN或TiN,且阻障金屬可作為任何植入離子的遮罩,並可避免這些離子到達介電層。在銅的特徵結構中,可設計非晶化區域的厚度以改善CMP製程後續階段結果的均勻性。舉例而言,非晶化區域的厚度可以至少和在CMP製程中被移除的材料厚度相同,以改善結果的均勻性。
在其他的實施例中,離子植入發生在CMP製程中較晚的階段。此處所說明之製程的實施例並不僅限於圖7與圖8所示的方法。
在圖7與圖8的實施例中,離子的種類可例如是Si、Ge、Ar、As、He、H、B、P、C、另一種鈍氣,或是分子物質,其包括C、B及H,例如碳硼烷C2 B10 H11 。離子的種類也可以是簇狀碳分子、大分子物質或是另外的物質。在植入中所使用的能量可取決於所選的物質以及所需要的植入深度。舉例來說,對45nm(奈米)的邏輯結構而言,銅的覆蓋層可大約為5-6μm(微米)。大部分的銅覆蓋層在CMP製程中被移除後,剩餘的銅覆蓋層厚度可大約為50nm。在銅的範圍中,Ta及TaN具有大約為0.5Rp的寄生電阻值(parasitic resistance)。這些物質也適用於可改善CMP製程結果的其他植入。
植入可在室溫下被執行,或者,在部分實施例中,植入可以是熱植入或冷植入。透過改變晶格中原子的間距、或非晶化的品質,較高或較低的溫度可改善植入的深度。舉例來說,由於較冷的植入可在較低的劑量下增加非晶化的深度,因此冷植入可能會是有益處的。較低的工件溫度將會降低物質可令工件非晶化的門檻,並且還可以改善非晶化的品質。非晶化的品質在較低的溫度下被改善,其原因在於,相較於在較高溫度下的晶格,工件的晶格可彼此較為緊密。因為非晶化的門檻被降低,所以冷植入亦可降低非晶化所需的劑量。由於較多的非晶化會發生在一給定的劑量下,因此冷植入可改善非晶化的品質。
此外,在這些實施例中,任何在銅之特徵結構的表面上所剩餘的非晶化區域也可以改善電遷移。銅的非晶質表面,與例如為氮化物的保護層或蝕刻停止層之間也可以具有較佳的附著力。因此,可選擇植入的物質以改善CMP製程的均勻性,以及改善電遷移與附著力。
藉由植入摻雜物物質,例如B、P或As,此植入可改善CMP製程的結果,並可摻雜銅層。圖9為一銅層的示意圖,其中銅層已被一物質所植入。工件138的銅層1401及覆蓋層1404已被一摻雜物質植入於一被植入區域中,其中,此摻雜物質例如是B、P或As,而被植入區域往線1400沿伸。過量或覆蓋層1404將會在CMP製程中被往下移除至線1403。如此將會留下部分往線1400延伸的被植入區域。因此,工件138的一部分可在改善CMP製程結果的同時被摻雜。介電質1402亦可被此一物質所摻雜。雖然圖9所示的介電質1402與銅層1401被摻雜至相同的深度,在另一實例中,進入介電質1402內的植入深度,與進入銅層1401內的植入深度為不同。若介電質1402被摻雜,介電質1402的反應性、或是介電質1402在漿體中的濕蝕刻速率可被減低。在另一實施例中,例如為C的物質被植入進入銅層1401及介電質1402中。將碳植入進入介電質1402中可減低介電質1402的介電常數,或是介電質1402的k值。
如上所述,其他的金屬亦可受益於此離子植入製程。舉例而言,此製程可被應用於鎢。然而,此製程可被應用於其他特定的CMP製程中,例如晶體、介電質或高分子的CMP製程。由離子植入所造成的非晶化將會至少影響到碟形凹陷、侵蝕以及研磨速率。
在一實施例中,離子植入製程可應用在PMD上。圖10為一PMD的剖面示意圖,其中此PMD被植入以改善CMP製程的結果。PMD1600包括多晶矽層1601、源極1602以及汲極1603。在一實例中,多晶矽層1601可為閘極。PMD1600亦包括層1604,層1604可為介電質或氧化物。PMD1600可具有除了圖10所示之外的其他設計,並且不僅限於圖10所示的實施例。在CMP製程中,層1604將會被研磨。將離子至少植入進入層1604的表面1605上將會改善CMP製程的結果。在部分實施例中,層1604的表面1605可被非晶化。此將至少影響到碟形凹陷、侵蝕以及研磨速率。
在另一實施例中,離子植入製程可應用於STI。圖11為一STI的剖面示意圖,其中此STI被植入以改善CMP製程的結果。STI 1700包括結構1701,在本實施例中,結構1701具有兩個溝槽1703、1704。結構1701的這些溝槽1703、1704以及表面1705被覆蓋於層1702之中,層1702可為介電質或氧化物。STI 1700可具有除了圖11所示之外的其他設計,並且不僅限於圖11所示的實施例。在CMP製程中,層1702將會被往下研磨至STI 1700的表面1705,以至於僅有溝槽1703、1704會被層1702所填滿。層1702的植入將會改善CMP製程的結果。在部分實施例中,層1702可被非晶化。此將至少影響到碟形凹陷、侵蝕以及研磨速率。
圖10及圖11所示的被植入層可以是任何晶體或任何介電質,例如像是氧化物、碳化物或氮化物。因此,本製程並不僅限於氧化物、碳化物或氮化物。
在另一實施例中,可改變植入的劑量以使工件之中心所受到的植入多於邊緣所受到的植入。在CMP製程中,工件之中心通常被研磨地較邊緣多,這是因為研磨墊邊緣所受到的壓緊可能與研磨墊中間不同。圖12為一實施例的平面圖以及對應的剖面示意圖,在此實施例中,工件上的植入劑量不同。相較於工件138的邊緣區域901,工件138的中間區域900被較高的劑量所植入。在植入中,可改變離子的劑量、掃瞄速率、掃瞄圖樣、束電流或是射束能量,以形成中心區域900以及邊緣區域901。改變劑量而橫過工件138的其他圖樣亦為可能,例如一劑量沿著工件138的寬度由高而低、或是由工件138的中心到邊緣形成一梯度。
在其他的實施例中,工件的兩側可被植入以改善CMP製程的結果。在此特定的實施例中,工件的兩側會被研磨。在一特定的實施例中,工件的兩側為同時被研磨。
離子植入亦可令CMP製程中的研磨速率增加或減少。相較於工件未受到植入的CMP製程,研磨速率可透過植入一表面以加速或減速。若是研磨為加速,CMP製程將花費較少的時間以及使用較少的漿體。在一具體的例子中,在植入後令CMP製程加速將減少10%漿體的使用。在一實施例中,為使CMP製程中的研磨加速,物質被植入表面,此物質例如為B、P、As或另外的活性摻質。在另一實施例中,為使CMP製程中的研磨減速,惰性氣體被植入進入表面中,此惰性氣體例如為H或鈍氣。
使用例如為H或鈍氣的惰性氣體進行植入,可在工件中產生微氣泡。圖13為已受到惰性氣體植入的工件。物質1500,例如H或鈍氣,被植入工件138中。微氣泡1501或是微孔洞形成於工件138的表面附近。可藉由改變植入的參數,例如植入能量或是植入劑量,以調整微氣泡1501的深度或是微氣泡1501的範圍。由於微氣泡1501以高劑量存在於表面1502附近,工件138的表面1502可能為脆性或是多孔的,如此會影響到CMP製程。在其他實施例中,物質1500以低劑量被植入,在工件138中的金屬原子將擴散以修復任何在工件138中的缺陷,例如微氣泡1501。因此,微氣泡1501將會在CMP製程前被吸收或破壞,而物質1500將被併入工件138的晶格中。亦可加熱工件138並使物質1500由工件138中擴散出來。
在又一實例中,本離子植入方法的實施例可應用於研磨一被切割的工件,或應用於3D IC或堆疊晶片。在切割之前,例如已使用氫或氦植入此一工件以形成微氣泡。在切割後所形成的表面為粗糙的,並且需要CMP製程中的研磨。植入將會至少影響到CMP製程的碟形凹陷、侵蝕以及研磨速率。
圖14(A)~(E)為切割的一實施例的剖面示意圖。在CMP製程前或在CMP製程中的植入,被應用於需要切割植入的工件,例如3D IC或是堆疊晶片的結構。此製程亦可應用於工件的製造,這些工件例如是使用在平面面板、薄膜、太陽能電池、發光二極體(LEDs)、其他的薄金屬片,或是其他的元件。使用本製程所切割的工件例如可以是矽、SiC、GaN、GaP、GaAs、多晶矽、Ge、石英或其他材料。
提供一工件138以製造被切割的工件,如圖14(A)所示。所述之工件138可為施體晶圓(donor wafer)。舉例來說,至少有一物質1000,例如氫或氦,被植入進入工件138中以形成微氣泡層1001,如圖14(B)所示。在退火或其他熱處理中,工件138會沿著微氣泡層1001斷開或裂開,如圖14(C)所示。在另一實施例中,可使用機械力、化學力或是流體力(fluid force)以沿著微氣泡層1001斷開或裂開工件138。在部分實施例中,經裂開所剩餘的工件138可被再次使用。在另一特定的實施例中,在沿著微氣泡層1001斷開或裂開工件138之前,工件138先與另一工件黏合。
然後,使用第二物質1002植入被裂開工件138的任一面,如圖14(D)所示。第二物質1002可以和第一物質1000相同,而此第二物質1002將可控制在被切割工件138上CMP製程的效果。被切割工件138接著在一CMP製程中被研磨,以使表面足夠平滑以供元件製造之用,如圖14(E)所示。第二物質1002的植入將會至少影響到CMP製程的碟形凹陷、侵蝕以及研磨速率。
圖15(A)~(G)為矽晶絕緣體(silicon-on-insulator,SOI)晶圓製造的一實施例剖面示意圖。透過在CMP製程前或在CMP製程中植入一物質,可改善SOI之晶圓製造。此植入方法的實施例可被應用於SOI晶圓製造的其他實施例,且不僅限於圖15所示的方法。
提供一工件138以製造SOI晶圓,如圖15(A)所示。所述之工件138可為施體晶圓。此工件138具有熱氧化層1100形成於至少一表面上,如圖15(B)所示。舉例來說,至少有一物質1000,例如氫或氦,被植入進入工件138中以形成微氣泡層1001,如圖15(C)所示。然後此工件138被倒置與操作晶圓(handle wafer)1102黏合並被退火,如圖15(D)所示。在部分實施例中,在將工件138與操作晶圓1102黏合前,工件138會先被潔淨。在退火或另外的熱處理中,工件138會沿著微氣泡層1001斷開或裂開,如圖15(E)所示。在另一實施例中,可使用機械力、化學力或是流體力(fluid force)以沿著微氣泡層1001斷開或裂開工件138。在部分實施例中,經裂開所剩餘的工件138可被再次使用。
接著,使用第二物質1002植入SOI晶圓1101的上層1103,如圖15(F)所示。第二物質1002可以和第一物質1000相同,而此第二物質1002將可控制上層1103上CMP製程的效果。接著,所形成的SOI晶圓1101在CMP製程中被研磨,以使表面足夠平滑以供元件製造之用;SOI晶圓1101包括熱氧化層1100及上層1103,如圖15(G)所示。第二物質1002的植入將會至少影響到CMP製程的碟形凹陷、侵蝕以及研磨速率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...電漿摻雜系統
101...電漿源
102...製程腔體
103...封閉體積
134...平臺
138...工件
140...電漿
200...束線離子植入機
211...終端站
280...離子源
281...離子束
290...加速或減速單元
295...平臺
301、302、401、402、403...金屬層
303、411、412...區域
304、405...孔洞
305、406...線
400、704、802...層
404...金屬線
407、408、409、410...孔洞
413...襯層或擴散阻障層
700~702、800~803...步驟
900...中間區域
901...邊緣區域
1400、1403...線
1401...銅層
1402...介電質
1404...覆蓋層
1000、1500...物質
1001...微氣泡層
1002...第二物質
1103...上層
1100...熱氧化層
1102...操作晶圓
1501...微氣泡
1600...PMD
1601‧‧‧多晶矽層
1602‧‧‧源極
1603‧‧‧汲極
1605、1705‧‧‧表面
1700‧‧‧STI
1701‧‧‧結構
1703、1704‧‧‧溝槽
圖1為一金屬層的剖面示意圖,局部的碟形凹陷已存在於此金屬層中,以說明先前技術的缺點。
圖2為一金屬層的剖面示意圖,局部的碟形凹陷已存在於此金屬層中,以說明先前技術的缺點。
圖3為一金屬層的剖面示意圖,侵蝕已存在於此金屬層中,以說明先前技術的缺點。
圖4為一電漿摻雜系統的方塊圖。
圖5為一束線離子植入機的方塊圖。
圖6(A)~(B)為一金屬層在CMP製程前、及CMP製程後的剖面示意圖。
圖7為以離子植入改善CMP製程結果的第一實施例流程圖。
圖8為以離子植入改善CMP製程結果的第二實施例流程圖。
圖9為一銅層的示意圖,其中銅層已被一物質所植入。
圖10為一PMD的剖面示意圖,其中此PMD被植入以改善CMP製程的結果。
圖11為一STI的剖面示意圖,其中此STI被植入以改善CMP製程的結果。
圖12為一實施例的平面圖以及對應的剖面示意圖,在此實施例中,工件上的植入劑量不同。
圖13為一已受到惰性氣體植入的工件。
圖14(A)~(E)為切割的一實施例的剖面示意圖。
圖15(A)~(G)為SOI晶圓製造的一實施例剖面示意圖。
301、302...金屬層
303...區域
304...孔洞
305...線
400...層

Claims (23)

  1. 一種改良化學機械研磨平坦化之均勻度的方法,包括:於工件的表面沉積金屬;植入物質至所述金屬中,以使所述金屬的至少一部分非晶化,其中所述表面上的第一處與所述表面上的第二處接受不同劑量的所述物質;以及於非晶化的所述金屬所曝露的表面上執行化學機械研磨。
  2. 如申請專利範圍第1項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述金屬是選自銅及鎢所組之族群。
  3. 如申請專利範圍第1項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述物質是選自Si、Ge、As、B、P、H、He、Ne、Ar、Kr、Xe及C所組之族群。
  4. 如申請專利範圍第1項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述改良化學機械研磨平坦化之均勻度的方法更包括以所述非晶化控制所述金屬中的電遷移。
  5. 如申請專利範圍第1項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述改良化學機械研磨平坦化之均勻度的方法更包括以所述非晶化控制所述金屬與第一層的附著力。
  6. 如申請專利範圍第1項所述的改良化學機械研磨平 坦化之均勻度的方法,其中所述非晶化發生在所述化學機械研磨前。
  7. 如申請專利範圍第1項所述的改良化學機械研磨平坦化之均勻度的方法,更包括移除所述工件上所述金屬的覆蓋層。
  8. 如申請專利範圍第7項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述非晶化發生在移除所述工件上所述金屬的覆蓋層之後,但所述非晶化發生在所述化學機械研磨之前。
  9. 如申請專利範圍第1項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述物質是選自As、B及P所組之族群,且相較於未受植入工件的速率,執行所述化學機械研磨是處於加速速率。
  10. 如申請專利範圍第1項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述物質是選自H、He、Ne、Ar、Kr及Xe所組之族群,且相較於未受植入工件的速率,執行所述化學機械研磨是處於減速速率。
  11. 如申請專利範圍第1項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述第一處為中間區域,所述第二處為邊緣區域。
  12. 如申請專利範圍第11項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述中間區域具有第一劑量,所述邊緣區域具有第二劑量,所述第一劑量大於所述第二劑量。
  13. 一種改良化學機械研磨平坦化之均勻度的方法,包括:於工件的表面沉積一層;將物質植入所述層的至少一部份,其中所述表面上的第一處與所述表面上的第二處接受不同劑量的所述物質;以及於所述層所曝露的表面執行化學機械研磨。
  14. 如申請專利範圍第13項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述層是選自介電質及晶體所組之族群。
  15. 如申請專利範圍第13項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述物質是選自Si、Ge、As、B、P、H、He、Ne、Ar、Kr、Xe及C所組之族群。
  16. 如申請專利範圍第13項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述物質是選自As、B及P所組之族群,且相較於未受植入工件的速率,執行所述化學機械研磨是處於加速速率。
  17. 如申請專利範圍第13項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述物質是選自H、He、Ne、Ar、Kr及Xe所組之族群,且相較於未受植入工件的速率,執行所述化學機械研磨是處於減速速率。
  18. 如申請專利範圍第13項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述第一處為中間區域,所述第二處為邊緣區域。
  19. 如申請專利範圍第18項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述中間區域具有第一劑量,所述邊緣區域具有第二劑量,所述第一劑量大於所述第二劑量。
  20. 如申請專利範圍第13項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述層藉由植入而非晶化,且對非晶化的所述層進行所述化學機械研磨。
  21. 一種改良化學機械研磨平坦化之均勻度的方法,包括:將第一物質植入工件,以在所述工件中形成微氣泡層;沿著所述微氣泡層切割所述工件以形成切割面;將第二物質植入所述切割面的至少一部份;以及在所述切割面的植入部分上執行化學機械研磨。
  22. 如申請專利範圍第21項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述第二物質是選自Si、Ge、As、B、P、H、He、Ne、Ar、Kr、Xe及C所組之族群。
  23. 如申請專利範圍第21項所述的改良化學機械研磨平坦化之均勻度的方法,其中所述方法更包括在所述工件上改變所述第二物質的劑量。
TW098110658A 2008-05-02 2009-03-31 改良化學機械研磨平坦化之均勻度的方法 TWI476820B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US4997108P 2008-05-02 2008-05-02
US12/331,937 US7767583B2 (en) 2008-03-04 2008-12-10 Method to improve uniformity of chemical mechanical polishing planarization

Publications (2)

Publication Number Publication Date
TW200947524A TW200947524A (en) 2009-11-16
TWI476820B true TWI476820B (zh) 2015-03-11

Family

ID=44870361

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098110658A TWI476820B (zh) 2008-05-02 2009-03-31 改良化學機械研磨平坦化之均勻度的方法

Country Status (1)

Country Link
TW (1) TWI476820B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575786B (zh) * 2014-10-13 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274511B1 (en) * 1999-02-24 2001-08-14 Advanced Micro Devices, Inc. Method of forming junction-leakage free metal silicide in a semiconductor wafer by amorphization of refractory metal layer
US20060286797A1 (en) * 2005-06-15 2006-12-21 Chartered Semiconductor Manufacturing Ltd Grain boundary blocking for stress migration and electromigration improvement in CU interconnects
US20070042580A1 (en) * 2000-08-10 2007-02-22 Amir Al-Bayati Ion implanted insulator material with reduced dielectric constant
US20070161199A1 (en) * 2004-01-30 2007-07-12 Etsuro Morita Method for manufacturing soi wafer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274511B1 (en) * 1999-02-24 2001-08-14 Advanced Micro Devices, Inc. Method of forming junction-leakage free metal silicide in a semiconductor wafer by amorphization of refractory metal layer
US20070042580A1 (en) * 2000-08-10 2007-02-22 Amir Al-Bayati Ion implanted insulator material with reduced dielectric constant
US20070161199A1 (en) * 2004-01-30 2007-07-12 Etsuro Morita Method for manufacturing soi wafer
US20060286797A1 (en) * 2005-06-15 2006-12-21 Chartered Semiconductor Manufacturing Ltd Grain boundary blocking for stress migration and electromigration improvement in CU interconnects

Also Published As

Publication number Publication date
TW200947524A (en) 2009-11-16

Similar Documents

Publication Publication Date Title
US7767583B2 (en) Method to improve uniformity of chemical mechanical polishing planarization
EP1780794B1 (en) Method for manufacturing bonded wafer
US9064697B2 (en) Trap rich layer formation techniques for semiconductor devices
KR101768928B1 (ko) 기판 가공 방법 및 반도체 장치의 제조 방법
US7902091B2 (en) Cleaving of substrates
US20020052119A1 (en) In-situ flowing bpsg gap fill process using hdp
US6217951B1 (en) Impurity introduction method and apparatus thereof and method of manufacturing semiconductor device
JP2008519458A (ja) 銅相互接続配線およびこれを形成する方法
US20080194084A1 (en) Method of fabrication of highly heat dissipative substrates
TW200931535A (en) Implantation of multiple species to address copper reliability
KR101528383B1 (ko) 반도체 장치에서 누전 성능을 개선시키고 전자이동을 최소화시키는 방법
CN111133558B (zh) 用钴填充基板特征的方法与设备
US6784515B1 (en) Semiconductor integrated circuit device
TWI476820B (zh) 改良化學機械研磨平坦化之均勻度的方法
US20090212434A1 (en) Methods of manufacturing semiconductor devices and a semiconductor structure
CN108122829B (zh) 半导体结构及半导体结构的制造方法
US20030166328A1 (en) Method of manufacturing semiconductor devices by sputter-doping
KR20030076627A (ko) Soi 재료의 제조 방법
WO2020068699A1 (en) Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices
Bourdelle et al. Fabrication of directly bonded Si substrates with hybrid crystal orientation for advanced bulk CMOS technology
US20240021433A1 (en) Forming a doped hardmask
US6730598B1 (en) Integration of annealing capability into metal deposition or CMP tool
US11605741B2 (en) Methods of forming doped silicide power devices
US20050014344A1 (en) Method of forming well in semiconductor device
KR100458475B1 (ko) 반도체소자의평탄화방법