JP2015012009A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2015012009A
JP2015012009A JP2013133868A JP2013133868A JP2015012009A JP 2015012009 A JP2015012009 A JP 2015012009A JP 2013133868 A JP2013133868 A JP 2013133868A JP 2013133868 A JP2013133868 A JP 2013133868A JP 2015012009 A JP2015012009 A JP 2015012009A
Authority
JP
Japan
Prior art keywords
wafer
bonded
bond
base
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013133868A
Other languages
English (en)
Other versions
JP5888286B2 (ja
JP2015012009A5 (ja
Inventor
徳弘 小林
Norihiro Kobayashi
徳弘 小林
阿賀 浩司
Koji Aga
浩司 阿賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013133868A priority Critical patent/JP5888286B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to KR1020157036519A priority patent/KR102095383B1/ko
Priority to SG11201510639QA priority patent/SG11201510639QA/en
Priority to PCT/JP2014/002615 priority patent/WO2014207988A1/ja
Priority to CN201480032979.9A priority patent/CN105283943B/zh
Priority to EP14818587.9A priority patent/EP3016133B1/en
Priority to US14/895,184 priority patent/US9859149B2/en
Priority to TW103120720A priority patent/TWI567833B/zh
Publication of JP2015012009A publication Critical patent/JP2015012009A/ja
Publication of JP2015012009A5 publication Critical patent/JP2015012009A5/ja
Application granted granted Critical
Publication of JP5888286B2 publication Critical patent/JP5888286B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02032Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】イオン注入剥離法により貼り合わせウェーハを製造する際に薄膜に発生するマーブル模様の膜厚ムラを抑制し、薄膜の膜厚均一性の高い貼り合わせウェーハを製造する。
【解決手段】ボンドウェーハの表面に、水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、ボンドウェーハのイオン注入した表面と、ベースウェーハの表面とを直接または絶縁膜を介して貼り合わせた後、熱処理を加えてイオン注入層で前記ボンドウェーハの一部を剥離させることにより、ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する貼り合わせウェーハの製造方法において、ボンドウェーハとベースウェーハを貼り合わせる前に、ボンドウェーハとベースウェーハの厚さを測定し、両ウェーハの厚さの差が5μm未満であるボンドウェーハとベースウェーハとなる組み合わせを選択して貼り合わせる貼り合わせウェーハの製造方法。
【選択図】 図1

Description

本発明は、イオン注入剥離法を用いた貼り合わせウェーハの製造方法に関し、特に、イオン注入剥離法によって貼り合わせウェーハを製造した際に副生される剥離ウェーハに再生加工を施して得られた再生ウェーハを用いてイオン注入剥離法によって貼り合わせウェーハを製造する方法に関する。
SOIウェーハの製造方法、特に先端集積回路の高性能化を可能とする薄膜SOIウェーハの製造方法として、イオン注入したウェーハを貼り合わせ後に剥離してSOIウェーハを製造する方法(イオン注入剥離法:スマートカット法(登録商標)とも呼ばれる技術)が注目されている。
このイオン注入剥離法は、二枚のシリコンウェーハの内、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウェーハ(ボンドウェーハ)の上面から水素イオンまたは希ガスイオン等のガスイオンを注入し、該ウェーハ内部にイオン注入層(微小気泡層又は封入層とも呼ぶ)を形成する。その後、イオンを注入した方の面を、酸化膜を介して他方のシリコンウェーハ(ベースウェーハ)と密着させ、その後熱処理(剥離熱処理)を加えて微小気泡層を劈開面として一方のウェーハ(ボンドウェーハ)を薄膜状に剥離する。さらに、熱処理(結合熱処理)を加えて強固に結合してSOIウェーハを製造する技術である(特許文献1参照)。この段階では、劈開面(剥離面)がSOI層の表面となっており、SOI膜厚が薄くてかつ均一性も高いSOIウェーハが比較的容易に得られている。
このイオン注入剥離法は、絶縁膜を介して貼り合わせSOIウェーハを作製する場合に限らず、直接2枚のウェーハを貼り合わせて貼り合わせウェーハを作製する場合にも適用されている。
このイオン注入剥離法では、剥離後のボンドウェーハ(剥離ウェーハ)に対して、再度、研磨やエッチングなどの表面処理を含む再生加工(リフレッシュ加工)を施すことにより、未結合部に生じる段差や、剥離後の面粗さ、注入残存層の影響を減少もしくは除去し、ウェーハを繰り返し使用することができる。この再生加工の方法に関しては、例えば、特許文献2のように、面取り加工と研磨を組み合わせ、面取り部に存在するイオン注入残存層の影響を取り除く方法が提案されている。
剥離ウェーハに対して行う再生加工に関しては、特許文献3には、剥離ウェーハ表面の研磨代を2μm以上とすることや、剥離ウェーハを繰り返しボンドウェーハとして再利用することが記載されている。また、特許文献4には、剥離ウェーハの繰り返し再利用において、約5μmの研磨を最大10回繰り返すことができることが記載されている。更に、特許文献5には、剥離ウェーハ表面の研磨代を1〜5μm以上とすることや、剥離ウェーハを何回も再生加工することが記載されている。
特開平5−211128号公報 特開2001−155978号公報 特開2008−21892号公報 特開2006−140445号公報 特開2007−149907号公報
イオン注入剥離法により作製された貼り合わせSOIウェーハのSOI層の膜厚分布を測定すると、マーブル模様の膜厚ムラが見られる場合がある。この膜厚ムラは、ボンドウェーハ剥離後のSOI層表面の外観検査を行うと目視でも観察され、その膜厚ムラはmm単位のパターンを形成している。
近年、SOI層の膜厚分布の規格が厳しくなっており、剥離時に発生する大きなパターンを持った膜厚ムラをなくすことが重要である。特に、ETSOI(Extremely Thin SOI、極めて薄いSOI)と呼ばれるSOI層膜厚が30nm以下の品種については、このような膜厚ムラは、製造歩留まりに大きな影響を与えるため、その発生を防止することが望まれている。
本発明は前述のような問題に鑑みてなされたもので、イオン注入剥離法により貼り合わせウェーハを製造する際に薄膜に発生するマーブル模様の膜厚ムラを抑制し、薄膜の膜厚均一性の高い貼り合わせウェーハを製造することを目的とする。
上記目的を達成するために、本発明によれば、ボンドウェーハの表面に、水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面と、ベースウェーハの表面とを直接または絶縁膜を介して貼り合わせた後、熱処理を加えて前記イオン注入層で前記ボンドウェーハの一部を剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する貼り合わせウェーハの製造方法において、前記ボンドウェーハとベースウェーハを貼り合わせる前に、前記ボンドウェーハと前記ベースウェーハの厚さを測定し、両ウェーハの厚さの差が5μm未満である前記ボンドウェーハと前記ベースウェーハとなる組み合わせを選択して貼り合わせることを特徴とする貼り合わせウェーハの製造方法が提供される。
このような貼り合わせウェーハの製造方法であれば、薄膜の膜厚ムラを抑制でき、薄膜の膜厚均一性の高い貼り合わせウェーハを製造できる。
このとき、前記ボンドウェーハおよび/または前記ベースウェーハとして、前記貼り合わせウェーハの製造方法において貼り合わせウェーハを作製する際に副生された剥離ウェーハに、減厚を伴う再生加工を行った再生ウェーハを用いることができる。この再生ウェーハは、前記減厚を伴う再生加工が2回以上行われたもの、或いは、前記減厚を伴う再生加工として5μm以上の減厚が行われたものとすることができる。
このような、特に膜厚ムラが発生しやすい再生ウェーハを用いる場合に本発明を好適に適用でき、コストを低減しつつ、薄膜の膜厚均一性の高い貼り合わせウェーハを製造できる。
また、前記ボンドウェーハおよび前記ベースウェーハがシリコン単結晶ウェーハからなり、前記絶縁膜がシリコン酸化膜からなり、前記薄膜がSOI層とすることができる。
このようにすれば、SOI層の薄膜の膜厚均一性の高いSOIウェーハを製造できる。
本発明の貼り合わせウェーハの製造方法では、ボンドウェーハとベースウェーハを貼り合わせる前に、ボンドウェーハとベースウェーハの厚さを測定し、両ウェーハの厚さの差が5μm未満であるボンドウェーハとベースウェーハとなる組み合わせを選択して貼り合わせるので、薄膜の膜厚ムラを抑制でき、薄膜の膜厚均一性の高い貼り合わせウェーハを製造できる。
本発明の貼り合わせウェーハの製造方法の一例のフロー図である。 実施例1−5の膜厚ムラのないSOIウェーハの代表例を示す図である。 比較例1−5の膜厚ムラのあるSOIウェーハの代表例を示す図である。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
一般的に、イオン注入剥離法により貼り合わせSOIウェーハを作製する場合には、コスト削減のため、貼り合わせウェーハを作製する際に副生された剥離ウェーハに減厚を伴う再生加工を行った再生ウェーハをボンドウェーハまたはベースウェーハとして用いることが多い。或いは、ボンドウェーハおよびベースウェーハとして未使用のウェーハ(再生加工を行っていないウェーハ、以下、プライムウェーハと呼ぶ。)を用いる場合もある。
上記したように、イオン注入剥離法により貼り合わせSOIウェーハを作製すると、貼り合わせSOIウェーハのSOI層にマーブル模様の膜厚ムラが発生するという問題があり、発明者らが詳細に調査したところ、以下のことが判明した。
ボンドウェーハおよびベースウェーハとしてプライムウェーハを用いる場合、両ウェーハが異なる製造ロットで製造されたものである場合にSOI層の膜厚ムラの発生頻度が高くなる。ボンドウェーハおよびベースウェーハの少なくとも一方に再生ウェーハを用いる場合には膜厚ムラの発生頻度がより高くなり、また、その再生回数が多いほど発生頻度が増加する傾向がある。そこで、発明者は、プライムウェーハと再生ウェーハを用いた下記の実験を行い、この発生頻度が高くなる傾向について以下のように考察した。
一般的に、ボンドウェーハとベースウェーハとして用いられるシリコン単結晶ウェーハのウェーハ厚は、±15μmの規格で製造される。実際には、同一の製造ロットであれば、ウェーハ間の厚さバラツキは±数μm程度の精度である。従って、特に同一の製造ロットで製造されたプライムウェーハを用いれば膜厚ムラが発生する可能性は低い。一方、製造ロットが異なり、ウェーハ厚の中央値がずれているような場合には、プライムウェーハ同士であっても両ウェーハの厚さの差が5μmを超える場合があり、膜厚ムラが発生する頻度が高くなる。
ボンドウェーハおよびベースウェーハの少なくとも一方に再生ウェーハを用いる場合には、ウェーハが減厚加工で薄くなっているため、両ウェーハの厚さの差が5μmを超える可能性が高まる。特に、ボンドウェーハまたはベースウェーハの一方にプライムウェーハを用い、他方に再生ウェーハを用いた場合には、この可能性は非常に高い。そのため、膜厚ムラが発生する頻度もより高くなる。
(実験)
ボンドウェーハおよびベースウェーハとして、表1に示す厚さを有する直径300mm、結晶方位<100>のシリコン単結晶からなる4種類の鏡面研磨ウェーハを用意した。ウェーハ厚は、静電容量式の測定装置を用いてウェーハ全面を測定し、その平均値(小数点以下四捨五入)を採用した。
Figure 2015012009
これら4種類のウェーハをそれぞれボンドウェーハ、ベースウェーハとして使用し、下記の製造条件でイオン注入剥離法によって貼り合わせSOIウェーハを作製した。その後、SOI層の膜厚測定(測定装置:KLA−Tencor社製Acumap)を行って膜厚ムラの有無を評価した。その結果を表2に示す。
このときの貼り合わせSOIウェーハ製造条件を以下に示す。
[貼り合わせSOIウェーハ製造条件]
(酸化膜)ボンドウェーハには55nmの熱酸化膜を形成、ベースウェーハには酸化膜なし、
(水素イオン注入条件)注入エネルギー:48.7keV、ドーズ量:5×1016/cm
(剥離熱処理)350℃で4時間+500℃で30分、Ar雰囲気、
(平坦化熱処理)1200℃で1時間、Ar雰囲気
(SOI膜厚調整)犠牲酸化処理によりSOI層を70nm程度まで減厚
Figure 2015012009
表2の結果より、ボンドウェーハとベースウェーハの厚さの差が5μm以上あるとSOI層の膜厚ムラが発生することが明らかとなった。ここで、表2中の○は膜厚ムラが発生しなかったことを表し、×は膜厚ムラが発生したことを表す。
ボンドウェーハとベースウェーハの厚さの差が膜厚ムラの発生にどのように関係しているかのメカニズムについては明らかではないが、厚さが異なると剥離熱処理で剥離する際に、剥離領域の固有振動数が異なることに起因するものと推定される。
以上のように、本発明者は、膜厚ムラの発生がボンドウェーハとベースウェーハの厚さの差が大きいことに起因していることを見出し、本発明を完成させた。
以下、本発明の貼り合わせウェーハの製造方法を図1を参照しながら説明する。
本発明では、ベースウェーハ上に薄膜を有する貼り合わせウェーハとして、例えば、シリコン単結晶ウェーハ上にシリコン酸化膜を介してSOI層が形成されたSOIウェーハを作製することができる。
まず、図1(a)に示すように、ボンドウェーハ10及びベースウェーハ11を準備する。このとき、事前に厚さを測定しておいた複数のウェーハの中から、両ウェーハの厚さの差が5μm未満、より好ましくは3μm以下であるボンドウェーハとベースウェーハとなる組み合わせを選択する。この選択工程は、ボンドウェーハとベースウェーハを貼り合わせる工程の前に行えば良く、その貼り合わせ工程の前の他の工程との間の実施順に特に限定されない。例えば、上記選択工程は、下記のボンドウェーハにイオン注入層を形成する工程の後に行っても良い。
このように、両ウェーハの厚さの差が5μm未満であるボンドウェーハとベースウェーハとなる組み合わせを選択して後述のように貼り合わせれば、剥離後に薄膜の膜厚ムラの発生を抑制でき、薄膜の膜厚均一性の高い貼り合わせウェーハを製造できる。
ここで、ボンドウェーハとベースウェーハの両方に、プライムウェーハ、または再生ウェーハを用いることができる。或いは、ボンドウェーハとベースウェーハのどちらか一方にプライムウェーハを、他方に再生ウェーハを用いることもできる。尚、再生ウェーハとは、上記のように、貼り合わせウェーハを作製する際に副生される剥離ウェーハに、減厚を伴う再生加工を行ったウェーハであり、再生ウェーハを用いればコストを削減できるので好ましい。特に、減厚を伴う再生加工が2回以上行われた、すなわち2回以上再利用された再生ウェーハや、減厚を伴う再生加工として5μm以上の減厚が行われた再生ウェーハのような、従来では薄膜の膜厚ムラが発生しやすい再生ウェーハを用いても、本発明の貼り合わせウェーハの製造方法によれば、薄膜の膜厚ムラを抑制できる。
次に、図1(b)に示すように、例えば熱酸化やCVD等によって、ボンドウェーハ10に、埋め込み酸化膜16となる酸化膜12を成長させる。或いは、この際形成する酸化膜12は、ベースウェーハ11のみに形成しても良いし、両ウェーハに形成しても良い。直接貼り合わせウェーハを製造する場合には、この酸化膜は形成しなくとも良い。
次に、図1(c)に示すように、その酸化膜12の上からイオン注入機により、水素イオンと希ガスイオンのうちの少なくとも一種類のガスイオンを注入して、ボンドウェーハ10内にイオン注入層13を形成する。この際、目標とする剥離シリコン(薄膜15)の厚さを得ることができるように、イオン注入加速電圧を選択する。
次に、図1(d)に示すように、イオン注入したボンドウェーハ10を、注入面が接するように、ベースウェーハ11と密着させて貼り合わせる。
そして、貼り合わせたウェーハを350℃〜500℃で保持してイオン注入層13に微小気泡層を発生させる熱処理を施し、微小気泡層にて剥離して、図1(i)に示すようなベースウェーハ11上に埋め込み酸化膜16と薄膜15が形成された貼り合わせウェーハ14を作製する。
尚、貼り合わせる面に予めプラズマ処理を施して貼り合わせることによって、室温で密着されたウェーハの結合強度を高めることもできる。
そして、図1(j)に示すように、この貼り合わせウェーハ14に、平坦化熱処理、結合熱処理、研磨等を施して、剥離面を平坦化したり、結合強度を高めることもできる。
上記の製造過程において、図1(e)に示すように、剥離後のボンドウェーハ10である剥離ウェーハ17が副生される。剥離ウェーハ17は、剥離面18の外周部に、ベースウェーハ11に移設されなかった段差部を有している。このような剥離ウェーハ17の段差部等を除去する再生加工して、次回の貼り合わせウェーハの製造時に再生ウェーハとして利用することができる。剥離ウェーハ17の再生加工は、例えば以下のように行うことができる。
まず、図1(f)に示すように、例えばHF水溶液による洗浄を行うことにより、剥離面18とは反対の面の酸化膜以外の酸化膜を除去する。その後、剥離面を研磨することにより、図1(g)に示すように、剥離面を平坦化するとともに、イオン注入によるダメージ層を除去する。その後、図1(h)に示すように、通常のバッチ式HF液槽浸漬方式のようなHF洗浄を行うことで、裏面の酸化膜12を除去し、プライムウェーハと同等の表面および裏面品質を持つ再生ウェーハを作製することができる。この再生加工により再生ウェーハの厚さは当初のボンドウェーハの厚さより薄くなる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1−5、比較例1−5)
直径300mm、結晶方位<100>のシリコン単結晶からなる鏡面研磨ウェーハをボンドウェーハおよびベースウェーハとして用いて貼り合わせSOIウェーハを作製し、SOI層の膜厚ムラの発生の有無を評価した。このとき実施例1−5、比較例1−5で用いたボンドウェーハ及びベースウェーハの種類、厚さ、再生条件を表3に示す。再生条件は、それまでに再生ウェーハとして利用した回数を再生回数として、再生研磨加工における研磨代を再生研磨代として示されている。実施例は、予め測定したボンドウェーハとベースウェーハの厚さの差が5μm未満となるものの組み合わせを選択し貼り合わせたものである。
膜厚ムラの結果を表3に示す。ここで、表3中の○は膜厚ムラが発生しなかったこと、×は膜厚ムラが発生したことを表す。表3に示すように、実施例1−5のいずれにおいても膜厚ムラは発生しなかったのに対し、比較例1−5のいずれにおいても膜厚ムラが発生した。図2に膜厚ムラが発生しなかった実施例1−5のSOIウェーハ、図3に膜厚ムラが発生した比較例1−5のSOIウェーハのそれぞれの代表例を示す。
また、膜厚ムラが発生した比較例1−5のウェーハのSOI膜厚レンジ(面内膜厚の最大値から最小値を引いた値)は1.5〜2.5nm程度であったのに対し、膜厚ムラのない実施例1−5のウェーハのSOI膜厚レンジは1.2〜1.8nm程度と良好であった。
Figure 2015012009
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記では、絶縁膜を介して貼り合わせSOIウェーハを作製する場合について説明しているが、直接2枚のウェーハを貼り合わせて貼り合わせウェーハを作製する場合にも本発明を適用可能である。
10…ボンドウェーハ、 11…ベースウェーハ、 12…酸化膜、
13…イオン注入層、 14…貼り合わせウェーハ、 15…薄膜、
16…埋め込み酸化膜、 17…剥離ウェーハ、 18…剥離面。

Claims (5)

  1. ボンドウェーハの表面に、水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面と、ベースウェーハの表面とを直接または絶縁膜を介して貼り合わせた後、熱処理を加えて前記イオン注入層で前記ボンドウェーハの一部を剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する貼り合わせウェーハの製造方法において、
    前記ボンドウェーハとベースウェーハを貼り合わせる前に、前記ボンドウェーハと前記ベースウェーハの厚さを測定し、両ウェーハの厚さの差が5μm未満である前記ボンドウェーハと前記ベースウェーハとなる組み合わせを選択して貼り合わせることを特徴とする貼り合わせウェーハの製造方法。
  2. 前記ボンドウェーハおよび/または前記ベースウェーハとして、前記貼り合わせウェーハの製造方法において貼り合わせウェーハを作製する際に副生された剥離ウェーハに、減厚を伴う再生加工を行った再生ウェーハを用いることを特徴とする請求項1に記載された貼り合わせウェーハの製造方法。
  3. 前記再生ウェーハは、前記減厚を伴う再生加工が2回以上行われたものであることを特徴とする請求項2に記載された貼り合わせウェーハの製造方法。
  4. 前記再生ウェーハは、前記減厚を伴う再生加工として5μm以上の減厚が行われたものであることを特徴とする請求項2または請求項3に記載された貼り合わせウェーハの製造方法。
  5. 前記ボンドウェーハおよび前記ベースウェーハがシリコン単結晶ウェーハからなり、前記絶縁膜がシリコン酸化膜からなり、前記薄膜がSOI層であることを特徴とする請求項1から請求項4のいずれか一項に記載された貼り合わせウェーハの製造方法。

JP2013133868A 2013-06-26 2013-06-26 貼り合わせウェーハの製造方法 Active JP5888286B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2013133868A JP5888286B2 (ja) 2013-06-26 2013-06-26 貼り合わせウェーハの製造方法
SG11201510639QA SG11201510639QA (en) 2013-06-26 2014-05-19 Method of producing bonded wafer
PCT/JP2014/002615 WO2014207988A1 (ja) 2013-06-26 2014-05-19 貼り合わせウェーハの製造方法
CN201480032979.9A CN105283943B (zh) 2013-06-26 2014-05-19 贴合晶圆的制造方法
KR1020157036519A KR102095383B1 (ko) 2013-06-26 2014-05-19 접합 웨이퍼의 제조방법
EP14818587.9A EP3016133B1 (en) 2013-06-26 2014-05-19 Method of producing bonded wafer
US14/895,184 US9859149B2 (en) 2013-06-26 2014-05-19 Method of producing bonded wafer with uniform thickness distribution
TW103120720A TWI567833B (zh) 2013-06-26 2014-06-16 Method of manufacturing wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013133868A JP5888286B2 (ja) 2013-06-26 2013-06-26 貼り合わせウェーハの製造方法

Publications (3)

Publication Number Publication Date
JP2015012009A true JP2015012009A (ja) 2015-01-19
JP2015012009A5 JP2015012009A5 (ja) 2016-02-04
JP5888286B2 JP5888286B2 (ja) 2016-03-16

Family

ID=52141364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013133868A Active JP5888286B2 (ja) 2013-06-26 2013-06-26 貼り合わせウェーハの製造方法

Country Status (8)

Country Link
US (1) US9859149B2 (ja)
EP (1) EP3016133B1 (ja)
JP (1) JP5888286B2 (ja)
KR (1) KR102095383B1 (ja)
CN (1) CN105283943B (ja)
SG (1) SG11201510639QA (ja)
TW (1) TWI567833B (ja)
WO (1) WO2014207988A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6136786B2 (ja) * 2013-09-05 2017-05-31 信越半導体株式会社 貼り合わせウェーハの製造方法
EP3246937B1 (en) 2015-01-16 2023-05-10 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor diamond substrate and semiconductor diamond substrate
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
JP6686962B2 (ja) * 2017-04-25 2020-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311526A (ja) * 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp 半導体基板およびその製造方法
JP2008021892A (ja) * 2006-07-14 2008-01-31 Shin Etsu Handotai Co Ltd 剥離ウェーハを再利用する方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963505A (en) * 1987-10-27 1990-10-16 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
DE602005025237D1 (de) 2004-10-11 2011-01-20 Meadwestvaco Corp Schiebekarte für kindersichere verpackung
EP1962340A3 (en) 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers
JP4715470B2 (ja) 2005-11-28 2011-07-06 株式会社Sumco 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP5799740B2 (ja) 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311526A (ja) * 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp 半導体基板およびその製造方法
JP2008021892A (ja) * 2006-07-14 2008-01-31 Shin Etsu Handotai Co Ltd 剥離ウェーハを再利用する方法

Also Published As

Publication number Publication date
JP5888286B2 (ja) 2016-03-16
CN105283943A (zh) 2016-01-27
TWI567833B (zh) 2017-01-21
TW201511141A (zh) 2015-03-16
EP3016133A4 (en) 2017-03-01
EP3016133A1 (en) 2016-05-04
EP3016133B1 (en) 2020-01-15
US20160118294A1 (en) 2016-04-28
WO2014207988A1 (ja) 2014-12-31
KR102095383B1 (ko) 2020-03-31
US9859149B2 (en) 2018-01-02
SG11201510639QA (en) 2016-01-28
KR20160023712A (ko) 2016-03-03
CN105283943B (zh) 2018-05-08

Similar Documents

Publication Publication Date Title
JP5799740B2 (ja) 剥離ウェーハの再生加工方法
JP2004063730A (ja) Soiウェーハの製造方法
WO2013102968A1 (ja) 貼り合わせsoiウェーハの製造方法
JP5888286B2 (ja) 貼り合わせウェーハの製造方法
WO2006109614A1 (ja) Soiウェーハの製造方法およびこの方法により製造されたsoiウェーハ
EP2924736B1 (en) Method for manufacturing soi wafer
TW200807627A (en) Method for producing semiconductor substrate
JP6136786B2 (ja) 貼り合わせウェーハの製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
EP3029730B1 (en) Bonded wafer manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151214

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20151214

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160201

R150 Certificate of patent or registration of utility model

Ref document number: 5888286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250