JP2015012009A - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP2015012009A JP2015012009A JP2013133868A JP2013133868A JP2015012009A JP 2015012009 A JP2015012009 A JP 2015012009A JP 2013133868 A JP2013133868 A JP 2013133868A JP 2013133868 A JP2013133868 A JP 2013133868A JP 2015012009 A JP2015012009 A JP 2015012009A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- bonded
- bond
- base
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000010408 film Substances 0.000 claims abstract description 70
- 238000005468 ion implantation Methods 0.000 claims abstract description 25
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 19
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 239000007789 gas Substances 0.000 claims abstract description 10
- 235000012431 wafers Nutrition 0.000 claims description 243
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 8
- 239000006227 byproduct Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 abstract description 4
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 4
- -1 hydrogen ions Chemical class 0.000 abstract description 4
- 239000004579 marble Substances 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 description 15
- 230000008929 regeneration Effects 0.000 description 9
- 238000011069 regeneration method Methods 0.000 description 9
- 238000005498 polishing Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 230000032798 delamination Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
- H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【解決手段】ボンドウェーハの表面に、水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、ボンドウェーハのイオン注入した表面と、ベースウェーハの表面とを直接または絶縁膜を介して貼り合わせた後、熱処理を加えてイオン注入層で前記ボンドウェーハの一部を剥離させることにより、ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する貼り合わせウェーハの製造方法において、ボンドウェーハとベースウェーハを貼り合わせる前に、ボンドウェーハとベースウェーハの厚さを測定し、両ウェーハの厚さの差が5μm未満であるボンドウェーハとベースウェーハとなる組み合わせを選択して貼り合わせる貼り合わせウェーハの製造方法。
【選択図】 図1
Description
このような、特に膜厚ムラが発生しやすい再生ウェーハを用いる場合に本発明を好適に適用でき、コストを低減しつつ、薄膜の膜厚均一性の高い貼り合わせウェーハを製造できる。
このようにすれば、SOI層の薄膜の膜厚均一性の高いSOIウェーハを製造できる。
一般的に、イオン注入剥離法により貼り合わせSOIウェーハを作製する場合には、コスト削減のため、貼り合わせウェーハを作製する際に副生された剥離ウェーハに減厚を伴う再生加工を行った再生ウェーハをボンドウェーハまたはベースウェーハとして用いることが多い。或いは、ボンドウェーハおよびベースウェーハとして未使用のウェーハ(再生加工を行っていないウェーハ、以下、プライムウェーハと呼ぶ。)を用いる場合もある。
ボンドウェーハおよびベースウェーハとしてプライムウェーハを用いる場合、両ウェーハが異なる製造ロットで製造されたものである場合にSOI層の膜厚ムラの発生頻度が高くなる。ボンドウェーハおよびベースウェーハの少なくとも一方に再生ウェーハを用いる場合には膜厚ムラの発生頻度がより高くなり、また、その再生回数が多いほど発生頻度が増加する傾向がある。そこで、発明者は、プライムウェーハと再生ウェーハを用いた下記の実験を行い、この発生頻度が高くなる傾向について以下のように考察した。
ボンドウェーハおよびベースウェーハとして、表1に示す厚さを有する直径300mm、結晶方位<100>のシリコン単結晶からなる4種類の鏡面研磨ウェーハを用意した。ウェーハ厚は、静電容量式の測定装置を用いてウェーハ全面を測定し、その平均値(小数点以下四捨五入)を採用した。
[貼り合わせSOIウェーハ製造条件]
(酸化膜)ボンドウェーハには55nmの熱酸化膜を形成、ベースウェーハには酸化膜なし、
(水素イオン注入条件)注入エネルギー:48.7keV、ドーズ量:5×1016/cm2、
(剥離熱処理)350℃で4時間+500℃で30分、Ar雰囲気、
(平坦化熱処理)1200℃で1時間、Ar雰囲気
(SOI膜厚調整)犠牲酸化処理によりSOI層を70nm程度まで減厚
ボンドウェーハとベースウェーハの厚さの差が膜厚ムラの発生にどのように関係しているかのメカニズムについては明らかではないが、厚さが異なると剥離熱処理で剥離する際に、剥離領域の固有振動数が異なることに起因するものと推定される。
本発明では、ベースウェーハ上に薄膜を有する貼り合わせウェーハとして、例えば、シリコン単結晶ウェーハ上にシリコン酸化膜を介してSOI層が形成されたSOIウェーハを作製することができる。
次に、図1(d)に示すように、イオン注入したボンドウェーハ10を、注入面が接するように、ベースウェーハ11と密着させて貼り合わせる。
そして、図1(j)に示すように、この貼り合わせウェーハ14に、平坦化熱処理、結合熱処理、研磨等を施して、剥離面を平坦化したり、結合強度を高めることもできる。
直径300mm、結晶方位<100>のシリコン単結晶からなる鏡面研磨ウェーハをボンドウェーハおよびベースウェーハとして用いて貼り合わせSOIウェーハを作製し、SOI層の膜厚ムラの発生の有無を評価した。このとき実施例1−5、比較例1−5で用いたボンドウェーハ及びベースウェーハの種類、厚さ、再生条件を表3に示す。再生条件は、それまでに再生ウェーハとして利用した回数を再生回数として、再生研磨加工における研磨代を再生研磨代として示されている。実施例は、予め測定したボンドウェーハとベースウェーハの厚さの差が5μm未満となるものの組み合わせを選択し貼り合わせたものである。
また、膜厚ムラが発生した比較例1−5のウェーハのSOI膜厚レンジ(面内膜厚の最大値から最小値を引いた値)は1.5〜2.5nm程度であったのに対し、膜厚ムラのない実施例1−5のウェーハのSOI膜厚レンジは1.2〜1.8nm程度と良好であった。
例えば、上記では、絶縁膜を介して貼り合わせSOIウェーハを作製する場合について説明しているが、直接2枚のウェーハを貼り合わせて貼り合わせウェーハを作製する場合にも本発明を適用可能である。
13…イオン注入層、 14…貼り合わせウェーハ、 15…薄膜、
16…埋め込み酸化膜、 17…剥離ウェーハ、 18…剥離面。
Claims (5)
- ボンドウェーハの表面に、水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面と、ベースウェーハの表面とを直接または絶縁膜を介して貼り合わせた後、熱処理を加えて前記イオン注入層で前記ボンドウェーハの一部を剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する貼り合わせウェーハの製造方法において、
前記ボンドウェーハとベースウェーハを貼り合わせる前に、前記ボンドウェーハと前記ベースウェーハの厚さを測定し、両ウェーハの厚さの差が5μm未満である前記ボンドウェーハと前記ベースウェーハとなる組み合わせを選択して貼り合わせることを特徴とする貼り合わせウェーハの製造方法。 - 前記ボンドウェーハおよび/または前記ベースウェーハとして、前記貼り合わせウェーハの製造方法において貼り合わせウェーハを作製する際に副生された剥離ウェーハに、減厚を伴う再生加工を行った再生ウェーハを用いることを特徴とする請求項1に記載された貼り合わせウェーハの製造方法。
- 前記再生ウェーハは、前記減厚を伴う再生加工が2回以上行われたものであることを特徴とする請求項2に記載された貼り合わせウェーハの製造方法。
- 前記再生ウェーハは、前記減厚を伴う再生加工として5μm以上の減厚が行われたものであることを特徴とする請求項2または請求項3に記載された貼り合わせウェーハの製造方法。
- 前記ボンドウェーハおよび前記ベースウェーハがシリコン単結晶ウェーハからなり、前記絶縁膜がシリコン酸化膜からなり、前記薄膜がSOI層であることを特徴とする請求項1から請求項4のいずれか一項に記載された貼り合わせウェーハの製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013133868A JP5888286B2 (ja) | 2013-06-26 | 2013-06-26 | 貼り合わせウェーハの製造方法 |
SG11201510639QA SG11201510639QA (en) | 2013-06-26 | 2014-05-19 | Method of producing bonded wafer |
PCT/JP2014/002615 WO2014207988A1 (ja) | 2013-06-26 | 2014-05-19 | 貼り合わせウェーハの製造方法 |
CN201480032979.9A CN105283943B (zh) | 2013-06-26 | 2014-05-19 | 贴合晶圆的制造方法 |
KR1020157036519A KR102095383B1 (ko) | 2013-06-26 | 2014-05-19 | 접합 웨이퍼의 제조방법 |
EP14818587.9A EP3016133B1 (en) | 2013-06-26 | 2014-05-19 | Method of producing bonded wafer |
US14/895,184 US9859149B2 (en) | 2013-06-26 | 2014-05-19 | Method of producing bonded wafer with uniform thickness distribution |
TW103120720A TWI567833B (zh) | 2013-06-26 | 2014-06-16 | Method of manufacturing wafers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013133868A JP5888286B2 (ja) | 2013-06-26 | 2013-06-26 | 貼り合わせウェーハの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015012009A true JP2015012009A (ja) | 2015-01-19 |
JP2015012009A5 JP2015012009A5 (ja) | 2016-02-04 |
JP5888286B2 JP5888286B2 (ja) | 2016-03-16 |
Family
ID=52141364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013133868A Active JP5888286B2 (ja) | 2013-06-26 | 2013-06-26 | 貼り合わせウェーハの製造方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US9859149B2 (ja) |
EP (1) | EP3016133B1 (ja) |
JP (1) | JP5888286B2 (ja) |
KR (1) | KR102095383B1 (ja) |
CN (1) | CN105283943B (ja) |
SG (1) | SG11201510639QA (ja) |
TW (1) | TWI567833B (ja) |
WO (1) | WO2014207988A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6136786B2 (ja) * | 2013-09-05 | 2017-05-31 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
EP3246937B1 (en) | 2015-01-16 | 2023-05-10 | Sumitomo Electric Industries, Ltd. | Method for manufacturing semiconductor diamond substrate and semiconductor diamond substrate |
US20180033609A1 (en) * | 2016-07-28 | 2018-02-01 | QMAT, Inc. | Removal of non-cleaved/non-transferred material from donor substrate |
JP6686962B2 (ja) * | 2017-04-25 | 2020-04-22 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311526A (ja) * | 2003-04-02 | 2004-11-04 | Sumitomo Mitsubishi Silicon Corp | 半導体基板およびその製造方法 |
JP2008021892A (ja) * | 2006-07-14 | 2008-01-31 | Shin Etsu Handotai Co Ltd | 剥離ウェーハを再利用する方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4963505A (en) * | 1987-10-27 | 1990-10-16 | Nippondenso Co., Ltd. | Semiconductor device and method of manufacturing same |
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JP3943782B2 (ja) | 1999-11-29 | 2007-07-11 | 信越半導体株式会社 | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
DE602005025237D1 (de) | 2004-10-11 | 2011-01-20 | Meadwestvaco Corp | Schiebekarte für kindersichere verpackung |
EP1962340A3 (en) | 2004-11-09 | 2009-12-23 | S.O.I. TEC Silicon | Method for manufacturing compound material wafers |
JP4715470B2 (ja) | 2005-11-28 | 2011-07-06 | 株式会社Sumco | 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ |
JP5799740B2 (ja) | 2011-10-17 | 2015-10-28 | 信越半導体株式会社 | 剥離ウェーハの再生加工方法 |
-
2013
- 2013-06-26 JP JP2013133868A patent/JP5888286B2/ja active Active
-
2014
- 2014-05-19 SG SG11201510639QA patent/SG11201510639QA/en unknown
- 2014-05-19 CN CN201480032979.9A patent/CN105283943B/zh active Active
- 2014-05-19 US US14/895,184 patent/US9859149B2/en active Active
- 2014-05-19 WO PCT/JP2014/002615 patent/WO2014207988A1/ja active Application Filing
- 2014-05-19 EP EP14818587.9A patent/EP3016133B1/en active Active
- 2014-05-19 KR KR1020157036519A patent/KR102095383B1/ko active IP Right Grant
- 2014-06-16 TW TW103120720A patent/TWI567833B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311526A (ja) * | 2003-04-02 | 2004-11-04 | Sumitomo Mitsubishi Silicon Corp | 半導体基板およびその製造方法 |
JP2008021892A (ja) * | 2006-07-14 | 2008-01-31 | Shin Etsu Handotai Co Ltd | 剥離ウェーハを再利用する方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5888286B2 (ja) | 2016-03-16 |
CN105283943A (zh) | 2016-01-27 |
TWI567833B (zh) | 2017-01-21 |
TW201511141A (zh) | 2015-03-16 |
EP3016133A4 (en) | 2017-03-01 |
EP3016133A1 (en) | 2016-05-04 |
EP3016133B1 (en) | 2020-01-15 |
US20160118294A1 (en) | 2016-04-28 |
WO2014207988A1 (ja) | 2014-12-31 |
KR102095383B1 (ko) | 2020-03-31 |
US9859149B2 (en) | 2018-01-02 |
SG11201510639QA (en) | 2016-01-28 |
KR20160023712A (ko) | 2016-03-03 |
CN105283943B (zh) | 2018-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5799740B2 (ja) | 剥離ウェーハの再生加工方法 | |
JP2004063730A (ja) | Soiウェーハの製造方法 | |
WO2013102968A1 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP5888286B2 (ja) | 貼り合わせウェーハの製造方法 | |
WO2006109614A1 (ja) | Soiウェーハの製造方法およびこの方法により製造されたsoiウェーハ | |
EP2924736B1 (en) | Method for manufacturing soi wafer | |
TW200807627A (en) | Method for producing semiconductor substrate | |
JP6136786B2 (ja) | 貼り合わせウェーハの製造方法 | |
WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
EP3029730B1 (en) | Bonded wafer manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151214 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20151214 |
|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5888286 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |