JP3555465B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP3555465B2 JP3555465B2 JP25566998A JP25566998A JP3555465B2 JP 3555465 B2 JP3555465 B2 JP 3555465B2 JP 25566998 A JP25566998 A JP 25566998A JP 25566998 A JP25566998 A JP 25566998A JP 3555465 B2 JP3555465 B2 JP 3555465B2
- Authority
- JP
- Japan
- Prior art keywords
- mirror
- heat treatment
- polishing
- substrate
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、単結晶インゴットから切り出されたスライス基板から鏡面研磨された半導体基板を製造する方法に係り、特に次工程に基板表面若しくは基板面取り部の鏡面研磨工程が存在する被鏡面研磨用半導体基板の製造方法に関する。
【０００２】
【従来の技術】
半導体素子が表面に形成される半導体基板の製造プロセスは図２に示すように、半導体単結晶インゴットを切断して薄板状のウエーハを得るスライス工程（Ｓ１）、スライスされたウエーハの端面を面取りする面取り工程（Ｓ２）、ウエーハの平坦度を改善するためのラッピング工程（Ｓ３）、加工歪みを除去するためのエッチング工程（Ｓ４）、半導体素子が形成される面を鏡面研磨する表面研磨工程（Ｓ５）、が主要なものであり、それらの工程の前後に必要に応じて検査や洗浄が行なわれている。
【０００３】
代表的な半導体基板であるシリコンウエーハの場合には、チョクラルスキー法で引上げられた単結晶シリコンインゴットに過飽和に含まれる格子間酸素が、単結晶引上げ中の熱履歴によりドナー化しており、あたかもｎ型不純物であるかのような挙動を示す。酸素に起因するドナーは４００℃〜５００℃の温度帯の滞留により生成されるので、サーマルドナーとよばれる。サーマルドナーは６００℃〜７００℃で２０〜３０分の熱処理により格子間酸素として不活性化するので、シリコンウエーハ製造工程ではドナー消滅の熱処理工程（Ｓ１１）が行なわれており、通常はエッチング工程（Ｓ４）と鏡面研磨工程（Ｓ５）との間に行なわれている。ドナー消滅熱処理は窒素雰囲気、窒素・酸素混合ガス雰囲気、窒素雰囲気のいずれかで行なわれており、酸素を含む雰囲気で行なった場合には薄い酸化膜が形成される。
【０００４】
また、金属不純物に対するゲッタリング効果を高めるために６００℃〜８００℃程度で１〜３時間程度の熱処理により酸素析出核の形成を行なう場合があり、この酸素析出核形成熱処理も窒素雰囲気、窒素・酸素混合ガス雰囲気、窒素雰囲気のいずれかで行なわれており、酸素を含む雰囲気で行なった場合には薄い酸化膜が形成される。
【０００５】
さらに、近年の半導体集積回路の高密度化に伴って、半導体素子のデザインルールが微細化しており、ウエーハからの発塵低減が求められている。前述の半導体基板の製造工程に示したように、半導体基板の裏面と面取り部はエッチング後の面がそのままで残っており、これらの部分の平滑化が求められている。特に面取り部は裏面に比べて面が粗くなっているため、最先端の半導体素子製造に用いられる半導体基板では面取り部の鏡面研磨が行なわれている。
面取り部の鏡面研磨は、基板表面の鏡面研磨と同様にウレタンの発泡体や不織布等の研磨布を用い、コロイダルシリカ等の研磨砥粒とアルカリ成分を分散させた研磨剤を基板の面取り部と研磨布の間に介在させて研磨を行なうものである。
【０００６】
【発明が解決しようとする課題】
前記ドナー消滅熱処理や酸素析出核形成熱処理を、酸素を含む雰囲気で行なった場合に形成される酸化膜には、熱処理時に基板に導入された不純物の一部（鉄等の酸化膜に取り込まれやすい元素）が取り込まれているため、こうした不純物が再度基板に取り込まれることを防ぐために、酸化膜を除去する必要があり、通常は熱処理後に希フッ酸を用いて酸化膜を除去している。
【０００７】
酸化膜が除去された半導体基板の表面は非常に活性であるので、次工程である基板表面や面取り部の鏡面研磨工程で搬送系や研磨剤等からの金属汚染を受けやすく、金属汚染度の指標である少数キャリアライフタイムの低下が問題となる。また、活性な基板表面に付着した研磨剤は鏡面研磨工程の次に行なわれる洗浄工程で除去することが困難となり、外観不良の原因となる問題もある。
【０００８】
本発明はかかる技術的課題に鑑み、基板表面や面取り部の鏡面研磨工程時における金属汚染や外観不良を解消し得る被鏡面研磨用半導体基板の製造方法を提供することを目的とする。
本発明の他の目的は、酸素を含む熱処理で形成された酸化膜を除去された半導体基板を低汚染で研磨できる被鏡面研磨用半導体基板の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、前記基板を効果的に製造するための半導体基板の製造方法において、
酸素を含む雰囲気で熱処理を行なった熱処理工程と、基板表面若しくは基板面取り部の鏡面研磨工程との間に、前記熱処理工程で形成された酸化膜を除去する工程と、保護膜を形成する工程とを介在させたことを特徴とする。
この場合、前記酸素を含む雰囲気の熱処理が酸素ドナー消滅熱処理または酸素析出核形成熱処理であり、又前記保護膜の形成は、オゾン水への浸漬処理、過酸化水素水への浸漬処理若しくはアンモニアと過酸化水素水の混合液への浸漬処理により行なわれる。
【００１０】
かかる発明によれば、基板表面や面取り部の鏡面研磨工程は、半導体基板を回転させながら、基板表面や面取り部に研磨布を押接させ、研磨剤を供給しながら行なうが、この時に半導体基板の表面が活性であると研磨剤に含まれる金属不純物が基板に付着して基板中に取り込まれたり、研磨剤の付着による外観不良が発生するのだが、本発明のように保護膜を形成すると金属汚染や外観不良の低減が可能となる。
又、前記保護膜は前工程の熱処理工程で形成された酸化膜を除去した活性な基板表面に形成するものであるために、又前工程の熱処理工程で形成された酸化膜が残存して前記保護膜がまだら状に形成されたりすることなく、均一且つ薄膜の保護膜の形成が可能であり、前記効果が一層増進する。
【００１１】
尚、前記保護膜の膜厚は、１．０ｎｍ〜１０ｎｍに設定する事により、鏡面研磨工程により研磨剤に含まれる金属不純物による金属汚染を阻止し得、また前記鏡面研磨工程により保護膜が研磨されて基板表面を露出させる事が出来、そして、鏡面研磨された面取り部や基板表面は活性であるので、この工程のあとの洗浄工程において再度保護膜の形成を行なうことも好ましい。
【００１２】
尚、本発明に類似する技術として特開平８−２６４３９９号の技術が開示されている。
かかる技術は鏡面研磨されたウエーハを、半導体素子を形成するためにウエーハ加工メーカから半導体素子製造メーカに出荷させる際に、前記鏡面研磨ウエーハをプラスチック容器に保管して出荷を行なうが、この際に前記保管プラスチック容器から放散される微量の有機物が半導体基板表面に付着するのを阻止するために、前記鏡面研磨された保管前のウエーハに約１ｎｍ程度の自然酸化膜（保護膜）を形成する技術が開示されている。
【００１３】
しかしながらかかる技術は本発明のように、鏡面加工前の被鏡面研磨用ウエーハに関するものではなく、鏡面加工後の出荷ウエーハに関する技術で、本発明の用に酸化膜除去と保護膜生成という二段構成を取るものではなく、保護膜生成のみの一段構成の技術であり、
従って前工程で形成された酸化膜を除去し、且つ除去した基板に薄膜状の保護膜を生成させるという本発明の基本構成が本従来技術に開示されていないのみならず、その膜厚も０．８〜１．０ｎｍで、本発明の１．０ｎｍ〜１０ｎｍより薄膜である。
【００１４】
又、特開平６−２４４１７４号においても、半導体基板表面を酸化して絶縁酸化膜を形成する工程において、前記半導体基板をオゾンを含む超純水に浸漬けして０．３〜１ｎｍ程度の表面保護用酸化膜を形成した後、該表面保護用酸化膜がついたまま絶縁酸化膜形成装置に搬入する技術が開示されている。
【００１５】
しかしながらかかる技術においても、本発明のように、鏡面加工前の被鏡面研磨用ウエーハに関するものではなく、鏡面加工後の半導体素子製造メーカにおいてウエーハ表面に絶縁膜を形成する工程における技術で、前記と同様に、本発明の用に酸化膜除去と保護膜生成という二段構成を取るものではなく、保護膜生成のみの一段構成の技術であり、本発明の基本構成が開示されていないのみならず、その膜厚も０．３〜１ｎｍで、本発明の１．０ｎｍ〜１０ｎｍより薄膜である。
【００１６】
【発明の実施の形態】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に開示される工程順序、保護膜の厚み、その生成方法などは特に特定的な記載がない限り、この発明の範囲をそれのみに限定する趣旨ではなく単なる説明例に過ぎない。
本発明は、酸素を含む雰囲気で形成された酸化膜を除去した後の活性な基板表面に薬液を用いた処理により保護膜を形成することでその後の鏡面研磨工程における金属汚染や研磨剤の付着が防止できるようにしたものである。
【００１７】
本発明の実施形態に係る半導体基板製造方法は図１に示す工程から成る。
即ち、前記従来技術の項で記載のように、半導体単結晶インゴットを切断して薄板状のウエーハを得るスライス工程（Ｓ１）、スライスされたウエーハの端部を面取りする面取り工程（Ｓ２）、ウエーハの平坦度を改善するためのラッピング工程（Ｓ３）、加工歪みを除去するためのエッチング工程（Ｓ４）を経た半導体基板は、ドナー消滅熱処理工程または酸素析出核形成熱処理工程といった酸素を含む雰囲気の熱処理工程（Ｓ１１）により表面に酸化膜が形成される。
本実施形態におけるドナー消滅熱処理あるいは酸素析出核形成熱処理の条件は従来のものでかまわない。
【００１８】
形成された酸化膜は酸化膜除去工程（Ｓ１２）で除去される。具体的には０．５％〜１５％の希フッ酸に半導体基板を浸債することで酸化膜を除去する。
【００１９】
酸化膜が除去された半導体基板は次いで保護膜形成工程（Ｓ１３）で全面に保護膜が形成される。この場合保護膜の膜厚は、次工程の鏡面研磨工程（Ｓ５Ａ、５Ｂ）により研磨される研磨代より十分小さく且つ研磨剤に含まれる金属不純物による金属汚染を阻止し得る１．０ｎｍ〜１０ｎｍの範囲に設定される。
【００２０】
保護膜の形成は、半導体基板をオゾン水へ浸漬することにより行なうことが好ましく、オゾン水としてはオゾンをｌｐｐｍｗ〜２０ｐｐｍｗ含んだ純水であることが好ましい。オゾン水への浸漬は常温で行なうことが好ましい。
この場合オゾン水中のオゾン濃度が下限より低いとより長い浸漬時間が必要となり生産性が低下し、上限より高いとオゾン水製造に必要なオゾン発生装置が高価となるからである。
オゾン水への浸漬はオゾン水を入れた洗浄槽に半導体基板を浸漬する方法の他に、回転する半導体基板にオゾン水を供給するスピン方式で行なうことも可能である。また、オゾン水ではなく、オゾンを含んだ雰囲気に半導体基板を暴露することによっても行なうことができる。
【００２１】
保護膜の形成は、前記オゾン水を用いなくても半導体基板を過酸化水素水へ浸漬することにより行なうことも可能である。
過酸化水素水の濃度は１％〜３０％であることが好ましく、過酸化水素の濃度が下限より低いとより長い浸漬時間が必要となり生産性が低下し、上限より高いと特殊なグレードの過酸化水素水を用いる必要が生じコストアップである。
過酸水素水への浸積は４０℃〜９０℃で行なうことが好ましい。
【００２２】
また、保護膜の形成は、アンモニアと過酸化水素水の混合液への浸漬処理により行なうことも可能である。通常使われるアンモニア水３０重量％、過酸化水素水３０重量％と純水の比率が１：１：５から１：１：１０程度のものを６０℃〜９０℃で浸漬処理を行なうことが好ましい。
【００２３】
保護膜が形成された半導体基板は、次工程である面取り部の鏡面研磨工程または表面鏡面研磨する研磨工程（Ｓ５Ａ、Ｓ５Ｂ）に送られる。
例えば、基板面取り部の鏡面研磨工程（Ｓ５Ａ）は、半導体素子が形成される両側を真空チャック等で保持して半導体基板を回転させながら、面取り部に研磨布を押接させ、研磨剤を供給しながら行なうが、この時に半導体基板の表面が活性であると研磨剤に含まれる金属不純物が基板に付着して基板中に取り込まれたり、研磨剤の付着による外観不良が発生するのだが、本発明の実施形態のように保護膜を形成すると金属汚染や外観不良の低減が可能となる。
【００２４】
尚、鏡面研磨された面取り部の表面の保護膜は完全に除去されて活性な基板面取り部が露出するので、この工程のあとの洗浄工程において再度前記オゾン水や過酸化水素水を利用して保護膜の形成を行なうことが好ましい。
この場合、基板表面には既に保護膜が形成されているために、又面取り部においては再度研磨を行なわないために、前記面取り鏡面研磨工程後に行なわれる保護膜の生成は、次工程の基板表面の鏡面研磨時における金属汚染を防ぐ事が可能な１．５〜３ｎｍ程度の膜厚で足りる。
【００２５】
又、面取り部の鏡面研磨工程は研磨布を用いるものだけで行なうことも可能だが、エッチングに水酸化ナトリウムのようなアルカリを用いた場合には面粗さが大きくなるため、砥石を用いた軟研削あるいは砥粒を固着したテープによるテープ研削を先に行ない、次いで研磨布を用いた研磨を行なうことが好ましい。
【００２６】
面取り部が鏡面研磨された半導体基板は、次いで基板表面の鏡面研磨研磨工程（Ｓ５Ｂ）に送られる。前述のように面取り部を研磨しない場合には、保護膜形成後直ちに表面研磨工程（Ｓ５Ｂ）に送られる。
表面研磨工程（Ｓ５Ｂ）でも半導体基板の表面が活性であると、研磨剤に含まれる金属不純物が基板に付着して基板中に取り込まれたり、研磨剤の付着による外観不良が発生するのだが、本発明のように保護膜を形成すると金属汚染や外観不良の低減が可能となる。
【００２７】
表面研磨工程（Ｓ５Ｂ）は半導体素子が形成される表面のみを研磨するものとして説明したが、本発明は基板の両面を同時に研磨する両面研磨法にも適用可能である。また、単に片面を研磨する代わりに両面研磨法を用いる場合のみならず、
Ａ．エッチング→ドナー消滅熱処理工程→両面鏡面研磨工程→面取り部鏡面研磨工程→片面仕上げ鏡面研磨というプロセスにおいては、ドナー消滅熱処理工程→両面研磨工程→（酸化膜除去工程）→（保護膜形成工程）→面取り部鏡面研磨工程→（必要に応じ保護膜形成工程）→片面仕上げ研磨というプロセスを形成するのがよい。
【００２８】
Ｂ．エッチング→両面研磨工程→ドナー消滅熱処理→面取り部鏡面研磨工程→片面仕上げ研磨というプロセス（ここではエッチング工程が省略される可能性あり）においては、…両面研磨工程→ドナー消滅熱処理工程→（酸化膜除去工程）→（保護膜形成工程）→面取り部鏡面研磨工程→（必要に応じ保護膜形成工程）→片面仕上げ鏡面研磨というプロセスを形成するのがよい。
【００２９】
Ｃ．エッチング→両面研磨工程→面取り部鏡面研磨工程→ドナー消滅熱処理→片面仕上げ研磨というプロセスにおいては、…面取り部鏡面研磨工程→ドナー消滅熱処理→（酸化膜除去工程）→（必要に応じ保護膜形成工程）→片面仕上げ鏡面研磨というプロセスを形成するのがよい。
【００３０】
【実施例】
（実施例１・比較例）
結晶方位が＜１００＞で、抵抗率が１０〜１２Ｑ・ｃｍのボロンドープＰ型シリコン単結晶から切り出し（Ｓ１）、面取り工程（Ｓ２）、ラッピング工程（Ｓ３）、エッチング工程（Ｓ４）を終了したエッチングウエーハ（直径２００ｍｍ）２００枚を用意し、６５０℃、３０分間酸素雰囲気下のドナー消滅熱処理（Ｓ１１）を行なった。
熱処理後のウエーハを、アンモニアと過酸化水素水の洗浄液（容量比；ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ ＝１：１：１０、温度８０℃）に１０分間浸漬して表面の有機物を除去し、純水によるリンスを行なった。次いで常温で１０％の希フッ酸に浸漬して酸化膜を除去した（Ｓ１２）。
【００３１】
酸化膜除去後のウエーハ２００枚の内１００枚を、常温でオゾンを１０ｐｐｍ含む純水に１０分間浸漬して保護膜としての酸化膜を形成した（Ｓ１３）。酸化膜の膜厚はエリプソメータで測定したところ２．０ｎｍ（２０Å）であった。
保護膜を形成したウエーハを鏡面面取り装置で面取り部鏡面研磨を行なった（Ｓ５Ａ）のち洗浄し、ウエーハ表面の鏡面研磨（Ｓ５Ｂ）後、洗浄を行なって鏡面研磨ウェーハ１００枚を得た。（実施例１）
【００３２】
比較のために残りの１００枚については、保護膜の形成処理を行なわずに鏡面面取り装置で面取り部鏡面研磨を行なったのち洗浄し、ウエーハ表面の鏡面研磨、洗浄を行なって鏡面研磨ウエーハ１００枚を得た。（比較例１）
得られた実施例１のウエーハ１００枚と比較例２のウエーハ１００枚の計２００枚のウエーハについて、集光灯下で外観状態を観察し汚れ不良の有無を調査した。その結果を［表１］に示す。また、保護膜形成処理を行なったウエーハ５枚と行なわなかったウエーハ５枚とをヨウ素を５％含む水溶液を入れたポリプロピレン製の袋に入れ、μ−ＰＣＤ（Micro-wave Photoconductive Decay）法にて少数キャリアのライフタイムを測定した。
ライフタイムの測定はウエーハ中心と周辺より３０ｍｍ４点の面内５点について行なった。その結果を下記［表１］に示す。
【００３３】
【表１】
【００３４】
外観の汚れ不良率は保護膜を形成しなかった比較例１の場合に全数に発生していたが、実施例１のように保護膜形成処理を行なうことで２％と大幅に低減できた。また、重金属汚染の指標である少数キャリアのライフタイムも保護膜形成処理なしの比較例１に比べ実施例１のように保護膜形成処理を行なうことにより大幅に改善されている。尚、ライフタイムの値は各水準５枚の面内５点測定の最大値と最小値を示した。
【００３５】
（実施例２）
結晶方位が＜１００＞で、抵抗率が１０〜１２Ｑ・ｃｍのボロンドープＰ型シリコン単結晶から切り出し（Ｓ１）、面取り工程（Ｓ２）、ラッピング工程（Ｓ３）、エッチング工程（Ｓ４）を終了したエッチングウエーハ（直径２００ｍｍ）１００枚を用意し、６５０℃、３０分間酸素雰囲気下のドナー消滅熱処理（Ｓ１１）を行なった。
熱処理後のウエーハを、アンモニアと過酸化水素水の洗浄液（容量比；ＮＨ４ ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ ＝１：１：１０、温度８０℃）に１０分間浸漬して表面の有機物を除去し、純水によるリンスを行なった。
次いで常温で１０％の希フッ酸に浸漬して酸化膜を除去した（Ｓ１２）。
【００３６】
酸化膜除去後の１００枚を、８０℃の過酸化水素水（容量比：Ｈ２Ｏ２：Ｈ２Ｏ ＝１：１０）に１０分間浸漬して保護膜としての酸化膜を形成した（Ｓ１３）。酸化膜の膜厚はエリプソメータで測定したところ２．２ｎｍ（２２Å）であった。
保護膜を形成したウエーハを、鏡面面取り装置で面取り部鏡面研磨を行なった（Ｓ５Ａ）のち洗浄し、ウエーハ表面の鏡面研磨（Ｓ５Ｂ）、洗浄を行なって鏡面研磨ウェーハ１００枚を得た。（実施例２）
【００３７】
得られた１００枚のウェーハについて、集光灯下で外観状態を観察し汚れ不良の有無を調査した。その結果、外観の汚れ不良率は１％であった。また、ウエーハ５枚をヨウ素を５％含む水溶液を入れたポリプロピレン製の袋に入れ、μ−ＰＣＤ（Microwave Photocon-ductive Decay）法にて少数キャリアのライフタイムを測定した。ライフタイムの測定はウエーハ中心と周辺より３０ｍｍ４点の面内５点について行なった。その結果、ライフタイムは最低で３８００μｓｅｃ、最高で５２３０μｓｅｃと、実施例１と同様な結果が得られた。
【００３８】
【発明の効果】
以上説明したように、本発明によれば酸素を含む雰囲気での熱処理後に酸化膜を除去した後保護膜を生成したウエーハを用いて、鏡面研磨を行なうことにより低汚染でかつ外観不良を大幅に低減した鏡面研磨ウエーハを得る事が出来る。
【図面の簡単な説明】
【図１】本発明の実施形態に係る単結晶インゴットから切り出されたスライス基板から鏡面研磨された半導体基板を製造するまでの動作手順を示すフロー図である。
【図２】従来技術に係る単結晶インゴットから切り出されたスライス基板から鏡面研磨された半導体基板を製造するまでの動作手順を示すフロー図である。
【符号の説明】
（Ｓ１） スライス工程
（Ｓ２） ウエーハ面取り工程
（Ｓ３） ウエーハラッピング工程
（Ｓ４） エッチング工程
（Ｓ５Ａ、Ｓ５Ｂ） 鏡面研磨工程
（Ｓ１１） 酸素を含む雰囲気の熱処理工程
（Ｓ１２） 酸化膜除去工程
（Ｓ１３） 保護膜形成工程
【発明の属する技術分野】
本発明は、単結晶インゴットから切り出されたスライス基板から鏡面研磨された半導体基板を製造する方法に係り、特に次工程に基板表面若しくは基板面取り部の鏡面研磨工程が存在する被鏡面研磨用半導体基板の製造方法に関する。
【０００２】
【従来の技術】
半導体素子が表面に形成される半導体基板の製造プロセスは図２に示すように、半導体単結晶インゴットを切断して薄板状のウエーハを得るスライス工程（Ｓ１）、スライスされたウエーハの端面を面取りする面取り工程（Ｓ２）、ウエーハの平坦度を改善するためのラッピング工程（Ｓ３）、加工歪みを除去するためのエッチング工程（Ｓ４）、半導体素子が形成される面を鏡面研磨する表面研磨工程（Ｓ５）、が主要なものであり、それらの工程の前後に必要に応じて検査や洗浄が行なわれている。
【０００３】
代表的な半導体基板であるシリコンウエーハの場合には、チョクラルスキー法で引上げられた単結晶シリコンインゴットに過飽和に含まれる格子間酸素が、単結晶引上げ中の熱履歴によりドナー化しており、あたかもｎ型不純物であるかのような挙動を示す。酸素に起因するドナーは４００℃〜５００℃の温度帯の滞留により生成されるので、サーマルドナーとよばれる。サーマルドナーは６００℃〜７００℃で２０〜３０分の熱処理により格子間酸素として不活性化するので、シリコンウエーハ製造工程ではドナー消滅の熱処理工程（Ｓ１１）が行なわれており、通常はエッチング工程（Ｓ４）と鏡面研磨工程（Ｓ５）との間に行なわれている。ドナー消滅熱処理は窒素雰囲気、窒素・酸素混合ガス雰囲気、窒素雰囲気のいずれかで行なわれており、酸素を含む雰囲気で行なった場合には薄い酸化膜が形成される。
【０００４】
また、金属不純物に対するゲッタリング効果を高めるために６００℃〜８００℃程度で１〜３時間程度の熱処理により酸素析出核の形成を行なう場合があり、この酸素析出核形成熱処理も窒素雰囲気、窒素・酸素混合ガス雰囲気、窒素雰囲気のいずれかで行なわれており、酸素を含む雰囲気で行なった場合には薄い酸化膜が形成される。
【０００５】
さらに、近年の半導体集積回路の高密度化に伴って、半導体素子のデザインルールが微細化しており、ウエーハからの発塵低減が求められている。前述の半導体基板の製造工程に示したように、半導体基板の裏面と面取り部はエッチング後の面がそのままで残っており、これらの部分の平滑化が求められている。特に面取り部は裏面に比べて面が粗くなっているため、最先端の半導体素子製造に用いられる半導体基板では面取り部の鏡面研磨が行なわれている。
面取り部の鏡面研磨は、基板表面の鏡面研磨と同様にウレタンの発泡体や不織布等の研磨布を用い、コロイダルシリカ等の研磨砥粒とアルカリ成分を分散させた研磨剤を基板の面取り部と研磨布の間に介在させて研磨を行なうものである。
【０００６】
【発明が解決しようとする課題】
前記ドナー消滅熱処理や酸素析出核形成熱処理を、酸素を含む雰囲気で行なった場合に形成される酸化膜には、熱処理時に基板に導入された不純物の一部（鉄等の酸化膜に取り込まれやすい元素）が取り込まれているため、こうした不純物が再度基板に取り込まれることを防ぐために、酸化膜を除去する必要があり、通常は熱処理後に希フッ酸を用いて酸化膜を除去している。
【０００７】
酸化膜が除去された半導体基板の表面は非常に活性であるので、次工程である基板表面や面取り部の鏡面研磨工程で搬送系や研磨剤等からの金属汚染を受けやすく、金属汚染度の指標である少数キャリアライフタイムの低下が問題となる。また、活性な基板表面に付着した研磨剤は鏡面研磨工程の次に行なわれる洗浄工程で除去することが困難となり、外観不良の原因となる問題もある。
【０００８】
本発明はかかる技術的課題に鑑み、基板表面や面取り部の鏡面研磨工程時における金属汚染や外観不良を解消し得る被鏡面研磨用半導体基板の製造方法を提供することを目的とする。
本発明の他の目的は、酸素を含む熱処理で形成された酸化膜を除去された半導体基板を低汚染で研磨できる被鏡面研磨用半導体基板の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、前記基板を効果的に製造するための半導体基板の製造方法において、
酸素を含む雰囲気で熱処理を行なった熱処理工程と、基板表面若しくは基板面取り部の鏡面研磨工程との間に、前記熱処理工程で形成された酸化膜を除去する工程と、保護膜を形成する工程とを介在させたことを特徴とする。
この場合、前記酸素を含む雰囲気の熱処理が酸素ドナー消滅熱処理または酸素析出核形成熱処理であり、又前記保護膜の形成は、オゾン水への浸漬処理、過酸化水素水への浸漬処理若しくはアンモニアと過酸化水素水の混合液への浸漬処理により行なわれる。
【００１０】
かかる発明によれば、基板表面や面取り部の鏡面研磨工程は、半導体基板を回転させながら、基板表面や面取り部に研磨布を押接させ、研磨剤を供給しながら行なうが、この時に半導体基板の表面が活性であると研磨剤に含まれる金属不純物が基板に付着して基板中に取り込まれたり、研磨剤の付着による外観不良が発生するのだが、本発明のように保護膜を形成すると金属汚染や外観不良の低減が可能となる。
又、前記保護膜は前工程の熱処理工程で形成された酸化膜を除去した活性な基板表面に形成するものであるために、又前工程の熱処理工程で形成された酸化膜が残存して前記保護膜がまだら状に形成されたりすることなく、均一且つ薄膜の保護膜の形成が可能であり、前記効果が一層増進する。
【００１１】
尚、前記保護膜の膜厚は、１．０ｎｍ〜１０ｎｍに設定する事により、鏡面研磨工程により研磨剤に含まれる金属不純物による金属汚染を阻止し得、また前記鏡面研磨工程により保護膜が研磨されて基板表面を露出させる事が出来、そして、鏡面研磨された面取り部や基板表面は活性であるので、この工程のあとの洗浄工程において再度保護膜の形成を行なうことも好ましい。
【００１２】
尚、本発明に類似する技術として特開平８−２６４３９９号の技術が開示されている。
かかる技術は鏡面研磨されたウエーハを、半導体素子を形成するためにウエーハ加工メーカから半導体素子製造メーカに出荷させる際に、前記鏡面研磨ウエーハをプラスチック容器に保管して出荷を行なうが、この際に前記保管プラスチック容器から放散される微量の有機物が半導体基板表面に付着するのを阻止するために、前記鏡面研磨された保管前のウエーハに約１ｎｍ程度の自然酸化膜（保護膜）を形成する技術が開示されている。
【００１３】
しかしながらかかる技術は本発明のように、鏡面加工前の被鏡面研磨用ウエーハに関するものではなく、鏡面加工後の出荷ウエーハに関する技術で、本発明の用に酸化膜除去と保護膜生成という二段構成を取るものではなく、保護膜生成のみの一段構成の技術であり、
従って前工程で形成された酸化膜を除去し、且つ除去した基板に薄膜状の保護膜を生成させるという本発明の基本構成が本従来技術に開示されていないのみならず、その膜厚も０．８〜１．０ｎｍで、本発明の１．０ｎｍ〜１０ｎｍより薄膜である。
【００１４】
又、特開平６−２４４１７４号においても、半導体基板表面を酸化して絶縁酸化膜を形成する工程において、前記半導体基板をオゾンを含む超純水に浸漬けして０．３〜１ｎｍ程度の表面保護用酸化膜を形成した後、該表面保護用酸化膜がついたまま絶縁酸化膜形成装置に搬入する技術が開示されている。
【００１５】
しかしながらかかる技術においても、本発明のように、鏡面加工前の被鏡面研磨用ウエーハに関するものではなく、鏡面加工後の半導体素子製造メーカにおいてウエーハ表面に絶縁膜を形成する工程における技術で、前記と同様に、本発明の用に酸化膜除去と保護膜生成という二段構成を取るものではなく、保護膜生成のみの一段構成の技術であり、本発明の基本構成が開示されていないのみならず、その膜厚も０．３〜１ｎｍで、本発明の１．０ｎｍ〜１０ｎｍより薄膜である。
【００１６】
【発明の実施の形態】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に開示される工程順序、保護膜の厚み、その生成方法などは特に特定的な記載がない限り、この発明の範囲をそれのみに限定する趣旨ではなく単なる説明例に過ぎない。
本発明は、酸素を含む雰囲気で形成された酸化膜を除去した後の活性な基板表面に薬液を用いた処理により保護膜を形成することでその後の鏡面研磨工程における金属汚染や研磨剤の付着が防止できるようにしたものである。
【００１７】
本発明の実施形態に係る半導体基板製造方法は図１に示す工程から成る。
即ち、前記従来技術の項で記載のように、半導体単結晶インゴットを切断して薄板状のウエーハを得るスライス工程（Ｓ１）、スライスされたウエーハの端部を面取りする面取り工程（Ｓ２）、ウエーハの平坦度を改善するためのラッピング工程（Ｓ３）、加工歪みを除去するためのエッチング工程（Ｓ４）を経た半導体基板は、ドナー消滅熱処理工程または酸素析出核形成熱処理工程といった酸素を含む雰囲気の熱処理工程（Ｓ１１）により表面に酸化膜が形成される。
本実施形態におけるドナー消滅熱処理あるいは酸素析出核形成熱処理の条件は従来のものでかまわない。
【００１８】
形成された酸化膜は酸化膜除去工程（Ｓ１２）で除去される。具体的には０．５％〜１５％の希フッ酸に半導体基板を浸債することで酸化膜を除去する。
【００１９】
酸化膜が除去された半導体基板は次いで保護膜形成工程（Ｓ１３）で全面に保護膜が形成される。この場合保護膜の膜厚は、次工程の鏡面研磨工程（Ｓ５Ａ、５Ｂ）により研磨される研磨代より十分小さく且つ研磨剤に含まれる金属不純物による金属汚染を阻止し得る１．０ｎｍ〜１０ｎｍの範囲に設定される。
【００２０】
保護膜の形成は、半導体基板をオゾン水へ浸漬することにより行なうことが好ましく、オゾン水としてはオゾンをｌｐｐｍｗ〜２０ｐｐｍｗ含んだ純水であることが好ましい。オゾン水への浸漬は常温で行なうことが好ましい。
この場合オゾン水中のオゾン濃度が下限より低いとより長い浸漬時間が必要となり生産性が低下し、上限より高いとオゾン水製造に必要なオゾン発生装置が高価となるからである。
オゾン水への浸漬はオゾン水を入れた洗浄槽に半導体基板を浸漬する方法の他に、回転する半導体基板にオゾン水を供給するスピン方式で行なうことも可能である。また、オゾン水ではなく、オゾンを含んだ雰囲気に半導体基板を暴露することによっても行なうことができる。
【００２１】
保護膜の形成は、前記オゾン水を用いなくても半導体基板を過酸化水素水へ浸漬することにより行なうことも可能である。
過酸化水素水の濃度は１％〜３０％であることが好ましく、過酸化水素の濃度が下限より低いとより長い浸漬時間が必要となり生産性が低下し、上限より高いと特殊なグレードの過酸化水素水を用いる必要が生じコストアップである。
過酸水素水への浸積は４０℃〜９０℃で行なうことが好ましい。
【００２２】
また、保護膜の形成は、アンモニアと過酸化水素水の混合液への浸漬処理により行なうことも可能である。通常使われるアンモニア水３０重量％、過酸化水素水３０重量％と純水の比率が１：１：５から１：１：１０程度のものを６０℃〜９０℃で浸漬処理を行なうことが好ましい。
【００２３】
保護膜が形成された半導体基板は、次工程である面取り部の鏡面研磨工程または表面鏡面研磨する研磨工程（Ｓ５Ａ、Ｓ５Ｂ）に送られる。
例えば、基板面取り部の鏡面研磨工程（Ｓ５Ａ）は、半導体素子が形成される両側を真空チャック等で保持して半導体基板を回転させながら、面取り部に研磨布を押接させ、研磨剤を供給しながら行なうが、この時に半導体基板の表面が活性であると研磨剤に含まれる金属不純物が基板に付着して基板中に取り込まれたり、研磨剤の付着による外観不良が発生するのだが、本発明の実施形態のように保護膜を形成すると金属汚染や外観不良の低減が可能となる。
【００２４】
尚、鏡面研磨された面取り部の表面の保護膜は完全に除去されて活性な基板面取り部が露出するので、この工程のあとの洗浄工程において再度前記オゾン水や過酸化水素水を利用して保護膜の形成を行なうことが好ましい。
この場合、基板表面には既に保護膜が形成されているために、又面取り部においては再度研磨を行なわないために、前記面取り鏡面研磨工程後に行なわれる保護膜の生成は、次工程の基板表面の鏡面研磨時における金属汚染を防ぐ事が可能な１．５〜３ｎｍ程度の膜厚で足りる。
【００２５】
又、面取り部の鏡面研磨工程は研磨布を用いるものだけで行なうことも可能だが、エッチングに水酸化ナトリウムのようなアルカリを用いた場合には面粗さが大きくなるため、砥石を用いた軟研削あるいは砥粒を固着したテープによるテープ研削を先に行ない、次いで研磨布を用いた研磨を行なうことが好ましい。
【００２６】
面取り部が鏡面研磨された半導体基板は、次いで基板表面の鏡面研磨研磨工程（Ｓ５Ｂ）に送られる。前述のように面取り部を研磨しない場合には、保護膜形成後直ちに表面研磨工程（Ｓ５Ｂ）に送られる。
表面研磨工程（Ｓ５Ｂ）でも半導体基板の表面が活性であると、研磨剤に含まれる金属不純物が基板に付着して基板中に取り込まれたり、研磨剤の付着による外観不良が発生するのだが、本発明のように保護膜を形成すると金属汚染や外観不良の低減が可能となる。
【００２７】
表面研磨工程（Ｓ５Ｂ）は半導体素子が形成される表面のみを研磨するものとして説明したが、本発明は基板の両面を同時に研磨する両面研磨法にも適用可能である。また、単に片面を研磨する代わりに両面研磨法を用いる場合のみならず、
Ａ．エッチング→ドナー消滅熱処理工程→両面鏡面研磨工程→面取り部鏡面研磨工程→片面仕上げ鏡面研磨というプロセスにおいては、ドナー消滅熱処理工程→両面研磨工程→（酸化膜除去工程）→（保護膜形成工程）→面取り部鏡面研磨工程→（必要に応じ保護膜形成工程）→片面仕上げ研磨というプロセスを形成するのがよい。
【００２８】
Ｂ．エッチング→両面研磨工程→ドナー消滅熱処理→面取り部鏡面研磨工程→片面仕上げ研磨というプロセス（ここではエッチング工程が省略される可能性あり）においては、…両面研磨工程→ドナー消滅熱処理工程→（酸化膜除去工程）→（保護膜形成工程）→面取り部鏡面研磨工程→（必要に応じ保護膜形成工程）→片面仕上げ鏡面研磨というプロセスを形成するのがよい。
【００２９】
Ｃ．エッチング→両面研磨工程→面取り部鏡面研磨工程→ドナー消滅熱処理→片面仕上げ研磨というプロセスにおいては、…面取り部鏡面研磨工程→ドナー消滅熱処理→（酸化膜除去工程）→（必要に応じ保護膜形成工程）→片面仕上げ鏡面研磨というプロセスを形成するのがよい。
【００３０】
【実施例】
（実施例１・比較例）
結晶方位が＜１００＞で、抵抗率が１０〜１２Ｑ・ｃｍのボロンドープＰ型シリコン単結晶から切り出し（Ｓ１）、面取り工程（Ｓ２）、ラッピング工程（Ｓ３）、エッチング工程（Ｓ４）を終了したエッチングウエーハ（直径２００ｍｍ）２００枚を用意し、６５０℃、３０分間酸素雰囲気下のドナー消滅熱処理（Ｓ１１）を行なった。
熱処理後のウエーハを、アンモニアと過酸化水素水の洗浄液（容量比；ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ ＝１：１：１０、温度８０℃）に１０分間浸漬して表面の有機物を除去し、純水によるリンスを行なった。次いで常温で１０％の希フッ酸に浸漬して酸化膜を除去した（Ｓ１２）。
【００３１】
酸化膜除去後のウエーハ２００枚の内１００枚を、常温でオゾンを１０ｐｐｍ含む純水に１０分間浸漬して保護膜としての酸化膜を形成した（Ｓ１３）。酸化膜の膜厚はエリプソメータで測定したところ２．０ｎｍ（２０Å）であった。
保護膜を形成したウエーハを鏡面面取り装置で面取り部鏡面研磨を行なった（Ｓ５Ａ）のち洗浄し、ウエーハ表面の鏡面研磨（Ｓ５Ｂ）後、洗浄を行なって鏡面研磨ウェーハ１００枚を得た。（実施例１）
【００３２】
比較のために残りの１００枚については、保護膜の形成処理を行なわずに鏡面面取り装置で面取り部鏡面研磨を行なったのち洗浄し、ウエーハ表面の鏡面研磨、洗浄を行なって鏡面研磨ウエーハ１００枚を得た。（比較例１）
得られた実施例１のウエーハ１００枚と比較例２のウエーハ１００枚の計２００枚のウエーハについて、集光灯下で外観状態を観察し汚れ不良の有無を調査した。その結果を［表１］に示す。また、保護膜形成処理を行なったウエーハ５枚と行なわなかったウエーハ５枚とをヨウ素を５％含む水溶液を入れたポリプロピレン製の袋に入れ、μ−ＰＣＤ（Micro-wave Photoconductive Decay）法にて少数キャリアのライフタイムを測定した。
ライフタイムの測定はウエーハ中心と周辺より３０ｍｍ４点の面内５点について行なった。その結果を下記［表１］に示す。
【００３３】
【表１】
外観の汚れ不良率は保護膜を形成しなかった比較例１の場合に全数に発生していたが、実施例１のように保護膜形成処理を行なうことで２％と大幅に低減できた。また、重金属汚染の指標である少数キャリアのライフタイムも保護膜形成処理なしの比較例１に比べ実施例１のように保護膜形成処理を行なうことにより大幅に改善されている。尚、ライフタイムの値は各水準５枚の面内５点測定の最大値と最小値を示した。
【００３５】
（実施例２）
結晶方位が＜１００＞で、抵抗率が１０〜１２Ｑ・ｃｍのボロンドープＰ型シリコン単結晶から切り出し（Ｓ１）、面取り工程（Ｓ２）、ラッピング工程（Ｓ３）、エッチング工程（Ｓ４）を終了したエッチングウエーハ（直径２００ｍｍ）１００枚を用意し、６５０℃、３０分間酸素雰囲気下のドナー消滅熱処理（Ｓ１１）を行なった。
熱処理後のウエーハを、アンモニアと過酸化水素水の洗浄液（容量比；ＮＨ４ ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ ＝１：１：１０、温度８０℃）に１０分間浸漬して表面の有機物を除去し、純水によるリンスを行なった。
次いで常温で１０％の希フッ酸に浸漬して酸化膜を除去した（Ｓ１２）。
【００３６】
酸化膜除去後の１００枚を、８０℃の過酸化水素水（容量比：Ｈ２Ｏ２：Ｈ２Ｏ ＝１：１０）に１０分間浸漬して保護膜としての酸化膜を形成した（Ｓ１３）。酸化膜の膜厚はエリプソメータで測定したところ２．２ｎｍ（２２Å）であった。
保護膜を形成したウエーハを、鏡面面取り装置で面取り部鏡面研磨を行なった（Ｓ５Ａ）のち洗浄し、ウエーハ表面の鏡面研磨（Ｓ５Ｂ）、洗浄を行なって鏡面研磨ウェーハ１００枚を得た。（実施例２）
【００３７】
得られた１００枚のウェーハについて、集光灯下で外観状態を観察し汚れ不良の有無を調査した。その結果、外観の汚れ不良率は１％であった。また、ウエーハ５枚をヨウ素を５％含む水溶液を入れたポリプロピレン製の袋に入れ、μ−ＰＣＤ（Microwave Photocon-ductive Decay）法にて少数キャリアのライフタイムを測定した。ライフタイムの測定はウエーハ中心と周辺より３０ｍｍ４点の面内５点について行なった。その結果、ライフタイムは最低で３８００μｓｅｃ、最高で５２３０μｓｅｃと、実施例１と同様な結果が得られた。
【００３８】
【発明の効果】
以上説明したように、本発明によれば酸素を含む雰囲気での熱処理後に酸化膜を除去した後保護膜を生成したウエーハを用いて、鏡面研磨を行なうことにより低汚染でかつ外観不良を大幅に低減した鏡面研磨ウエーハを得る事が出来る。
【図面の簡単な説明】
【図１】本発明の実施形態に係る単結晶インゴットから切り出されたスライス基板から鏡面研磨された半導体基板を製造するまでの動作手順を示すフロー図である。
【図２】従来技術に係る単結晶インゴットから切り出されたスライス基板から鏡面研磨された半導体基板を製造するまでの動作手順を示すフロー図である。
【符号の説明】
（Ｓ１） スライス工程
（Ｓ２） ウエーハ面取り工程
（Ｓ３） ウエーハラッピング工程
（Ｓ４） エッチング工程
（Ｓ５Ａ、Ｓ５Ｂ） 鏡面研磨工程
（Ｓ１１） 酸素を含む雰囲気の熱処理工程
（Ｓ１２） 酸化膜除去工程
（Ｓ１３） 保護膜形成工程
Claims (3)
- 単結晶インゴットから切り出されたスライス基板から鏡面研磨された半導体基板を製造する方法において、
酸素を含む雰囲気で熱処理を行なった熱処理工程と、基板表面若しくは基板面取り部の鏡面研磨工程との間に、前記熱処理工程で形成された酸化膜を除去する工程と、保護膜を形成する工程とを介在させたことを特徴とする半導体基板の製造方法。 - 前記酸素を含む雰囲気の熱処理が酸素ドナー消滅熱処理または酸素析出核形成熱処理であることを特徴とする請求項１記載の半導体基板の製造方法。
- 前記保護膜の形成工程がオゾン水への浸漬処理、過酸化水素水への浸漬処理若しくはアンモニアと過酸化水素水の混合液への浸漬処理により行なわれることを特徴とする請求項１記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25566998A JP3555465B2 (ja) | 1998-09-09 | 1998-09-09 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25566998A JP3555465B2 (ja) | 1998-09-09 | 1998-09-09 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091279A JP2000091279A (ja) | 2000-03-31 |
| JP3555465B2 true JP3555465B2 (ja) | 2004-08-18 |
Family
ID=17281980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25566998A Expired - Fee Related JP3555465B2 (ja) | 1998-09-09 | 1998-09-09 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3555465B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332949A (ja) * | 2000-05-19 | 2001-11-30 | Toshiba Corp | 弾性表面波素子の製造方法 |
| JP2006237055A (ja) * | 2005-02-22 | 2006-09-07 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法 |
| US20090117706A1 (en) * | 2005-04-06 | 2009-05-07 | Shin-Etsu Handotai Co., Ltd. | Manufacturing Method of SOI Wafer and SOI Wafer Manufactured by This Method |
| JP2013030723A (ja) * | 2011-06-24 | 2013-02-07 | Covalent Materials Corp | シリコンウェーハの製造方法 |
| JP2013048137A (ja) * | 2011-08-29 | 2013-03-07 | Covalent Silicon Co Ltd | シリコンウェーハの製造方法 |
-
1998
- 1998-09-09 JP JP25566998A patent/JP3555465B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000091279A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6613678B1 (en) | Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure | |
| JP2895743B2 (ja) | Ｓｏｉ基板の製造方法 | |
| KR20000017512A (ko) | 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물 | |
| US6376335B1 (en) | Semiconductor wafer manufacturing process | |
| US20090209085A1 (en) | Method for reusing delaminated wafer | |
| JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| EP1830397A2 (en) | Surface treatment method of compound semiconductor substrate, fabrication method of compound semiconductor, compound semiconductor substrate, and semiconductor wafer | |
| KR20090037319A (ko) | 접합 웨이퍼의 제조 방법 | |
| KR20020017910A (ko) | 재생웨이퍼를 반도체웨이퍼로 변환시키는 방법 | |
| US20090203212A1 (en) | Surface Grinding Method and Manufacturing Method for Semiconductor Wafer | |
| JP3555465B2 (ja) | 半導体基板の製造方法 | |
| JP2003109931A (ja) | 半導体ウェーハの洗浄乾燥方法 | |
| JP3906688B2 (ja) | 半導体ウエーハ用研磨布及び研磨方法 | |
| JP4857738B2 (ja) | 半導体ウエーハの洗浄方法および製造方法 | |
| JP2001015459A (ja) | 両面研磨ウェーハの製造方法 | |
| JP2004071836A (ja) | 半導体基板の製造方法 | |
| JP3775681B2 (ja) | 半導体ウェーハの製造方法 | |
| JPH11288903A (ja) | シリコンウエハのエッジ鏡面化方法 | |
| JP2010034387A (ja) | 半導体ウェーハの製造方法 | |
| JP2004087522A (ja) | 半導体ウェーハの製造方法 | |
| JP2002299290A (ja) | 半導体ウェーハの製造方法 | |
| JP3718419B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP3584824B2 (ja) | 高平坦度半導体ウェーハおよびその製造方法 | |
| JP2010040950A (ja) | 半導体ウェーハの製造方法 | |
| JP2005011848A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040503 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |