JP2017039622A - 化合物半導体基板および化合物半導体基板の製造方法 - Google Patents

Abstract

【課題】高品質な３Ｃ−ＳｉＣ層を備えた化合物半導体基板および化合物半導体基板の製造方法を提供する。
【解決手段】化合物半導体基板ＳＲは、（１１１）面で構成された表面を有する３Ｃ−ＳｉＣ層１を含む。ＳｉＣ層１の厚さＷは２μｍ以上４００μｍ以下であり、ＳｉＣ層１の表面に対してＸ線照射により、（２２０）回折を検出できる条件で、φが０度から３６０度の範囲でφスキャンをした場合に、回折強度のφ依存性を示すグラフにおける１〜３番目に大きな回折強度を持つ回折ピークの平均強度を平均強度ＡＶ１とし、前記グラフにおける４〜６番目に大きな回折強度を持つ回折ピークの平均強度を平均強度ＡＶ２とした場合、２つの平均強度の割合（ＡＶ２／ＡＶ１）は、０より大きく０．５％以下である。
【選択図】図１

Description

本発明は、化合物半導体基板および化合物半導体基板の製造方法に関し、より特定的には、ＳｉＣ（炭化ケイ素）層を備えた化合物半導体基板および化合物半導体基板の製造方法に関する。

ＳｉＣは、Ｓｉ（ケイ素）に比べてバンドギャップが大きく、高い絶縁破壊電界強度を有している。このため、ＳｉＣは、高耐圧を有する半導体装置の材料として期待されている。また、ＳｉＣは、ＧａＮ（窒化ガリウム）との格子定数が近いことから、ＧａＮを成長させるためのバッファー層として使用することができる。ＧａＮを成長させるためのバッファー層としてＳｉＣを使用した場合、ＧａＮおよびＳｉＣはいずれも高い絶縁破壊電界強度を有することから、より高耐圧なＧａＮの半導体装置を実現することができる。

ＳｉＣを成長させるための下地基板としては、Ｓｉ基板またはバルクのＳｉＣ基板が広く用いられている。このうちバルクのＳｉＣ基板は、大口径化が困難であるという問題を有している。安価で大口径のＳｉＣを得るためには、下地基板としてＳｉ基板を用いることが好ましい。この場合、Ｓｉ基板上には一般的に３Ｃ−ＳｉＣ（３Ｃ型の結晶構造を有するＳｉＣ）が成長する。

Ｓｉ上に高品質な３Ｃ―ＳｉＣ単結晶を成長する方法として、ガスソースＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法が知られている（たとえば非特許文献１）。この方法では低温で３Ｃ―ＳｉＣを成長させるので、層内の応力を低減することができる。このため、ガスソースＭＢＥ法は、３Ｃ−ＳｉＣの大口径化の観点で有利な方法である。近年、ガスソースＭＢＥ法を用いてＳｉ基板上に製造した０．１μｍ〜３．０μｍの厚さの（１１１）面を主面とする３Ｃ−ＳｉＣ層（以降、３Ｃ−ＳｉＣ（１１１）層と記すことがある）を、ＧａＮを成長させるための下地として用いることが検討されている（たとえば非特許文献２）。

図１６は、ワイドギャップ半導体の物性値を示す表である。

図１６を参照して、３Ｃ−ＳｉＣは、２．２３ｅＶというバンドギャップを有するワイドギャップ半導体である。また３Ｃ−ＳｉＣは、４Ｈ−ＳｉＣと同等の高い電子移動度を有している。さらに、酸化膜界面における３Ｃ−ＳｉＣの界面準位密度は十分低いことが知られている（たとえば非特許文献３）。したがって、３Ｃ−ＳｉＣをＭＯＳトランジスタに用いた場合には、大電流を流す際の取り扱いを有利にすることができ、界面反転層における電子の移動度を向上することができる。

従来においては、３Ｃ−ＳｉＣ（１１１）層よりも、（１００）面を主面とする３Ｃ−ＳｉＣ層（以降、３Ｃ−ＳｉＣ（１００）層と記すことがある）の作製および評価が多く行われてきた。これは、酸化膜界面における３Ｃ−ＳｉＣ（１００）層の界面準位密度が他の面方位を主面とする３Ｃ−ＳｉＣ層の界面準位密度と比較して低いためである。しかし、３Ｃ−ＳｉＣ（１００）層は、ＤＰＢ（Ｄｏｕｂｌｅ Ｐｏｓｉｔｉｏｎｉｎｇ Ｂｏｕｎｄａｒｙ）や積層欠陥（以降、ＳＦ（Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）と記すことがある）などの結晶欠陥を多く含んでおり、結晶品質が低いという問題があった。

図１７は、Ｓｉ（１００）ジャスト基板上に３Ｃ−ＳｉＣ（１００）が成長する場合に生じるＤＰＢを模式的に示す図である。図１７において、四角形の頂点の部分は、Ｓｉ原子またはＣ原子の位置を示している。

図１７を参照して、Ｓｉ（１００）ジャスト基板とは、基板の主面に対するＳｉ（１００）面の傾斜角であるオフ角が１度以下であるＳｉ基板である。Ｓｉ（１００）ジャスト基板の（１００）面上に３Ｃ−ＳｉＣ（１００）層の６個の面ＰＰ１０１〜ＰＰ１０６が成長している。面ＰＰ１０１〜ＰＰ１０６の各々は、（１００）面である上面と、互いに対向する（１１１）面である２つの側面と、互いに対向する（−１−１−１）面である２つの側面とにより構成されている。（１１１）面である２つの側面はＳｉ面であり、（−１−１−１）面である２つの側面はＣ面である。

３Ｃ−ＳｉＣ（１００）層の下地となるＳｉ（１００）ジャスト基板の結晶構造は、［１００］方向（（１００）面の法線）に対して４回対称である。一方、３Ｃ−ＳｉＣ（１００）層の結晶構造は、［１００］方向に対して２回対称である。３Ｃ−ＳｉＣの結晶成長の際には、面ＰＰ１０１、ＰＰ１０２、およびＰＰ１０３のように、（−１−１−１）面が図中左右の側面に現れ、（１１１）面が図中上下の側面に現れる場合と、面ＰＰ１０４、ＰＰ１０５、およびＰＰ１０６のように、（−１−１−１）面が図中上下の側面に現れ、（１１１）面が図中左右の側面に現れる場合とがある。面ＰＰ１０１、ＰＰ１０２、およびＰＰ１０３の各々と、面ＰＰ１０４、ＰＰ１０５、およびＰＰ１０６の各々とは、（１００）面の法線を中心として９０度回転した場合に等価となる。ＤＰＢは、面ＰＰ１０３とＰＰ１０４との間の位置ＢＲ１０１や、面ＰＰ１０３とＰＰ１０６との間の位置ＢＲ１０２のように、側面のＳｉ面とＣ面とが隣接する箇所で発生する不整合に起因する結晶欠陥である。

３Ｃ−ＳｉＣ（１００）層のＤＰＢを低減する技術として、オフ基板やアンジュレーション加工基板などを使用する方法が提案されている（たとえば非特許文献４〜６）。

図１８は、オフ基板およびアンジュレーション基板の各々を利用した場合のＳｉＣ結晶の成長を模式的に示す図である。図１８（ａ）は、オフ基板を利用した場合の図であり、図１８（ｂ）は、アンジュレーション基板を利用した場合の図である。

図１８（ａ）を参照して、オフ基板とは、Ｓｉ（１００）基板の主面の法線に対して数度のオフ角を設けたものである。オフ基板上に３Ｃ−ＳｉＣ層を形成する方法によれば、ＳｉＣ層１０１の結晶の各々が矢印ＡＲ１０１の方向に成長するため、ＤＰＢの発生を抑止することができる。

図１８（ｂ）を参照して、アンジュレーション基板とは、Ｓｉ（１００）基板の主面に特定の形状の凹凸を形成したものである。アンジュレーション基板上に３Ｃ−ＳｉＣ層を形成する方法によれば、互いに対向する傾斜面（たとえば傾斜面ＰＬ１０１おおよびＰＬ１０２）の各々からＳｉＣ層１０１の結晶が成長し、これらの結晶の欠陥が会合消滅するため、ＤＰＢを低減することができる。

横山敬志他、第５２回応用物理学会春季講演、３０ｐ−ＹＫ−１ H.Fang et al., J. Appl. Phys. 115, 063102(2014) 山本裕介他、第７５回応用物理学会秋季講演、１７ｐ−Ａ１７−１０ K.shibahara et al., J. Cryst. Growth, 78, 538(1986) K.shibahara et al., Appl. Phys. Lett., 50, 1888(1987) N.Hatta et al., 2011 ICSCRM

３Ｃ−ＳｉＣはＳｉよりも高い絶縁破壊電界を有することから、Ｓｉよりも高耐圧なデバイスへの適用が期待されている。そのためには、３Ｃ−ＳｉＣ層の高品質化が必要である。しかし、従来の技術には、３Ｃ−ＳｉＣ層の品質が低いという問題があった。

オフ基板上に３Ｃ−ＳｉＣ層を形成する方法（図１８（ａ）の方法）やアンジュレーション基板上に３Ｃ−ＳｉＣ層を形成する方法（図１８（ｂ）の方法）では、基板を作製する際に複雑な加工工程や成長工程が必要であり、基板の高コスト化を招いていた。

さらに、Ｓｉ（１００）基板上に形成する３Ｃ−ＳｉＣの厚みを増加して高品質な結晶を得ようとすると、ＳｉとＳｉＣとの格子定数の違いおよび熱膨張係数の違いに起因して、Ｓｉ基板に過剰にストレスが加わり、Ｓｉ基板に割れが発生したり、ＳｉＣ層にクラックが発生したりする問題があった。

本発明は、上記課題を解決するためのものであり、その目的は、高品質な３Ｃ−ＳｉＣ層を備えた化合物半導体基板および化合物半導体基板の製造方法を提供することである。

本発明の一の局面に従う化合物半導体基板は、（１１１）面で構成された表面を有する３Ｃ−ＳｉＣ層を含む化合物半導体基板であって、３Ｃ−ＳｉＣ層の厚さは２μｍ以上４００μｍ以下であり、３Ｃ−ＳｉＣ層の表面に対してＸ線照射により、（２２０）回折を検出できる条件で、φが０度から３６０度の範囲でφスキャンをした場合に、回折強度のφ依存性を示すグラフにおける１〜３番目に大きな回折強度を持つ回折ピークの平均強度を平均強度ＡＶ１とし、グラフにおける４〜６番目に大きな回折強度を持つ回折ピークの平均強度を平均強度ＡＶ２とした場合、２つの平均強度の割合（ＡＶ２／ＡＶ１）は、０より大きく０．５％以下である。

上記化合物半導体基板において好ましくは、３Ｃ−ＳｉＣ層の厚さは１００μｍ以上であり、３Ｃ−ＳｉＣ層の断面の表面において、単位長さ当たりに出現する積層欠陥の本数は０より大きく２０００本／ｃｍ以下である。

上記化合物半導体基板において好ましくは、３Ｃ−ＳｉＣ層は、２インチ以上８インチ未満の直径を有する平面形状である。

上記化合物半導体基板において好ましくは、３Ｃ−ＳｉＣ層は、４インチ未満の直径を有する平面形状である。

本発明の他の局面に従う化合物半導体基板の製造方法は、中央に開口部を有し、環状の平面形状のマスクを、Ｓｉ（１１１）基板表面の外周領域を覆うように形成する工程と、マスクを形成する工程の後に、Ｓｉ（１１１）基板表面におけるマスクが形成されずに露出した領域に、３Ｃ−ＳｉＣ層をヘテロエピタキシャル成長させる工程と、３Ｃ−ＳｉＣ層をヘテロエピタキシャル成長させる工程の後に、剥離液を用いてＳｉ（１１１）基板を除去する工程とを備える。

上記製造方法において好ましくは、開口部は、２インチ以上の直径を有する。

本発明によれば、高品質な３Ｃ−ＳｉＣ層を備えた化合物半導体基板および化合物半導体基板の製造方法を提供することができる。

本発明の一実施の形態における化合物半導体基板ＳＲを模式的に示す斜視図である。 本発明の一実施の形態における化合物半導体基板ＳＲの第１の製造工程を示す図である。 本発明の一実施の形態における化合物半導体基板ＳＲの第２の製造工程を示す図である。 ＣＶＤ法を用いてＳｉＣ層２１を形成する際のＳｉ基板１１の温度の時間変化を模式的に示す表である。 本発明の一実施の形態における化合物半導体基板ＳＲの第３の製造工程を示す図である。 Ｓｉ基板１１におけるＳｉＣ層１との界面に生じる力を模式的に示す断面図である。 Ｓｉ基板１１の（１１１）面上にＳｉＣ層２１の結晶が成長する様子を模式的に示す図である。 本発明の一実施例における各試料の作製条件と評価結果とを示す表である。 ２θ−θスキャン装置の構成を模式的に示す図である。 試料Ｃについての２θ−θスキャンの結果を示すグラフである。 φスキャン装置の構成を模式的に示す図である。 試料Ｃについての回折強度のφ依存性を示すグラフである。 試料Ｂについての回折強度のφ依存性を示すグラフである。 試料Ａについての回折強度のφ依存性を示すグラフである。 図１５（ａ）は試料Ｃの断面ＳＥＭの画像である。図１５（ｂ）は試料Ｃの断面ＴＥＭの画像である。 ワイドギャップ半導体の物性値を示す表である。 Ｓｉ（１００）ジャスト基板上に３Ｃ−ＳｉＣ（１００）が成長する場合に生じるＤＰＢを模式的に示す図である。 オフ基板およびアンジュレーション基板の各々を利用した場合のＳｉＣ結晶の成長を模式的に示す図である。

以下、本発明の一実施の形態について、図面に基づいて説明する。

［化合物半導体基板の構成および製造方法］

図１は、本発明の一実施の形態における化合物半導体基板ＳＲを模式的に示す斜視図である。

図１（ａ）を参照して、本実施の形態における化合物半導体基板ＳＲは、たとえば２インチ以上の直径を有する円の平面形状を有している。化合物半導体基板ＳＲは、ＳｉＣ層１を備えている。ＳｉＣ層１は、３Ｃ−ＳｉＣの結晶構造を有しており、（１１１）面で構成された表面１ａを有している。ＳｉＣ層１の厚さＷは２μｍ以上４００μｍ以下である。３Ｃ−ＳｉＣ層１の表面に対してＸ線照射により、（２２０）回折を検出できる条件で、φが０度から３６０度の範囲でφスキャンをした場合に、回折強度のφ依存性を示すグラフにおける１〜３番目に大きな回折強度を持つ回折ピークの平均強度を平均強度ＡＶ１とし、グラフにおける４〜６番目に大きな回折強度を持つ回折ピークの平均強度を平均強度ＡＶ２とした場合、２つの平均強度の割合（ＡＶ２／ＡＶ１）は、０より大きく０．５％以下である。好ましくは、ＳｉＣ層１の厚さは１００μｍ以上であり、ＳｉＣ層１の断面の表面において、単位長さ当たりに出現するＳＦの本数は、０より大きく２０００本／ｃｍ以下である。ＳｉＣ層１は、好ましくは２インチ以上８インチ未満であり、より好ましくは２インチ以上４インチ未満の直径を有する平面形状である。

図１（ｂ）を参照して、化合物半導体基板ＳＲは、Ｓｉ基板１１をさらに備えていてもよい。Ｓｉ基板１１はＳｉＣ層１の形成時に下地として用いたものであり、ＳｉとＳｉＣの基板主面は（１１１）面である。ＳｉＣ層１はＳｉ基板１１の表面１１ａに形成されている。Ｓｉ基板１１は、Ｓｉ（１１１）ジャスト基板であることが好ましい。Ｓｉ（１１１）ジャスト基板とは、基板の主面に対するＳｉ（１１１）面の傾斜角であるオフ角が１度以下であるＳｉ基板である。

ＳｉＣ層１の厚さＷがＳｉＣ層１の平面形状の面積と比較して小さい場合には、ＳｉＣ層１の機械的強度は低い。この場合、図１（ｂ）に示すように、Ｓｉ基板１１によってＳｉＣ層１が補強されてもよい。一方、ＳｉＣ層１の厚さＷがＳｉＣ層１の平面形状の面積と比較して大きい場合には、ＳｉＣ層１の機械的強度は高くなる。この場合、図１（ａ）に示すように、ＳｉＣ層１単独でも機械的強度を維持可能となる。以降、ＳｉＣ層１単独で化合物半導体基板ＳＲを構成するものを自立基板と記すことがある。

図２は、本発明の一実施の形態における化合物半導体基板ＳＲの第１の製造工程を示す図である。図２（ａ）は断面図であり、図２（ｂ）は平面図である。

図２（ａ）を参照して、Ｓｉ基板１１を準備する。Ｓｉ基板１１は、たとえば４インチの直径を有する汎用のＳｉ（１１１）ジャスト基板よりなっている。Ｓｉ基板１１は、アンドープのＳｉであってもよいし、ｐ型またはｎ型の不純物がドープされたものであってもよい。次に、Ｓｉ基板１１の表面１１ａにマスク１２を形成する。

図２（ｂ）を参照して、マスク１２は、Ｓｉ基板１１の表面１１ａの外周領域を覆うように環状の平面形状で形成される。マスク１２は、その中央に開口部１２ａを有している。開口部１２ａは、たとえば２インチ以上の直径を有している。マスク１２が形成されていないＳｉ基板１１の中心部には２インチ以上の直径を有する円の平面形状で表面１１ａが露出する。マスク１２は、たとえば金属、ＳｉＣ、またはＳｉＯ₂などよりなっている。なお、マスク１２の形状は任意であり、Ｓｉ基板１１の表面１１ａの一部を覆うものであればよい。

図３は、本発明の一実施の形態における化合物半導体基板ＳＲの第２の製造工程を示す図である。

図３を参照して、次に、たとえば低温ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、Ｓｉ基板１の表面１１ａにおけるマスク１２が形成されずに露出した領域、およびマスク１２上にＳｉＣ層２１をヘテロエピタキシャル成長させる。ＳｉＣ層２１は、２μｍ以上４００μｍ以下の厚さ、好ましくは１００μｍ以上の厚さで形成される。

図４は、ＣＶＤ法を用いてＳｉＣ層２１を形成する際のＳｉ基板１１の温度の時間変化を模式的に示す表である。

図４を参照して、ＳｉＣ層２１を形成する際には、マスク１２が形成されたＳｉ基板１１を成膜チャンバー内に配置し、成膜チャンバー内を減圧する。次に、たとえば１０分程度の時間をかけて室温から所定の成膜温度までＳｉ基板１１を加熱する。成膜温度は、たとえば１０５０〜１１００℃である。

Ｓｉ基板１１の温度が成膜温度に達した後で、たとえば５〜１２時間の間、成膜チャンバー内に原料ガスを導入する。原料ガスはたとえばモノメチルシランである。原料ガスの流量はたとえは２０〜３０ｓｃｃｍである。原料ガスの導入中の成膜チャンバー内の圧力は、たとえば２×１０^-4〜３×１０^-4Ｔｏｒｒ（０．０２〜０．０３Ｐａ）である。なお、原料ガスの導入中には、原料ガスの流量を上記の範囲内で時間経過に従って周期的に変化させてもよい。

原料ガスの導入が終了した後で、たとえば６５分程度の時間をかけて成膜温度から２００℃未満の温度までＳｉ基板１１を冷却する。

なお、ＣＶＤ法を用いてＳｉＣ層２１を形成する前に、露出した表面１１ａに対して炭化処理を行ってもよい。

図５は、本発明の一実施の形態における化合物半導体基板ＳＲの第３の製造工程を示す図である。

図５を参照して、次に剥離液などを用いて、Ｓｉ基板１１の表面１１ａからマスク１２を除去する。このとき、マスク１２上に形成されたＳｉＣ層２１はマスク１２とともに除去される。ＳｉＣ層２１の一部は、Ｓｉ基板１１の表面１１ａに残りＳｉＣ層１となる。ＳｉＣ層１は、マスク１２によって、Ｓｉ基板１１の中心部の２インチの直径を有する円形の領域に制限される。

次に、たとえばフッ硝酸などの剥離液を用いてＳｉ基板１１をエッチングにより除去する。この場合には、図１（ａ）に示す化合物半導体基板ＳＲ（自立基板）が得られる。ＳｉＣ層１が薄い場合には、ＳｉＣ層１の真下のＳｉ基板１１を残して、図５中線ＬＮ１に沿ってＳｉ基板１１をダイシングする。この場合には、図１（ｂ）に示す化合物半導体基板ＳＲが得られる。さらに、Ｓｉ基板１１は除去しなくてもよい。

［実施の形態の効果］

本実施の形態によれば、マスク１２によって、ＳｉＣ層１を形成する領域をＳｉ基板１１の表面１１ａの一部に制限する。これにより、Ｓｉ基板１１の割れやＳｉＣ層１のクラックの発生を抑制しつつＳｉＣ層１を厚膜化することができる。その結果、ＳｉＣ層１の厚膜化によって欠陥が消滅し、３Ｃ−ＳｉＣ層の品質を向上することができる。

図６は、Ｓｉ基板１１におけるＳｉＣ層１との界面に生じる力を模式的に示す断面図である。図６（ａ）は、比較例として、マスク１２を用いないでＳｉＣ層１を形成した場合の図である。図６（ｂ）は、本実施の形態のように、マスク１２を用いてＳｉＣ層１を形成した場合の図である。

図６（ａ）を参照して、マスク１２を用いない場合には、Ｓｉ基板１１の表面１１ａ全体にＳｉＣ層１が形成される。Ｓｉ（１１１）面の格子定数（０．３８４ｎｍ）に比べてＳｉＣ（１１１）面の格子定数（０．３０８ｎｍ）は小さく、Ｓｉ（１１１）面の熱膨張係数（２．６×１０¹⁶／Ｋ）に比べてＳｉＣ（１１１）面の熱膨張係数（２．８×１０¹⁶／Ｋ）は大きい。このため、ＳｉＣ層１形成後の冷却時にＳｉＣ結晶が大きく収縮し、Ｓｉ基板１１におけるＳｉＣ層１との界面全体に矢印Ｆ１で示す収縮力が生じ、Ｓｉ基板１１にはモーメントＭが生じる。その結果、Ｓｉ基板１１には変形が生じ、ＳｉＣ層１には変形とクラックが生じ、ＳｉＣ層１を厚膜化することができない。

図６（ｂ）を参照して、マスク１２を用いた場合には、ＳｉＣ層１が形成される領域がＳｉ基板１１の表面１１ａの一部に制限される。このため、ＳｉＣ層１形成後の冷却時にＳｉＣ結晶が大きく収縮しても、矢印Ｆ１で示す収縮力は、Ｓｉ基板１１におけるＳｉＣ層１との界面の一部の領域ＲＧ１にのみ生じる。その結果、Ｓｉ基板１１の変形量は小さく、ＳｉＣ層１にもクラックが生じず、ＳｉＣ層１を厚膜化することができる。これにより、厚膜化の効果としてＳｉＣ層１内の欠陥を低減することができる。

加えて、本実施の形態によれば、（１１１）面を表面とする３Ｃ−ＳｉＣを成長させることにより、基板を作製する際に複雑な加工工程や成長工程を行うことなく、シンプルかつ安価な方法でＤＰＢおよびＳＦを低減することができる。

図７は、Ｓｉ基板１１の（１１１）面上にＳｉＣ層２１の結晶が成長する様子を模式的に示す図である。図７において、三角形または四角形の頂点の部分は、Ｓｉ原子またはＣ原子の位置を示している。

図７を参照して、Ｓｉ基板１１の表面１１ａ（主面）である（１１１）面上に、ＳｉＣ層２１となる３Ｃ−ＳｉＣの４個の面ＰＰ１〜ＰＰ４が成長している。面ＰＰ１〜ＰＰ４の各々は、（１１１）面である上面と、（１００）面である３つの側面と、（−１−１−１）面である３つの側面とにより構成されている。（１１１）面である上面はＳｉ面であり、（１００）面である３つの側面はＳｉ面であり、（−１−１−１）面である３つの側面はＣ面である。

Ｓｉ基板１１およびＳｉＣ層２１の結晶構造は、いずれも［１１１］方向（（１１１）面の法線）に対して３回対称であり、同一の回転対称性（１２０度）を有している。このため、Ｓｉ基板１１のＳｉ結晶内のＳｉ原子の位置と、ＳｉＣ層２１の３Ｃ−ＳｉＣ結晶内のＳｉ原子の位置とが整合する。面ＰＰ１〜ＰＰ４における対向する側面である（１００）面はいずれもＳｉ面となる。面ＰＰ１〜ＰＰ４における別の対向する側面である（−１−１−１）面はいずれもＣ面となる。その結果、面ＰＰ１〜ＰＰ４の各々の（１００）面から成長する結晶に含まれるＳＦが対向する関係となり、これらのＳＦが会合消滅する。その結果、ＤＰＢおよびＳＦを低減することができる。

［実施例］

本実施例では、互い異なる作製条件で化合物半導体基板としての試料Ａ〜Ｇの各々を作製し、その品質を評価した。試料Ｂ〜Ｄは実施例（本発明例）であり、試料Ａ、Ｅ、Ｆ、およびＧは比較例である。

図８は、本発明の一実施例における各試料の作製条件と評価結果とを示す表である。

図８を参照して、試料Ａ〜Ｅでは、ＳｉＣ（１１１）層を形成することを目的として、Ｓｉ基板としてＳｉ（１１１）ジャスト基板を用いた。試料ＦおよびＧでは、ＳｉＣ（１００）層を形成することを目的として、Ｓｉ基板としてＳｉ（１００）ジャスト基板を用いた。

次にＳｉ基板上に３Ｃ−ＳｉＣが形成される条件でＳｉＣ層を成膜した。試料ＡではＳｉＣ層の厚さを１６０ｎｍとした。試料ＢおよびＦではＳｉＣ層の厚さを２μｍとした。試料Ｃ、Ｅ、およびＧではＳｉＣ層の厚さを１００μｍとした。試料ＤではＳｉＣ層の厚さを４００μｍとした。ＳｉＣ層の厚さは、エリプソメーターを用いて観察した。また、ＳｉＣ層を成膜する際に、試料Ａ〜Ｄでは、マスクを使用することで、Ｓｉ基板の中心部の円形の領域にＳｉＣ層の形成領域を制限した。試料Ｅ〜Ｇでは、マスクを使用せず、Ｓｉ基板の表面全面にＳｉＣ層を形成した。

ＳｉＣ層形成後に室温までＳｉ基板を冷却し、ＳｉＣ層が形成されたＳｉ基板の割れの発生の有無を目視にて評価した。その結果、試料Ａ〜ＤおよびＦでは、ＳｉＣ層が形成されたＳｉ基板に割れの発生がいずれも確認されなかった。これに対して、試料ＥおよびＧでは、ＳｉＣ層が形成されたＳｉ基板の割れの発生が確認された。

次に、ＳｉＣ層形成後に割れが発生しなかった試料Ａ〜ＤおよびＦの各々におけるＳｉＣ層の表面の面方位を、２θ−θスキャンを用いて評価した。その結果、試料Ａ〜Ｄの各々は、ＳｉＣ層の表面が（１１１）面で構成された単結晶基板であることが確認された。試料Ｆは、ＳｉＣ層の表面が（１００）面で構成された単結晶基板であることが確認された。なお、ＳｉＣ層形成後に割れが発生した試料ＥおよびＧについては、φスキャン、ＳＦ密度、およびＳｉＣを自立化したときのクラック有無は評価しなかった。

次に、ＳｉＣ層形成後に割れおよびクラックが発生しなかった試料Ａ〜ＤおよびＦの各々におけるＤＰＢの密度を、ＳｉＣ層の表面に対して［２２０］方向から照射したＸ線を用いて３６０度のφスキャンを行うことにより評価した。その結果、試料Ｂ〜Ｄでは、後述するピーク強度比が０．５％以下となり、ＤＰＢが低減されていることが分かった。なお、試料Ｂ〜Ｄの各々の間でのピーク強度比の違いは見られなかった。一方、試料ＡおよびＦでは、ピーク強度比が０．５％より大きくなり、ＤＰＢが十分に低減されなかった。特に試料Ｆでは、結晶の４回対称性を示す４つのピークが現れた。なお、ＳｉＣ層形成後に割れおよびクラックが発生した試料ＥおよびＧについては、ＤＰＢの密度を評価しなかった。

次に、割れおよびクラックが発生しなかった試料Ａ〜ＤおよびＦの各々の断面をＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）とＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で観察し、単位長さ当たりの基板表面に存在するＳＦの本数（ＳＦ密度）を評価した。その結果、試料ＣおよびＤでは、ＳＦ密度が２０００本／ｃｍ以下であり、約１０００本／ｃｍであった。一方、試料Ａ、Ｂ、およびＦでは、ＳＦ密度が２０００本／ｃｍより大きかった。なお、ＳｉＣ層形成後に割れおよびクラックが発生した試料ＥおよびＧについては、ＳＦ密度を評価しなかった。

最後に、割れおよびクラックが発生しなかった試料Ａ〜ＤおよびＦの各々において、ＳｉＣ層からＳｉ基板を除去し、ＳｉＣの自立基板とした。そして、ＳｉＣ層へのクラックの発生の有無を目視にて評価した。その結果、試料ＣおよびＤについては、ＳｉＣ層が十分に厚いためにＳｉＣ層にクラックが発生しなかった。一方、試料Ａ、Ｂ、およびＦについては、ＳｉＣ層が薄いためにＳｉＣ層にクラックが発生した。

図９は、２θ−θスキャン装置の構成を模式的に示す図である。

図９を参照して、２θ−θスキャン装置は、照射源５１と検出器５２とを備えている。照射源５１は、化合物半導体基板ＳＲに対して入射角θでＸ線を照射する。検出器５２は、化合物半導体基板ＳＲでの反射光を受光する。照射源５１は固定されている。化合物半導体基板ＳＲは、入射角θが変化するようにその傾斜角度が連続的に変更される。検出器５２は、Ｘ線の入射方向に対して角度２θとなる位置で反射Ｘ線を受光するように、化合物半導体基板ＳＲの傾斜角度に連動して移動される。２θ−θスキャンによれば、表面を構成する結晶面の評価が可能である。

なお、２θ−θスキャン装置としては、Ｂｒｕｋｅｒ社製、型式Ｄ８ ＳｉｓｃｏｖｅｒというＸ線装置、またはＰａｎａｌｙｔｉｃａｌ社製、型式Ｘ’Ｐｅｒｔ ＰＲＯ ＭＤＤというＸ線装置を使用した。

図１０は、試料Ｃについての２θ−θスキャンの結果を示すグラフである。

図１０を参照して、試料Ｃでは、θが３０度から４０度の間である場合に（１１１）面に由来する大きな回折ピークが現れた。また、θが７０度から８０度の間である場合に（２２２）面に由来する小さな回折ピークが現れた。他に回折ピークは発生しなかった。

図１１は、φスキャン装置の構成を模式的に示す図である。

図１１を参照して、φスキャン装置は、照射源６１と検出器６２とを備えている。照射源６１は、ＳｉＣ［２２０］方向からＳｉＣ層の表面に対してＸ線を照射する。検出器６２は、化合物半導体基板ＳＲでの反射Ｘ線を受光する。化合物半導体基板ＳＲは、φ軸（ＳｉＣ層の表面の法線）を中心として３６０度回転される。これにより、ＳｉＣ層の表面に対して３６０度のφスキャンが行われる。φスキャンによれば、反射Ｘ線強度のピークに基づいてＤＰＢの評価が可能である。

なお、φスキャン装置としては、Ｂｒｕｋｅｒ社製、型式Ｄ８ ＳｉｓｃｏｖｅｒというＸ線装置、またはＰａｎａｌｙｔｉｃａｌ社製、型式Ｘ’Ｐｅｒｔ ＰＲＯ ＭＤＤというＸ線装置を使用した。

図１２は、試料Ｃについての回折強度のφ依存性を示すグラフである。

図１２を参照して、試料Ｃでは、ＳｉＣ（１１１）の３回対称性を示す１２０度周期の回折ピークＰ１、Ｐ２、およびＰ３が支配的に現れた。回折ピークＰ１、Ｐ２、およびＰ３は、１〜３番目に大きな回折強度を持つ回折ピークであった。また、ＤＰＢ由来の１２０度周期の回折ピークＰ４、Ｐ５、およびＰ６も現れた。回折ピークＰ４、Ｐ５、およびＰ６は、４〜６番目に大きな回折強度を持つ回折ピークであった。回折ピークＰ１、Ｐ２、およびＰ３の平均強度ＡＶ１に対する、回折ピークＰ４、Ｐ５、およびＰ６の平均強度ＡＶ２の割合（ＡＶ２／ＡＶ１）（以降、ピーク強度比と記すことがある）は、０．５％以下であり、約０．３％であった。これにより、試料Ｃにおける３Ｃ−ＳｉＣ層の結晶構造が高い３回対称性を有していることが分かり、ＤＰＢが低減されていることが分かった。

図１３は、試料Ｂについての回折強度のφ依存性を示すグラフである。

図１３を参照して、試料Ｂでは、ＳｉＣ（１１１）の３回対称性を示す１２０度周期の回折ピークＰ１、Ｐ２、およびＰ３が支配的に現れた。回折ピークＰ１、Ｐ２、およびＰ３は、１〜３番目に大きな回折強度を持つ回折ピークであった。また、ＤＰＢ由来の１２０度周期の回折ピークＰ４、Ｐ５、およびＰ６も現れた。回折ピークＰ４、Ｐ５、およびＰ６は、４〜６番目に大きな回折強度を持つ回折ピークであった。ピーク強度比は、０．５％以下であり、約０．３％であった。これにより、試料Ｂにおける３Ｃ−ＳｉＣ層の結晶構造が高い３回対称性を有していることが分かり、ＤＰＢが低減されていることが分かった。

図１４は、試料Ａについての回折強度のφ依存性を示すグラフである。

図１４を参照して、試料Ａでは、ＳｉＣ（１１１）の３回対称性を示す１２０度周期の回折ピークＰ１、Ｐ２、およびＰ３が現れた。回折ピークＰ１、Ｐ２、およびＰ３は、１〜３番目に大きな回折強度を持つ回折ピークであった。また、ＤＰＢ由来の１２０度周期の回折ピークＰ４、Ｐ５、およびＰ６も現れた。回折ピークＰ４、Ｐ５、およびＰ６は、４〜６番目に大きな回折強度を持つ回折ピークであった。ピーク強度比は、０．５％よりも大きく、約７％であった。これにより、試料Ａにおける３Ｃ−ＳｉＣ層の結晶構造の対称性は低く、ＤＰＢが十分に低減されていないことが分かった。

図１５（ａ）は試料Ｃの断面ＳＥＭの画像であり、図１５（ｂ）は試料Ｃの断面ＴＥＭ画像である。

図１５を参照して、（１１１）面で構成されている試料Ｃの表面には、ＳＦの存在を示す線がほとんど見当たらず、ＳＦ密度は２０００本／ｃｍ以下であった。

上述の実施の形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，２１，１０１ ＳｉＣ（炭化ケイ素）層
１ａ ＳｉＣ層表面
１１，１１１ Ｓｉ（ケイ素）基板
１１ａ Ｓｉ基板表面
１２ マスク
１２ａ マスクの開口部
５１，６１ 照射源
５２，６２ 検出器
ＡＲ１０１ ＳｉＣ層の結晶の成長方向
ＢＲ１０１，ＢＲ１０２ ＤＰＢ（Ｄｏｕｂｌｅ Ｐｏｓｉｔｉｏｎｉｎｇ Ｂｏｕｎｄａｒｙ）が発生する位置
Ｆ１ ＳｉＣ層に生じる収縮力
ＬＮ１ Ｓｉ基板をダイシングする線
Ｍ モーメント
Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５，Ｐ６ 回折ピーク
ＰＬ１０１，ＰＬ１０２ 斜面
ＰＰ１，ＰＰ２，ＰＰ３，ＰＰ４，ＰＰ１０１，ＰＰ１０２，ＰＰ１０３，ＰＰ１０４，ＰＰ１０５，ＰＰ１０６ 面
ＲＧ１ 収縮力が生じる領域
ＳＲ 化合物半導体基板
Ｗ ＳｉＣ層の厚さ

Claims (6)

1. （１１１）面で構成された表面を有する３Ｃ−ＳｉＣ層を含む化合物半導体基板であって、
   前記３Ｃ−ＳｉＣ層の厚さは２μｍ以上４００μｍ以下であり、
   前記３Ｃ−ＳｉＣ層の表面に対してＸ線照射により、（２２０）回折を検出できる条件で、φが０度から３６０度の範囲でφスキャンをした場合に、回折強度のφ依存性を示すグラフにおける１〜３番目に大きな回折強度を持つ回折ピークの平均強度を平均強度ＡＶ１とし、前記グラフにおける４〜６番目に大きな回折強度を持つ回折ピークの平均強度を平均強度ＡＶ２とした場合、２つの平均強度の割合（ＡＶ２／ＡＶ１）は、０より大きく０．５％以下である、化合物半導体基板。
2. 前記３Ｃ−ＳｉＣ層の厚さは１００μｍ以上であり、
   前記３Ｃ−ＳｉＣ層の断面の表面において、単位長さ当たりに出現する積層欠陥の本数は０より大きく２０００本／ｃｍ以下である、請求項１に記載の化合物半導体基板。
3. 前記３Ｃ−ＳｉＣ層は、２インチ以上８インチ未満の直径を有する平面形状である、請求項１または２に記載の化合物半導体基板。
4. 前記３Ｃ−ＳｉＣ層は、４インチ未満の直径を有する平面形状である、請求項３に記載の化合物半導体基板。
5. 中央に開口部を有し、環状の平面形状のマスクを、Ｓｉ（１１１）基板表面の外周領域を覆うように形成する工程と、
   前記マスクを形成する工程の後に、前記Ｓｉ（１１１）基板表面における前記マスクが形成されずに露出した領域に、３Ｃ−ＳｉＣ層をヘテロエピタキシャル成長させる工程と、
   前記３Ｃ−ＳｉＣ層をヘテロエピタキシャル成長させる工程の後に、剥離液を用いて前記Ｓｉ（１１１）基板を除去する工程とを備えた、化合物半導体基板の製造方法。
6. 前記開口部は、２インチ以上の直径を有する、請求項５に記載の化合物半導体基板の製造方法。