CN1883051A - 具有改善的安全工作区域性能的igbt阴极设计 - Google Patents

具有改善的安全工作区域性能的igbt阴极设计 Download PDF

Info

Publication number
CN1883051A
CN1883051A CNA200480033652XA CN200480033652A CN1883051A CN 1883051 A CN1883051 A CN 1883051A CN A200480033652X A CNA200480033652X A CN A200480033652XA CN 200480033652 A CN200480033652 A CN 200480033652A CN 1883051 A CN1883051 A CN 1883051A
Authority
CN
China
Prior art keywords
igbt
base
channel region
type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200480033652XA
Other languages
English (en)
Other versions
CN100499159C (zh
Inventor
穆纳福·拉希莫
斯特凡·林德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB T&D Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB T&D Technology AG filed Critical ABB T&D Technology AG
Publication of CN1883051A publication Critical patent/CN1883051A/zh
Application granted granted Critical
Publication of CN100499159C publication Critical patent/CN100499159C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B67—OPENING, CLOSING OR CLEANING BOTTLES, JARS OR SIMILAR CONTAINERS; LIQUID HANDLING
    • B67D—DISPENSING, DELIVERING OR TRANSFERRING LIQUIDS, NOT OTHERWISE PROVIDED FOR
    • B67D1/00—Apparatus or devices for dispensing beverages on draught
    • B67D1/08—Details
    • B67D1/12—Flow or pressure control devices or systems, e.g. valves, gas pressure control, level control in storage containers
    • B67D1/14—Reducing valves or control taps
    • B67D1/1405—Control taps
    • B67D1/1411—Means for controlling the build-up of foam in the container to be filled
    • B67D1/1422—Means for controlling the build-up of foam in the container to be filled comprising foam avoiding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

在一种绝缘栅双极晶体管中，根据本发明通过二折基区实现了改善的安全工作区域性能，二折基区包括第一基区(81)和第二基区(82)，所述第一基区(81)设置在沟道区(7)中，使得其围绕一个或多个源区(6)，但是不邻接栅氧化物层(41)之下的第二主表面，所述第二基区(82)设置在基接触区域(821)之下的半导体衬底(2)中，使得其部分地与沟道区(7)以及第一基区(81)重叠。

Description

具有改善的安全工作区域性能的IGBT阴极设计
技术领域
本发明涉及半导体器件领域。其具体地涉及如在权利要求1的前序中所描述的绝缘栅双极晶体管。
背景技术
为实现绝缘栅双极晶体管(IGBT)中改善的安全工作区域(SOA)性能，针对器件关断期间增大的闩锁电流，通常引入深的、高掺杂的p+基区。在此环境中“深”指的是这个事实，即高掺杂p+基区的第一深度大于IGBT的沟道区的第二深度。在IGBT关断期间深p+基区执行下列主要任务：
第一，其在关断期间有效地收集空穴。结果，最小化了经由IGBT沟道进入IGBT漂移区的空穴的数目。由此防止早期的寄生晶闸管闩锁。
第二，通过侧向延伸p+基区，其通过最小化IGBT的n+源区下的电阻并通过减小来自n+源的电子注入来保护IGBT的n+源区。这还将减小任何寄生晶闸管闩锁效应。
为了添加深p+阱，使用另外的工艺掩模。为了实现上述的方面，深p+阱相对于n+源区的精确对准以及由此另外的工艺掩模的精确对准是关键的。
为了克服此问题，已引入了浅p+区。虽然浅p+区可通过与n+源区相同的掩模来扩散，由此消除了对准问题，但在高电压降低了所得到的IGBT的SOA性能。
在US 5023191中，一种用于制造具有两个部分重叠的p+基区的IGBT结构的方法，这两个p+基区都在n+源区之下延伸，即被使得靠近所述n+源区的沟道侧边缘。
发明内容
本发明的一个目的是提供一种最初提及的类型的绝缘栅半导体器件，其克服了上述的缺点。
通过根据权利要求1的绝缘栅半导体器件实现了该目的。
在根据本发明的绝缘栅半导体器件中，第一导电性类型的第一基区设置在形成在半导体衬底中的第一导电性类型的沟道区中，使得所述第一基区围绕IGBT源区，但不邻接栅绝缘膜之下的顶表面。另外，第一导电性类型的第二基区设置在基接触区域之下的半导体衬底中，所述基接触区域由一个或多个源区界定，使得第二基区部分地与沟道区和第一基区重叠。
通过将第二基区侧向限定为基接触区域之下的区，关断期间最高电场的位置离开沟道区的周边而移动到基接触区域下的区。因此减少了经由沟道进入单元的一小部分雪崩生成的空穴，并由此防止了早期的闩锁。
可在独立权利要求中发现进一步的有利的实现。
附图说明
将在下文中结合附图并参考示范性实现而更为具体地解释本发明，其中：
图1示出了根据本发明的IGBT的横截面，
图2a以第一构形示出沿着通过来自图1的IGBT的线A-B的横截面，
图2b以第二构形示出沿着通过来自图1的IGBT的线A-B的横截面，
图3示出根据本发明的IGBT的另一个优选实施例的横截面，
图4示出来自图1和图3的IGBT的保护机制的示意图，
图5示出根据本发明的IGBT的另一个优选实施例的横截面，
图6示出来自图5的IGBT的保护机制的示意图。
在附图中使用的参考标记在参考标记的列表中解释。原则上，相同的参考符号用来表示相同的部分。
具体实施方式
图1示出了根据本发明的IGBT的横截面。底金属化层1设置在硅半导体衬底2的底表面上。p掺杂发射极层21设置在半导体衬底2中，并邻接底表面。邻接发射极层21的是n掺杂漂移区22。具有接触开口的栅氧化物膜41设置在半导体衬底2的顶表面上。多晶硅栅电极5形成在栅氧化物膜41的顶上并由硅氧化物绝缘层42覆盖。p掺杂沟道区7设置在漂移区22中，并邻接接触开口之下和栅氧化物膜41的一部分之下的顶表面。设置在沟道区7中的是一个或多个n+掺杂源区6，其界定了基接触区域821。顶金属化层9覆盖氧化物绝缘层42和接触开口。在IGBT的通态中，导电沟道在一个或多个源区6与漂移区22之间形成在栅氧化物膜41之下。
第一p+掺杂基区81设置在沟道区7中，使得其围住一个或多个源区6，但不邻接栅氧化物膜41之下的顶表面。换言之，一个或多个源区6、第一基区81和沟道区7在半导体衬底2的顶表面上形成至少一个公共边界线。
第二p+掺杂基区82设置在基接触区之下的半导体衬底中。此第二基区82比第一基区81更窄且更深，使得第一和第二基区部分地彼此重叠。
将第二基区82侧向地限定为基接触区域821之下的区域确保了沟道区7和漂移区22之间的第一p-n结上的雪崩点即关断期间最高电场位置远离沟道区7周边地更加集中，导致大部分雪崩生成的空穴不经由沟道进入单元，所述空穴经由沟道进入单元将引起早期的闩锁。如图1中所示，基区82不侧向延伸或不与两个源区6重叠。
在本发明的一个优选实施例中，第二基区82的深度dB2超过沟道区7的深度dC至少1.5倍，即dB2＞1.5dC。结果，第二基区82和漂移区22之间的第二p-n结的曲率半径rB2小于沟道区7和漂移区22之间的第一p-n结的曲率半径rC。结果，雪崩点甚至进一步远离沟道区7周边地移动。
在根据本发明的IGBT的另一个优选实施例中，第一基区81的掺杂浓度pB1和第二基区82的掺杂浓度pB2至少5倍地高于沟道区7的掺杂浓度pC，即pB1＞5.0pC，pB2＞5.0pC。第一基区81较大的掺杂浓度pB1将在基接触区域821之下并且远离接触开口边缘附近的一个或多个源区6的临界暴露点的IGBT的中心处提供高得多的空穴收集率。一个或多个源区6的余下部分通过第一基区81来保护。此外，由于第一基区81的较高的掺杂浓度pB1，IGBT中心处较高的空穴消耗(drain)和较小的曲率半径rB2将引起大得多的峰场(peak field)。因此，主动态雪崩点出现在基接触区域821之下并且远离沟道区7和漂移区22之间的第一p-n结的临界曲率的第一基区81的周边附近。
图2a以第一构形示出沿着通过来自图1的IGBT的线A-B的横截面，第一构形具有p掺杂沟道区7、第一p+掺杂基区81、第二p+掺杂基区82和环形源区6的基本上圆形的布局。
图2b以第二构形示出沿着通过来自图1的IGBT的线A-B的横截面，在第二构形中，p掺杂沟道区7、第一p+掺杂基区和第二p+掺杂基区82以及两个源区6为条形。
图3示出根据本发明的IGBT的另一个优选实施例的横截面。场氧化物层43以离接触开口的边缘的距离d设置在栅氧化物层41的顶上。这导致场氧化物层43的边缘附近的第二雪崩区，其又减少了在沟道区7附近雪崩生成的载流子的量。从场氧化物层43的边缘到接触开口的距离d越小，场氧化物层43边缘的雪崩水平越高，由此提供了增大的闩锁电流。但是，如果距离d变得太小，将影响通态损耗和击穿电压。优选地，从场氧化物边缘到接触开口的距离的值范围在8-10μm。在此范围内的值对其它器件参数没有主要影响。
如图4中所示，以上描述的IGBT实施例具有针对寄生晶闸管的增大的闩锁电流的一个保护机制。就下列方面而言，利用添加的两个p+区81、82增强了防止单元闩锁的保护：
a)雪崩峰单元中心定位，
b)单元处增强的空穴收集，以及
c)n+源保护。
所有三个都合并在一个设计中，而没有临界掩模对准问题。
图5示出根据本发明的IGBT的另一个优选实施例的横截面。n掺杂保护区221设置在栅氧化物层41之下的漂移区中的沟道区7的边缘附近，使得其邻接沟道区7和半导体衬底2的顶表面。如图6中所示，此IGBT具有针对寄生晶闸管的增大的闩锁电流的两个保护机制。利用图6中所示的实施例，使用p+区81、82加上单元边缘的n-掺杂区221改善了单元闩锁。这个添加的n-区221起到空穴垒的作用，并将进一步减少在闩锁更易于发生的沟道边缘处进入单元的空穴数目。因此，迫使空穴从单元中心位置进入。
附图说明：
1     底金属化层
2     半导体衬底
21    发射极层
22    漂移区
221   保护区
41    栅氧化物膜、栅绝缘膜
42    绝缘层
43    场氧化物层、栅绝缘膜
5     多晶硅栅、栅电极
6     源区
7     沟道区
81    第一基区
82    第二基区
821   基接触区域
9     顶金属化层
权利要求书
(按照条约第19条的修改)
1.一种绝缘栅双极晶体管，包括：
-具有顶和底表面的半导体衬底(2)、形成在所述顶表面上的栅绝缘膜(41)，所述栅绝缘膜(41)包括至少一个接触开口，
-所述半导体衬底(2)包括
·邻接所述底表面的第一导电性类型的发射极层(21)，
·邻接所述发射极层(21)的第二导电性类型的漂移区(22)，
·形成在所述接触开口之下和所述栅绝缘膜(41)的一部分之下的所述漂移区(22)中的第一导电性类型的沟道区(7)，
·设置在所述沟道区(7)中并界定基接触区域(821)的第二导电性
类型的一个或多个源区(6)；
-形成在所述栅绝缘膜(41)上的栅电极(5)，
-形成在所述底表面上的底金属化层(1)，
-覆盖所述接触开口并被一个或多个源区(6)接触的顶金属化层(9)，其特征在于，
-第一导电性类型的第一基区(81)设置在所述沟道区(7)中，使得其围绕所述一个或多个源区(6)，但是不邻接所述栅氧化物层(41)之下的第二主表面，以及
-第一导电性类型的第二基区(82)在所述半导体衬底(2)中限定为所述基接触区域(821)之下的区，使得其部分地与所述沟道区(7)以及所述第一基区(81)重叠。
2.如权利要求1的绝缘栅双极晶体管，其中所述第二基区(82)的深度dB2超过所述沟道区(7)的深度dC的至少1.5倍，即dB2＞1.5dC。
3.如权利要求1或2的绝缘栅双极晶体管，其特征在于所述第一基区(81)的掺杂pB1浓度和所述第二基区(82)的掺杂浓度pB2至少5倍地高于所述沟道区(7)的掺杂浓度pC，即pB1＞5.0pC，pB2＞5.0pC。
4.如前面权利要求之一的绝缘栅双极晶体管，其特征在于第二掺杂型的至少一个保护区(221)设置在所述栅氧化物层(41)之下的漂移区中，所述保护区(3)邻接所述沟道区(7)和所述半导体衬底(2)的底表面。
5.如前面权利要求之一的绝缘栅双极晶体管，其特征在于所述栅绝缘膜(41，43)的厚度在离所述接触开口距离l处增大。

Claims (5)

1.一种绝缘栅双极晶体管，包括：
-具有顶和底表面的半导体衬底(2)、形成在所述顶表面上的栅绝缘膜(41)，所述栅绝缘膜(41)包括至少一个接触开口，
-所述半导体衬底(2)包括
·邻接所述底表面的第一导电性类型的发射极层(21)，
·邻接所述发射极层(21)的第二导电性类型的漂移区(22)，
·形成在所述接触开口之下和所述栅绝缘膜(41)的一部分之下的所述漂移区(22)中的第一导电性类型的沟道区(7)，
·设置在所述沟道区(7)中并界定基接触区域(821)的第二导电性类型的一个或多个源区(6)；
-形成在所述栅绝缘膜(41)上的栅电极(5)，
-形成在所述底表面上的底金属化层(1)，
-覆盖所述接触开口的顶金属化层(9)，
其特征在于，
-第一导电性类型的第一基区(81)设置在所述沟道区(7)中，使得其围绕所述一个或多个源区(6)，但是不邻接所述栅氧化物层(41)之下的第二主表面，以及
-第一导电性类型的第二基区(82)设置在所述基接触区域(821)之下的所述半导体衬底(2)中，使得其部分地与所述沟道区(7)以及所述第一基区(81)重叠。
2.如权利要求1的绝缘栅双极晶体管，其中所述第二基区(82)的深度dB2超过所述沟道区(7)的深度dC的至少1.5倍，即dB2＞1.5dC。
3.如权利要求1或2的绝缘栅双极晶体管，其特征在于所述第一基区(81)的掺杂pB1浓度和所述第二基区(82)的掺杂浓度pB2至少5倍地高于所述沟道区(7)的掺杂浓度pC，即pB1＞5.0pC，pB2＞5.0pC。
4.如前面权利要求之一的绝缘栅双极晶体管，其特征在于第二掺杂型的至少一个保护区(221)设置在所述栅氧化物层(41)之下的漂移区中，所述保护区(3)邻接所述沟道区(7)和所述半导体衬底(2)的底表面。
5.如前面权利要求之一的绝缘栅双极晶体管，其特征在于所述栅绝缘膜(41，43)的厚度在离所述接触开口距离1处增大。
CNB200480033652XA 2003-11-17 2004-11-16 具有改善的安全工作区域性能的igbt阴极设计 Active CN100499159C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03405816A EP1531497A1 (en) 2003-11-17 2003-11-17 IGBT cathode design with improved safe operating area capability
EP03405816.4 2003-11-17

Publications (2)

Publication Number Publication Date
CN1883051A true CN1883051A (zh) 2006-12-20
CN100499159C CN100499159C (zh) 2009-06-10

Family

ID=34429619

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200480033652XA Active CN100499159C (zh) 2003-11-17 2004-11-16 具有改善的安全工作区域性能的igbt阴极设计

Country Status (5)

Country Link
US (1) US7446376B2 (zh)
EP (2) EP1531497A1 (zh)
JP (1) JP2007511913A (zh)
CN (1) CN100499159C (zh)
WO (1) WO2005048351A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100477270C (zh) * 2007-02-14 2009-04-08 上海富华微电子有限公司 采用psg掺杂技术的vdmos、igbt功率器件及其制造工艺
CN101893677A (zh) * 2010-07-07 2010-11-24 佛山市蓝箭电子有限公司 三极管在反向偏压安全工作区下的测试装置及测试方法
CN102934231A (zh) * 2010-06-17 2013-02-13 Abb技术有限公司 功率半导体器件
CN111627987A (zh) * 2020-05-29 2020-09-04 东莞南方半导体科技有限公司 一种Fin沟道结构SiC场效应晶体管器件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090096027A1 (en) * 2007-10-10 2009-04-16 Franz Hirler Power Semiconductor Device
GB0922339D0 (en) * 2009-12-21 2010-02-03 Mcminn Derek J W Acetabular cup prothesis and introducer thereof
US8232156B2 (en) * 2010-11-04 2012-07-31 International Business Machines Corporation Vertical heterojunction bipolar transistors with reduced base-collector junction capacitance
WO2012124784A1 (ja) 2011-03-16 2012-09-20 富士電機株式会社 半導体装置およびその製造方法
JP5902949B2 (ja) * 2012-01-05 2016-04-13 株式会社 日立パワーデバイス 半導体装置
WO2014203317A1 (ja) * 2013-06-17 2014-12-24 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4443931A (en) * 1982-06-28 1984-04-24 General Electric Company Method of fabricating a semiconductor device with a base region having a deep portion
US4809047A (en) * 1983-09-06 1989-02-28 General Electric Company Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
JPH0612827B2 (ja) * 1985-02-28 1994-02-16 株式会社東芝 導電変調型ｍｏｓｆｅｔ
US4896196A (en) * 1986-11-12 1990-01-23 Siliconix Incorporated Vertical DMOS power transistor with an integral operating condition sensor
JPH0783122B2 (ja) * 1988-12-01 1995-09-06 富士電機株式会社 半導体装置の製造方法
JP2808871B2 (ja) * 1990-09-17 1998-10-08 富士電機株式会社 Ｍｏｓ型半導体素子の製造方法
US5321281A (en) * 1992-03-18 1994-06-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device and method of fabricating same
JP2949001B2 (ja) * 1992-03-18 1999-09-13 三菱電機株式会社 ゲート絶縁型半導体装置及びその製造方法
GB9313843D0 (en) * 1993-07-05 1993-08-18 Philips Electronics Uk Ltd A semiconductor device comprising an insulated gate field effect transistor
US5703383A (en) * 1995-04-11 1997-12-30 Kabushiki Kaisha Toshiba Power semiconductor device
JPH10178174A (ja) * 1996-10-18 1998-06-30 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
US6080614A (en) * 1997-06-30 2000-06-27 Intersil Corp Method of making a MOS-gated semiconductor device with a single diffusion
JP4061711B2 (ja) * 1998-06-18 2008-03-19 株式会社デンソー Ｍｏｓトランジスタ及びその製造方法
EP1058316A1 (en) * 1999-06-04 2000-12-06 STMicroelectronics S.r.l. Power MOS transistor
JP4568929B2 (ja) * 1999-09-21 2010-10-27 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
EP1396030B1 (en) * 2001-04-11 2011-06-29 Silicon Semiconductor Corporation Vertical power semiconductor device and method of making the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100477270C (zh) * 2007-02-14 2009-04-08 上海富华微电子有限公司 采用psg掺杂技术的vdmos、igbt功率器件及其制造工艺
CN102934231A (zh) * 2010-06-17 2013-02-13 Abb技术有限公司 功率半导体器件
CN102934231B (zh) * 2010-06-17 2016-02-17 Abb技术有限公司 功率半导体器件
CN101893677A (zh) * 2010-07-07 2010-11-24 佛山市蓝箭电子有限公司 三极管在反向偏压安全工作区下的测试装置及测试方法
CN111627987A (zh) * 2020-05-29 2020-09-04 东莞南方半导体科技有限公司 一种Fin沟道结构SiC场效应晶体管器件

Also Published As

Publication number Publication date
JP2007511913A (ja) 2007-05-10
WO2005048351A1 (en) 2005-05-26
CN100499159C (zh) 2009-06-10
US7446376B2 (en) 2008-11-04
US20070158686A1 (en) 2007-07-12
EP1685599B1 (en) 2015-08-19
EP1531497A1 (en) 2005-05-18
EP1685599A1 (en) 2006-08-02

Similar Documents

Publication Publication Date Title
US11094808B2 (en) Semiconductor device
CN100338778C (zh) 场效应晶体管及其制造方法
CN1209822C (zh) 沟槽金属氧化物半导体器件和端子结构
CN1211844C (zh) 功率mosfet及利用自对准体注入制作其的方法
US11069529B2 (en) Semiconductor device with at least one lower-surface side lifetime control region
US7973363B2 (en) IGBT semiconductor device
CN1468449A (zh) 内含沟道型肖特基整流器的沟道型dmos晶体管
CN1933179A (zh) 半导体装置
KR20130093645A (ko) 개선된 종단 구조 기술로 설계된 고전압 트렌치 dmos 소자
CN1879222A (zh) 沟槽栅极场效应器件
CN1799145A (zh) 具有边缘终止结构的半导体器件及其制造方法
US20200127128A1 (en) A semiconductor device
US20230010328A1 (en) Shielded gate trench mosfet with multiple stepped epitaxial structures
JP2002353452A (ja) 電力用半導体素子
CN1677664A (zh) 静电放电保护器件及其制造方法
CN1883051A (zh) 具有改善的安全工作区域性能的igbt阴极设计
US8384123B2 (en) Semiconductor device and method for manufacturing same
JP2023139265A (ja) 半導体装置
US6930356B2 (en) Power semiconductor device having high breakdown voltage, low on-resistance, and small switching loss and method of forming the same
US10600867B2 (en) Semiconductor device having an emitter region and a contact region inside a mesa portion
CN1799144A (zh) 半导体器件的端子结构及其制造方法
US10886389B2 (en) Semiconductor device
CN1523675A (zh) 半导体器件及其制造方法
CN1711634A (zh) 半导体器件沟道终止
CN1146970C (zh) 金属氧化物半导体栅控结构的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180517

Address after: Baden, Switzerland

Patentee after: ABB Switzerland Co.,Ltd.

Address before: Zurich

Patentee before: ABB TECHNOLOGY Ltd.

TR01 Transfer of patent right

Effective date of registration: 20210512

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20231222

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG

TR01 Transfer of patent right