TW201715727A - 上橋功率元件及其製造方法 - Google Patents

上橋功率元件及其製造方法 Download PDF

Info

Publication number
TW201715727A
TW201715727A TW105114683A TW105114683A TW201715727A TW 201715727 A TW201715727 A TW 201715727A TW 105114683 A TW105114683 A TW 105114683A TW 105114683 A TW105114683 A TW 105114683A TW 201715727 A TW201715727 A TW 201715727A
Authority
TW
Taiwan
Prior art keywords
region
channel
drain
epitaxial layer
substrate
Prior art date
Application number
TW105114683A
Other languages
English (en)
Other versions
TWI587506B (zh
Inventor
黃宗義
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Publication of TW201715727A publication Critical patent/TW201715727A/zh
Application granted granted Critical
Publication of TWI587506B publication Critical patent/TWI587506B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提出一種上橋(high-side)功率元件及其製造方法。其中，上橋功率元件包含：基板、磊晶層、高壓井區、本體區、閘極、源極、汲極、以及埋區。其中，本體區具有第一導電型，且於通道方向上，與高壓井區間具有通道方向接面。埋區形成於基板與磊晶層中，具有第二導電型，且於高度方向上，部分埋區位於基板中，且另一部分埋區位於磊晶層中，且於通道方向上，埋區之內側邊界，介於汲極與通道方向接面之間。其中，埋區中之第二導電型雜質濃度，足以於上橋功率元件在導通操作中，避免通道方向接面與汲極間之高壓井區完全空乏。

Description

上橋功率元件及其製造方法
本發明係有關一種上橋(high-side)功率元件及其製造方法，特別是指一種可降低導通電阻之上橋功率元件及其製造方法。
第1A圖顯示一種典型的切換式電源供應器10之電路示意圖。其中，切換式電源供應器10之上橋開關UG與下橋開關LG分別如圖中所示，分別由上橋驅動電路13與下橋驅動電路14來驅動。上橋驅動電路13由位準偏移電路12控制；而下橋驅動電路14則由控制電路11控制。當輸入電壓Vin為相當高的電壓，例如為400伏特時，為適切驅動上橋開關UG，必須使用位準偏移電路12，以提供上橋驅動電路13正確的操作電壓。雖然上橋開關UG的操作端，例如源極、汲極、與閘極間的電壓差相對於輸入電壓Vin並不大，但是由於上橋開關UG與下橋開關LG，一般而言，皆形成於同一基板，而該基板一般電連接至接地電位GND。因此，上橋開關UG在正常操作時，實際上須承受輸入電壓Vin與接地電位GND之間的高電壓差。
第1B圖顯示一種習知上橋(high side)功率元件100的剖視示意圖。如第1B圖所示，上橋功率元件100包含：基板101、隔絕氧化區103、高壓井區105、本體區106、源極108、汲極109、與閘極111。其中，基板101的導電型為P型，高壓井區105的導電型為N型，形成於基板101中，隔絕氧化區103為區域氧化(local oxidation of silicon, LOCOS)結構，以定義操作區103a，作為上橋功率元件100操作時主要的作用區。操作區103a的範圍由第1B圖中，由兩個指向相反方向的箭號所示意。如前所述，當上橋功率元件100作為上橋開關UG時，此習知上橋功率元件100，其基板101電連接至接地電位GND，而高壓井區102的電位為相對高的電位，會造成在導通操作中，高壓井區102在操作區103a中完全空乏，因此導通電阻相對較高，限制了操作的速度，與元件的性能。
有鑑於此，本發明即針對上述先前技術之改善，提出一種上橋功率元件及其製造方法，可降低導通電阻。
就其中一觀點言，本發明提供了上橋(high-side)功率元件，包含：一基板，具有第一導電型，且於一高度方向上，具有相對之一上表面與一下表面；一磊晶層，形成於該基板上，具有相對該上表面之一磊晶層表面，且於該高度方向上，堆疊並連接於該上表面上；一高壓井區，形成於該磊晶層中，具有第二導電型，且於該高度方向上，堆疊並連接於該基板之該上表面上；一本體區，形成於該磊晶層中，具有第一導電型，且於該高度方向上，堆疊並連接於該磊晶層表面下，且於一通道方向上，該本體區與該高壓井區間具有一通道方向接面；一閘極，形成於該磊晶層上，且於該高度方向上，該閘極堆疊並連接於該磊晶層表面上，且由上視圖視之，該閘極覆蓋至少部分該通道方向接面；一源極，形成於該磊晶層中，具有第二導電型，且於該高度方向上，堆疊並連接於該磊晶層表面之下，且由上視圖視之，該源極位於該本體區中；一汲極，形成於該磊晶層中，具有第二導電型，且於該高度方向上，堆疊並連接於該磊晶層表面下，且於該通道方向上，該源極與該汲極位於該通道方向接面不同側，且由上視圖視之，該汲極與該閘極由該高壓井區隔開；以及一埋區，形成於該基板與該磊晶層中，具有第二導電型，且於該高度方向上，部分該埋區位於該基板中，且另一部分該埋區位於該磊晶層中，且於該通道方向上，該埋區之一內側邊界，介於該汲極與該通道方向接面之間，且該埋區並未位於該源極的正下方；其中，該埋區中之第二導電型雜質濃度，足以於該上橋功率元件在一導通操作中，避免該通道方向接面與該汲極間之高壓井區完全空乏。
就另一觀點言，本發明提供了一種上橋(high-side)功率元件製造方法，包含：提供一基板，具有第一導電型，且於一高度方向上，具有相對之一上表面與一下表面；形成一磊晶層於該基板上，具有相對該上表面之一磊晶層表面，且於該高度方向上，堆疊並連接於該上表面上；形成一高壓井區於該磊晶層中，具有第二導電型，且於該高度方向上，堆疊並連接於該基板之該上表面上；形成一本體區於該磊晶層中，具有第一導電型，且於該高度方向上，堆疊並連接於該磊晶層表面下，且於一通道方向上，該本體區與該高壓井區間具有一通道方向接面；形成一閘極於該磊晶層上，且於該高度方向上，該閘極堆疊並連接於該磊晶層表面上，且由上視圖視之，該閘極覆蓋至少部分該通道方向接面；形成一源極於該磊晶層中，具有第二導電型，且於該高度方向上，堆疊並連接於該磊晶層表面之下，且由上視圖視之，該源極位於該本體區中；形成一汲極於該磊晶層中，具有第二導電型，且於該高度方向上，堆疊並連接於該磊晶層表面下，且於該通道方向上，該源極與該汲極位於該通道方向接面不同側，且由上視圖視之，該汲極與該閘極由該高壓井區隔開；以及形成一埋區於該基板與該磊晶層中，具有第二導電型，且於該高度方向上，部分該埋區位於該基板中，且另一部分該埋區位於該磊晶層中，且於該通道方向上，該埋區之一內側邊界，介於該汲極與該通道方向接面之間，且該埋區並未位於該源極的正下方；其中，該埋區中之第二導電型雜質濃度，足以於該上橋功率元件在一導通操作中，避免該通道方向接面與該汲極間之高壓井區完全空乏。
在其中一種較佳的實施型態中，於該通道方向上，該通道方向接面與該汲極間之距離為一漂移長度，且該內側邊界於該通道方向上，與該汲極間之距離大於該漂移長度之四分之一。
在其中一種較佳的實施型態中，該上橋功率元件更包含一隔絕氧化區，形成於該磊晶層上，以定義一操作區，且該本體區、該源極、與該汲極，由上視圖視之，皆位於該操作區之中。
在前述的實施型態中，該上橋功率元件較佳地更包含一漂移氧化區，形成於該磊晶層上之該操作區中，且於該高度方向上，該漂移氧化區堆疊並連接於該高壓井區，且於該通道方向上，該漂移氧化區介於該通道方向接面與該汲極之間。
在其中一種較佳的實施型態中，該上橋功率元件更包含一接點區，形成於該磊晶層中，具有第一導電型，且於該高度方向上，堆疊並連接於該磊晶層表面之下，且由上視圖視之，該接點區位於該本體區中。
就另一觀點言，本發明提供了一種上橋(high-side)功率元件，包含：一基板，具有第一導電型，且於一高度方向上，具有相對之一上表面與一下表面；一高壓井區，形成於該基板中之該上表面之下，具有第二導電型；一本體區，形成於該基板中之該高壓井區上，具有第一導電型，且於該高度方向上，堆疊並連接於該高壓井區上，且於一通道方向上，該本體區與該高壓井區間具有一通道方向接面；一閘極，形成於該基板上，且於該高度方向上，該閘極堆疊並連接於該上表面上，且由上視圖視之，該閘極覆蓋至少部分該通道方向接面；一源極，形成於該基板中，具有第二導電型，且於該高度方向上，堆疊並連接於該上表面之下，且由上視圖視之，該源極位於該本體區中；一汲極，形成於該基板中，具有第二導電型，且於該高度方向上，堆疊並連接於該高壓井區上，且於該通道方向上，該源極與該汲極位於該通道方向接面不同側，且由上視圖視之，該汲極與該閘極由該高壓井區隔開；以及一埋區，形成於該基板中，具有第二導電型，且於該高度方向上，該埋區位於該汲極下方，且於該通道方向上，該埋區之一內側邊界，介於該汲極與該通道方向接面之間，且該埋區並未位於該源極的正下方；其中，該埋區中之第二導電型雜質濃度，足以於該上橋功率元件在一導通操作中，避免該通道方向接面與該汲極間之高壓井區完全空乏。
就另一觀點言，本發明提供了一種上橋(high-side)功率元件製造方法，包含：提供一基板，具有第一導電型，且於一高度方向上，具有相對之一上表面與一下表面；形成一高壓井區於該基板中，具有第二導電型；形成一本體區於該基板中之該高壓井區上，具有第一導電型，且於該高度方向上，堆疊並連接於該高壓井區上，且於一通道方向上，該本體區與該高壓井區間具有一通道方向接面；形成一閘極於該基板上，且於該高度方向上，該閘極堆疊並連接於該上表面上，且由上視圖視之，該閘極覆蓋至少部分該通道方向接面；形成一源極於該基板中，具有第二導電型，且於該高度方向上，堆疊並連接於該上表面之下，且由上視圖視之，該源極位於該本體區中；形成一汲極於該基板中，具有第二導電型，且於該高度方向上，堆疊並連接於該高壓井區上，且於該通道方向上，該源極與該汲極位於該通道方向接面不同側，且由上視圖視之，該汲極與該閘極由該高壓井區隔開；以及形成一埋區，形成於該基板中，具有第二導電型，且於該高度方向上，該埋區位於該汲極下方，且於該通道方向上，該埋區之一內側邊界，介於該汲極與該通道方向接面之間，且該埋區並未位於該源極的正下方；其中，該埋區中之第二導電型雜質濃度，足以於該上橋功率元件在一導通操作中，避免該通道方向接面與該汲極間之高壓井區完全空乏。
在其中一種較佳的實施型態中，於該通道方向上，該通道方向接面與該汲極間之距離為一漂移長度，且該內側邊界於該通道方向上，與該汲極間之距離大於該漂移長度之四分之一。
在其中一種較佳的實施型態中，該上橋功率元件更包含一隔絕氧化區，形成於該基板上，以定義一操作區，且該本體區、該源極、與該汲極，由上視圖視之，皆位於該操作區之中。
在其中一種較佳的實施型態中，該上橋功率元件更包含一漂移氧化區，形成於該基板上之該操作區中，且於該高度方向上，該漂移氧化區堆疊並連接於該高壓井區，且於該通道方向上，該漂移氧化區介於該通道方向接面與該汲極之間。
在其中一種較佳的實施型態中，該上橋功率元件更包含一接點區，形成於該基板中，具有第一導電型，且於該高度方向上，堆疊並連接於該上表面之下，且由上視圖視之，該接點區位於該本體區中。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。
第2A與2B圖顯示本發明的第一個實施例，其中，第2A圖顯示根據本發明之上橋(high side)功率元件200的剖視示意圖，第2B圖顯示根據本發明之上橋功率元件200的上視示意圖。如第2A圖所示，上橋功率元件200，包含：基板201、磊晶層202、隔絕氧化區203、高壓井區205、本體區206、接點區206a、埋區207、源極208、汲極209、以及閘極211。
其中，基板201具有第一導電型，例如但不限於為P型，且於高度方向(如圖中粗虛線箭號所示的方向)上，具有相對之上表面201a與下表面201b。 磊晶層202以磊晶製程步驟形成於基板201上，具有相對上表面之201a磊晶層表面202a，且於高度方向上，堆疊並連接於上表面201a上。隔絕氧化區203例如但不限於為區域氧化(local oxidation of silicon, LOCOS)結構，以定義操作區203a，作為上橋功率元件200操作時主要的作用區。且本體區206、源極208、與汲極209，由剖視圖第2A圖與上視圖第2B圖視之，皆位於操作區203a之中。高壓井區205形成於磊晶層202中，具有第二導電型，例如但不限於為N型，且於高度方向上，堆疊並連接於基板201之上表面201a上。
其中，本體區206形成於磊晶層202中，具有第一導電型，其例如但不限於為P型，且於高度方向上，堆疊並連接於磊晶層表面202a下，且於通道方向(如圖中粗實線箭號所示的方向)上，本體區206與高壓井區205具有一通道方向接面JN，如第2A圖與第2B圖中粗實線所示意。閘極211形成於磊晶層202上，且於高度方向上，閘極211堆疊並連接於磊晶層表面202a上，且由剖視圖第2A圖與上視圖第2B圖視之，閘極211覆蓋至少部分通道方向接面JN，在本實施例中，例如但不限於覆蓋全部的通道方向接面JN。源極208形成於磊晶層202中，具有第二導電型，例如但不限於為N型，且於高度方向上，堆疊並連接於磊晶層表面202a之下，且由上視圖第2B圖視之，源極208位於本體區206中。汲極209形成於磊晶層202中，具有第二導電型，例如但不限於為N型，且於高度方向上，堆疊並連接於磊晶層表面202a下，且於通道方向上，源極208與汲極209位於通道方向接面JN不同側，且由剖視圖第2A圖與上視圖第2B圖視之，汲極209與閘極211由高壓井區205隔開。
其中，接點區206a形成於磊晶層202中，具有第一導電型，例如但不限於P型，且於高度方向上，堆疊並連接於磊晶層表面202a之下，且由剖視圖第2A圖與上視圖第2B圖視之，接點區206a位於本體區206中。埋區207形成於基板201與磊晶層202中，具有第二導電型，例如但不限於為N型，且於高度方向上，部分埋區207(在本實施例中，例如為下半部)位於基板201中，且另一部分(在本實施例中，例如為上半部)埋區207位於磊晶層202中，且於通道方向上，埋區207之內側邊界IB，如第2A圖所示，介於汲極209與通道方向接面JN之間，且埋區207並未位於源極208的正下方。其中，埋區207中之第二導電型(N型)雜質濃度，足以於上橋功率元件200在導通操作中，避免通道方向接面JN與汲極209間之高壓井區205完全空乏。
須說明的是，操作區203a指的是上橋功率元件200於正常操作(即導通與不導通操作)時，電流、帶電粒子受電壓、電場影響而形成或/及移動的範圍，此為本領域中具有通常知識者所熟知，在此不予贅述。
此外，在一種較佳的實施例中，於通道方向上，通道方向接面JN與汲極209間之距離例如但不限於為如第2A圖所示之漂移長度L，且內側邊界IB於通道方向上，與汲極209間之距離d，大於漂移長度L之四分之一。
第3A與3B圖顯示本發明的第二個實施例，其中，第3A圖顯示根據本發明之上橋(high side)功率元件300的剖視示意圖，第3B圖顯示根據本發明之上橋功率元件300的上視示意圖。如第3A圖所示，上橋功率元件300，包含：基板301、磊晶層302、隔絕氧化區303、漂移氧化區304、高壓井區305、本體區306、接點區306a、埋區307、源極308、汲極309、以及閘極311。
其中基板301具有第一導電型，例如但不限於為P型，且於高度方向(如圖中粗虛線箭號所示的方向)上，具有相對之上表面301a與下表面301b。 磊晶層302以磊晶製程步驟形成於基板301上，且於高度方向上，堆疊並連接於上表面上301a。隔絕氧化區303例如但不限於為區域氧化(local oxidation of silicon, LOCOS)結構，以定義操作區303a，作為上橋功率元件300操作時主要的作用區。且本體區306、源極308、與汲極309，由剖視圖第3A圖與上視圖第3B圖視之，皆位於操作區303a之中。高壓井區305形成於磊晶層302中，具有第二導電型，例如但不限於為N型，且於高度方向上，堆疊並連接於基板301之上表面301a上。
其中，本體區306形成於磊晶層302中，具有第一導電型，其例如但不限於為P型，且於高度方向上，堆疊並連接於磊晶層表面302a下，且於通道方向(如圖中粗實線箭號所示的方向)上，本體區306與高壓井區305間具有一通道方向接面JN，如第3A圖與第3B圖中粗實線所示意。閘極311形成於磊晶層302上，且於高度方向上，閘極311堆疊並連接於磊晶層表面302a上，且由剖視圖第3A圖與上視圖第3B圖視之，閘極311覆蓋至少部分通道方向接面JN，在本實施例中，例如但不限於覆蓋全部的通道方向接面JN。源極308形成於磊晶層302中，具有第二導電型，例如但不限於為N型，且於高度方向上，堆疊並連接於磊晶層表面302a下，且由剖視圖第3A圖與上視圖第3B圖視之，源極308位於本體區306中。汲極309形成於磊晶層302中，具有第二導電型，例如但不限於為N型，且於高度方向上，堆疊並連接於磊晶層表面302a下，且於通道方向上，源極308與汲極309位於通道方向接面JN不同側，且由剖視圖第3A圖與上視圖第3B圖視之，汲極309與閘極311由高壓井區305隔開。
其中，接點區306a形成於磊晶層302中，具有第一導電型，例如但不限於為P型，且於高度方向上，堆疊並連接於磊晶層表面302a下。埋區307形成於基板301與磊晶層302中，具有第二導電型，例如但不限於為N型，且於高度方向上，部分埋區307(在本實施例中，例如為下半部)位於基板301中，且另一部分(在本實施例中，例如為上半部)埋區307位於磊晶層302中，且於通道方向上，埋區307之內側邊界IB，如圖所示介於汲極309與通道方向接面JN之間，且埋區307並未位於源極308的正下方。其中，埋區307中之第二導電型(N型)雜質濃度，足以於上橋功率元件300在導通操作中，避免通道方向接面JN與汲極309間之高壓井區305完全空乏。
須說明的是，操作區303a指的是上橋功率元件300於正常操作(即導通與不導通操作)時，電流、帶電粒子受電壓、電場影響而形成或/及移動的範圍，此為本領域中具有通常知識者所熟知，在此不予贅述。
此外，在一種較佳的實施例中，於通道方向上，通道方向接面JN與汲極309間之距離例如但不限於為如第3A圖所示之漂移長度L，且內側邊界IB於通道方向上，與汲極309間之距離d，大於漂移長度L之四分之一。
漂移氧化區304形成於磊晶層302上之操作區303a中，且於高度方向上，漂移氧化區304堆疊並連接於高壓井區305，且於通道方向上，漂移氧化區304介於通道方向接面JN與汲極309之間。
第4A與4B圖顯示本發明的第三個實施例，其中，第4A圖顯示根據本發明之上橋(high side)功率元件400的剖視示意圖，第4B圖顯示根據本發明之上橋功率元件400的上視示意圖。如第4A圖所示，上橋功率元件400，包含：基板401、隔絕氧化區403、高壓井區405、本體區406、接點區406a、埋區407、源極408、汲極409、以及閘極411。
其中，基板401具有第一導電型，例如但不限於為P型，且於高度方向(如圖中粗虛線箭號所示的方向)上，具有相對之上表面401a與下表面401b。隔絕氧化區403例如但不限於為區域氧化(local oxidation of silicon, LOCOS)結構，以定義操作區403a，作為上橋功率元件400操作時主要的作用區。且本體區406、源極408、與汲極409，由剖視圖第4A圖與上視圖第4B圖視之，皆位於操作區403a之中。高壓井區405形成於基板401中，具有第二導電型，例如但不限於為N型。
其中，本體區406形成於基板401中，具有第一導電型，其例如但不限於為P型，且於高度方向上，堆疊並連接於上表面401a下，且於通道方向(如圖中粗實線箭號所示的方向)上，本體區406與高壓井區405間具有一通道方向接面JN，如第4A圖與第4B圖中粗實線所示意。閘極411形成於基板401上，且於高度方向上，閘極411堆疊並連接於上表面401a上，且由剖視圖第4A圖與上視圖第4B圖視之，閘極411覆蓋至少部分通道方向接面JN，在本實施例中，例如但不限於覆蓋全部的通道方向接面JN。源極408形成於基板401中，具有第二導電型，例如但不限於為N型，且於高度方向上，堆疊並連接於上表面401a之下，且由剖視圖第4A圖與上視圖第4B圖視之，源極408位於本體區406中。汲極409形成於基板401中，具有第二導電型，例如但不限於為N型，且於高度方向上，堆疊並連接於上表面401a下，且於通道方向上，源極408與汲極409位於通道方向接面JN不同側，且由剖視圖第4A圖與上視圖第4B圖視之，汲極409與閘極411由高壓井區405隔開。
其中，接點區406a形成於基板401中，具有第一導電型，例如但不限於P型，且於高度方向上，堆疊並連接於上表面401a之下。埋區407形成於基板401中，具有第二導電型，例如但不限於為N型，且於高度方向上，埋區407位於汲極409下方。且於通道方向上，埋區407之內側邊界IB，介於汲極409與通道方向接面JN之間，且埋區407並未位於源極408的正下方。其中，埋區407中之第二導電型(N型)雜質濃度，足以於上橋功率元件400在導通操作中，避免通道方向接面JN與汲極409間之高壓井區405完全空乏。
須說明的是，操作區403a指的是上橋功率元件400於正常操作(即導通與不導通操作)時，電流、帶電粒子受電壓、電場影響而形成或/及移動的範圍，此為本領域中具有通常知識者所熟知，在此不予贅述。
此外，在一種較佳的實施例中，於通道方向上，通道方向接面JN與汲極409間之距離例如但不限於為如第4A圖所示之漂移長度L，且內側邊界IB於通道方向上，與汲極409間之距離d，大於漂移長度L之四分之一。
第5A與5B圖顯示本發明的第四個實施例，其中，第5A圖顯示根據本發明之上橋(high side)功率元件500的剖視示意圖，第5B圖顯示根據本發明之上橋功率元件500的上視示意圖。如第5A圖所示，上橋功率元件500，包含：基板501、隔絕氧化區503、漂移氧化區504、高壓井區505、本體區506、接點區506a、埋區507、源極508、汲極509、以及閘極511。
其中基板501具有第一導電型，例如但不限於為P型，且於高度方向(如圖中粗虛線箭號所示的方向)上，具有相對之上表面501a與下表面501b。隔絕氧化區503例如但不限於為區域氧化(local oxidation of silicon, LOCOS)結構，以定義操作區503a，作為上橋功率元件500操作時主要的作用區。且本體區506、源極508、與汲極509，由剖視圖第5A圖與上視圖第5B圖視之，皆位於操作區503a之中。高壓井區505形成於基板501中，具有第二導電型，例如但不限於為N型。
其中，本體區506形成於基板501中，具有第一導電型，其例如但不限於為P型，且於高度方向上，堆疊並連接於上表面501a下，且於通道方向(如圖中粗實線箭號所示的方向)上，本體區506與高壓井區505間具有一通道方向接面JN。閘極511形成於基板501上，且於高度方向上，閘極511堆疊並連接於上表面501a上，且由剖視圖第5A圖與上視圖第5B圖視之，閘極511覆蓋至少部分通道方向接面JN，在本實施例中，例如但不限於覆蓋全部的通道方向接面JN。源極508形成於基板501中，具有第二導電型，例如但不限於為N型，且於高度方向上，堆疊並連接於上表面501a之下，且由剖視圖第5A圖與上視圖第5B圖視之，源極508位於本體區506中。汲極509形成於基板501中，具有第二導電型，例如但不限於為N型，且於高度方向上，堆疊並連接於上表面501a下，且於通道方向上，源極508與汲極509位於通道方向接面JN不同側，且由剖視圖第5A圖與上視圖第5B圖視之，汲極509與閘極511由高壓井區505隔開。
其中，接點區506a形成於基板501中，具有第一導電型，例如但不限於為P型，且於高度方向上，堆疊並連接於上表面501a之下。埋區507形成於基板501中，具有第二導電型，例如但不限於為N型，且於高度方向上，埋區507位於汲極509下方，且於通道方向上，埋區507之內側邊界IB，如圖所示，介於汲極509與通道方向接面JN之間，且埋區507並未位於源極508的正下方。其中，埋區507中之第二導電型(N型)雜質濃度，足以於上橋功率元件500在導通操作中，避免通道方向接面JN與汲極509間之高壓井區505完全空乏。
須說明的是，操作區503a指的是上橋 500元件於正常操作(即導通與不導通操作)時，電流、帶電粒子受電壓、電場影響而形成或/及移動的範圍，此為本領域中具有通常知識者所熟知，在此不予贅述。
此外，於通道方向上，通道方向接面JN與汲極509間之距離例如但不限於為如第5A圖所示之漂移長度L，且內側邊界IB於通道方向上，與汲極509間之距離d，大於漂移長度L之四分之一。
漂移氧化區504形成於基板501上之操作區503a中，且於高度方向上，漂移氧化區504堆疊並連接於高壓井區505，且於通道方向上，漂移氧化區504介於通道方向接面JN與汲極509之間。
第6A-6L圖顯示本發明的第五個實施例。第6A-6L圖顯示根據本發明之上橋功率元件300製造方法的上視與剖視示意圖。首先，如上視示意圖第6A與剖視示意圖第6B圖所示，提供P型基板301，其中，基板301例如但不限於為P型矽基板，亦可以為其他P型半導體基板。P型基板301於高度方向上(如第6B圖中粗虛線箭號所示的方向)，具有相對之上表面301a與下表面301b。接著如第6A與6B圖所示，形成磊晶層302於P型基板301上，且於高度方向上，具有相對上表面301a之磊晶層表面302a，磊晶層302堆疊並連接於上表面301a上。接著例如以離子植入製程，將第二導電型雜質，以加速離子的形式，如第6B圖中細虛線箭號所示意，植入定義的區域內形成高壓井區305於磊晶層302中，具有第二導電型，例如但不限於為N型，且於高度方向上，堆疊並連接於基板301之上表面301a上。須說明的是，埋區307形成於基板301與磊晶層302中，具有第二導電型，例如但不限於為N型，且於高度方向上，部分埋區307(在本實施例中，例如為下半部)位於基板301中，且另一部分(在本實施例中，例如為上半部)埋區307位於磊晶層302中，且埋區307例如但不限於以微影製程形成光阻層(未示出)為遮罩，以定義離子植入範圍，並以離子植入製程，將N型雜質，以加速離子的形式，植入定義的植入範圍內，而形成埋區離子植入區於基板301中，接著再將光阻層去除；接著再於磊晶層302形成後，以退火(anneal)製程步驟，將部分植入範圍內的N型雜質，熱擴散至磊晶層302中，以形成埋區307；此為本領域中具有通常知識者所熟知，在此不予贅述。
接下來，如上視示意圖第6C與剖視示意圖第6D圖所示，形成隔絕氧化區303於磊晶層302上，以定義操作區303a；同時或接著形成漂移氧化區304於磊晶層302上之操作區303a中，且於高度方向上，漂移氧化區304堆疊並連接於高壓井區305。其中，隔絕氧化區303與漂移氧化區304為如圖所示之區域氧化(local oxidation of silicon, LOCOS)結構或淺溝槽絕緣(shallow trench isolation, STI)結構。
接下來，如上視示意圖第6E與剖視示意圖第6F圖所示，形成本體區306於磊晶層302中，具有第一導電型，例如但不限於為P型，且於高度方向上，堆疊並連接於磊晶層表面302a下，且於通道方向上，本體區306與高壓井區305間具有通道方向接面JN，如第6E圖與第6F圖中粗實線所示意。
其中，例如但不限於以微影製程形成光阻層306b為遮罩，以定義離子植入範圍，並以離子植入製程，將P型雜質，以加速離子的形式，植入定義的植入範圍內，而形成本體區離子植入區於基板301中，接著再將光阻層去除。
接下來，如上視示意圖第6G與剖視示意圖第6H圖所示，形成閘極311於磊晶層302上，且於高度方向上，閘極311堆疊並連接於磊晶層表面302a上，且由剖視圖第6H圖與上視圖第6G圖視之，閘極311覆蓋至少部分通道方向接面JN，在本實施例中，例如但不限於覆蓋全部的通道方向接面JN。
接下來，如上視示意圖第6I與剖視示意圖第6J圖所示，形成源極308與汲極309於磊晶層302中，具有第二導電型，例如但不限於為N型，且於高度方向上，堆疊並連接於磊晶層表面302a下，且由剖視圖第6J圖與上視圖第6I圖視之，源極308位於本體區306中。汲極309形成於磊晶層302中，具有第二導電型，例如但不限於為N型，且於高度方向上，堆疊並連接於磊晶層表面302a下，且於通道方向上，源極308與汲極309位於通道方向接面JN不同側，且由剖視圖第6J圖視之，汲極309與閘極311由高壓井區305隔開。其中，例如在N型上橋功率元件300中，導通電流由N型汲極309流經高壓井區305與本體區306，而至源極308，此通道路徑是指因施加正電壓於閘極311，而於P型本體區306與閘極311接面處形成通道(channel)，因此導通操作時，導通電流由汲極309流至源極308，此為本領域中具有通常知識者所熟知，在此不予贅述。
源極308與汲極309例如但不限於由相同的微影製程步驟與相同的離子植入製程步驟所形成。如第6J圖所示，例如但不限於以微影製程形成光阻層308a與閘極311為遮罩，定義N型源極308與N型汲極309，並以離子植入製程，將N型雜質，以加速離子的形式，如第6J圖中虛線箭號所示意，植入定義的區域內，而形成N型源極308與N型汲極309於磊晶層表面302a下。
接下來，如上視示意圖第6K與剖視示意圖第6L圖所示，形成接點區306a於磊晶層302中，具有第一導電型，例如但不限於為P型，且於高度方向上，堆疊並連接於磊晶層表面302a下。接點區306a例如但不限於以微影製程形成光阻層306b為遮罩，以定義離子植入範圍，並以離子植入製程，將P型雜質，以加速離子的形式，植入定義的植入範圍內，而形成接點區離子植入區於磊晶層302中，接著再將光阻層去除；接著再以退火(anneal)製程步驟，將植入範圍內的P型雜質退火，以形成接點區306a；此為本領域中具有通常知識者所熟知，製程步驟細節在此不予贅述。
第7A與7B圖顯示先前技術上橋功率元件100，在各端電連接至不同的電壓時，空乏區的模擬示意圖。第7A圖顯示上橋功率元件100之汲極電壓為0.1V，閘極電壓為5V，且基板101電連接至0V時，其空乏區在高壓井區105下方邊界附近，空乏區範圍由上下兩條密虛線之間的區域所示意，模擬結果得知其導通電阻為231 mOhm-mm2。第7B圖顯示上橋功率元件100之汲極電壓為0.1V，閘極電壓為5V，且基板101電連接至-80V時，其空乏區在高壓井區105下方邊界附近，空乏區範圍由上下兩條密虛線之間的區域所示意，模擬結果得知其導通電阻為1284 mOhm-mm2。在一般正常的上橋功率元件100操作中，基板101會電連接至高電壓，例如但不限於如上述模擬的負值高電壓-80V，可以看出上橋功率元件100在導通操作時，其通道被空乏區夾止(pinch-off)，此結果造成第7B圖所示的操作模式，其所代表的先前技術上橋功率元件100之導通電阻值為1284  mOhm-mm2，相對於基板101電連接至0V，如第7A圖所示意的導通電阻值231 mOhm-mm2的五倍以上。
第8A與8B圖顯示根據本發明之上橋功率元件300，在各端電連接至不同的電壓時，空乏區的模擬示意圖。第8A圖顯示上橋功率元件300之汲極電壓為0.1V，閘極電壓為5V，且基板301電連接至0V時，其空乏區在高壓井區305下方邊界附近，空乏區範圍由上下兩條密虛線之間的區域所示意，模擬結果得知其導通電阻為226 mOhm-mm2。第8B圖顯示上橋功率元件300之汲極電壓為0.1V，閘極電壓為5V，且基板301電連接至-80V時，其空乏區在高壓井區305下方邊界附近，空乏區範圍由上下兩條密虛線之間的區域所示意，模擬結果得知其導通電阻為413 mOhm-mm2。在一般正常的上橋功率元件300操作中，基板301會電連接至高電壓，例如但不限於如上述模擬的負值高電壓-80V，可以看出上橋功率元件300在導通操作時，其通道未被空乏區完全夾止(pinch-off)，此結果造成第8B圖所示的操作模式，其所代表的根據本發明之上橋功率元件300之導通電阻值為413  mOhm-mm2，相對於基板301電連接至0V，如第8A圖所示意的導通電阻值226  mOhm-mm2不超過兩倍。因此相較於先前技術，本發明明顯改善導通電阻，提高元件應用範圍。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如臨界電壓調整區等；再如，微影技術並不限於光罩技術，亦可包含電子束微影技術；再如，導電型P型與N型可以互換，只需要其他區域亦作相應的互換即可。本發明的範圍應涵蓋上述及其他所有等效變化。
10‧‧‧切換式電源供應器
11‧‧‧控制電路
12‧‧‧位準偏移電路
13‧‧‧上橋驅動電路
14‧‧‧下橋驅動電路
100, 200, 300, 400, 500‧‧‧上橋功率元件
101, 201, 301, 401, 501‧‧‧基板
103, 203, 303, 403, 503‧‧‧隔絕氧化區
103a, 203a, 303a, 403a, 503a‧‧‧操作區
105, 205, 305, 405, 505‧‧‧高壓井區
106, 206, 306, 406, 506‧‧‧本體區
108, 208, 308, 408, 508‧‧‧源極
109, 209, 309, 409, 509‧‧‧汲極
111, 211, 311, 411, 511‧‧‧閘極
201a, 301a, 401a, 501a‧‧‧上表面
201b, 301b, 401b, 501b‧‧‧下表面
202, 302‧‧‧磊晶層
202a, 302a‧‧‧磊晶層表面
206a, 306a, 406a, 506a‧‧‧接點區
207, 307, 407, 507‧‧‧埋區
308a‧‧‧光阻層
IB‧‧‧內側邊界
d‧‧‧距離
GND‧‧‧接地電位
JN‧‧‧通道方向接面
L‧‧‧漂移長度
LG‧‧‧下橋開關
Vin‧‧‧輸入電壓
UG‧‧‧上橋開關
第1A圖顯示一種典型的切換式電源供應器控制電路10之示意圖。 第1B圖顯示一種習知上橋功率元件100。 第2A與2B圖顯示本發明的第一個實施例。 第3A與3B圖顯示本發明的第二個實施例。 第4A與4B圖顯示本發明的第三個實施例。 第5A與5B圖顯示本發明的第四個實施例。 第6A與6L圖顯示本發明的第五個實施例。 第7A與7B圖顯示先前技術上橋功率元件100，在各端電連接至不同的電壓時，空乏區的模擬示意圖。 第8A與8B圖顯示根據本發明之上橋功率元件300，在各端電連接至不同的電壓時，空乏區的模擬示意圖。
200‧‧‧上橋功率元件
201‧‧‧基板
201a‧‧‧上表面
201b‧‧‧下表面
202‧‧‧磊晶層
203‧‧‧隔絕氧化區
203a‧‧‧操作區
205‧‧‧高壓井區
206‧‧‧本體區
206a‧‧‧接點
207‧‧‧埋區
208‧‧‧源極
209‧‧‧汲極
211‧‧‧閘極
d‧‧‧距離
IB‧‧‧內側邊界
JN‧‧‧通道方向接面
L‧‧‧漂栘長度

Claims (20)

  1. 一種上橋(high-side)功率元件，包含： 一基板，具有第一導電型，且於一高度方向上，具有相對之一上表面與一下表面； 一磊晶層，形成於該基板上，具有相對該上表面之一磊晶層表面，且於該高度方向上，堆疊並連接於該上表面上； 一高壓井區，形成於該磊晶層中，具有第二導電型，且於該高度方向上，堆疊並連接於該基板之該上表面上； 一本體區，形成於該磊晶層中，具有第一導電型，且於該高度方向上，堆疊並連接於該磊晶層表面下，且於一通道方向上，該本體區與該高壓井區間具有一通道方向接面； 一閘極，形成於該磊晶層上，且於該高度方向上，該閘極堆疊並連接於該磊晶層表面上，且由上視圖視之，該閘極覆蓋至少部分該通道方向接面； 一源極，形成於該磊晶層中，具有第二導電型，且於該高度方向上，堆疊並連接於該磊晶層表面之下，且由上視圖視之，該源極位於該本體區中； 一汲極，形成於該磊晶層中，具有第二導電型，且於該高度方向上，堆疊並連接於該磊晶層表面下，且於該通道方向上，該源極與該汲極位於該通道方向接面不同側，且由上視圖視之，該汲極與該閘極由該高壓井區隔開；以及 一埋區，形成於該基板與該磊晶層中，具有第二導電型，且於該高度方向上，部分該埋區位於該基板中，且另一部分該埋區位於該磊晶層中，且於該通道方向上，該埋區之一內側邊界，介於該汲極與該通道方向接面之間，且該埋區並未位於該源極的正下方； 其中，該埋區中之第二導電型雜質濃度，足以於該上橋功率元件在一導通操作中，避免該通道方向接面與該汲極間之高壓井區完全空乏。
  2. 如申請專利範圍第1項所述之上橋功率元件，其中，於該通道方向上，該通道方向接面與該汲極間之距離為一漂移長度，且該內側邊界於該通道方向上，與該汲極間之距離大於該漂移長度之四分之一。
  3. 如申請專利範圍第1項所述之上橋功率元件，更包含一隔絕氧化區，形成於該磊晶層上，以定義一操作區，且該本體區、該源極、與該汲極，由上視圖視之，皆位於該操作區之中。
  4. 如申請專利範圍第3項所述之上橋功率元件，更包含一漂移氧化區，形成於該磊晶層上之該操作區中，且於該高度方向上，該漂移氧化區堆疊並連接於該高壓井區，且於該通道方向上，該漂移氧化區介於該通道方向接面與該汲極之間。
  5. 如申請專利範圍第1項所述之上橋功率元件，更包含一接點區，形成於該磊晶層中，具有第一導電型，且於該高度方向上，堆疊並連接於該磊晶層表面之下，且由上視圖視之，該接點區位於該本體區中。
  6. 一種上橋(high-side)功率元件製造方法，包含： 提供一基板，具有第一導電型，且於一高度方向上，具有相對之一上表面與一下表面； 形成一磊晶層於該基板上，具有相對該上表面之一磊晶層表面，且於該高度方向上，堆疊並連接於該上表面上； 形成一高壓井區於該磊晶層中，具有第二導電型，且於該高度方向上，堆疊並連接於該基板之該上表面上； 形成一本體區於該磊晶層中，具有第一導電型，且於該高度方向上，堆疊並連接於該磊晶層表面下，且於一通道方向上，該本體區與該高壓井區間具有一通道方向接面； 形成一閘極於該磊晶層上，且於該高度方向上，該閘極堆疊並連接於該磊晶層表面上，且由上視圖視之，該閘極覆蓋至少部分該通道方向接面； 形成一源極於該磊晶層中，具有第二導電型，且於該高度方向上，堆疊並連接於該磊晶層表面之下，且由上視圖視之，該源極位於該本體區中； 形成一汲極於該磊晶層中，具有第二導電型，且於該高度方向上，堆疊並連接於該磊晶層表面下，且於該通道方向上，該源極與該汲極位於該通道方向接面不同側，且由上視圖視之，該汲極與該閘極由該高壓井區隔開；以及 形成一埋區於該基板與該磊晶層中，具有第二導電型，且於該高度方向上，部分該埋區位於該基板中，且另一部分該埋區位於該磊晶層中，且於該通道方向上，該埋區之一內側邊界，介於該汲極與該通道方向接面之間，且該埋區並未位於該源極的正下方； 其中，該埋區中之第二導電型雜質濃度，足以於該上橋功率元件在一導通操作中，避免該通道方向接面與該汲極間之高壓井區完全空乏。
  7. 如申請專利範圍第6項所述之上橋功率元件製造方法，其中，於該通道方向上，該通道方向接面與該汲極間之距離為一漂移長度，且該內側邊界於該通道方向上，與該汲極間之距離大於該漂移長度之四分之一。
  8. 如申請專利範圍第6項所述之上橋功率元件製造方法，更包含形成一隔絕氧化區於該磊晶層上，以定義一操作區，且該本體區、該源極、與該汲極，由上視圖視之，皆位於該操作區之中。
  9. 如申請專利範圍第6項所述之上橋功率元件製造方法，更包含形成一漂移氧化區於該磊晶層上之該操作區中，且於該高度方向上，該漂移氧化區堆疊並連接於該高壓井區，且於該通道方向上，該漂移氧化區介於該通道方向接面與該汲極之間。
  10. 如申請專利範圍第6項所述之上橋功率元件製造方法，更包含形成一接點區於該磊晶層中，具有第一導電型，且於該高度方向上，堆疊並連接於該磊晶層表面之下，且由上視圖視之，該接點區位於該本體區中。
  11. 一種上橋(high-side)功率元件，包含： 一基板，具有第一導電型，且於一高度方向上，具有相對之一上表面與一下表面； 一高壓井區，形成於該基板中之該上表面之下，具有第二導電型； 一本體區，形成於該基板中，具有第一導電型，且於該高度方向上，堆疊並連接於該上表面下，且於一通道方向上，該本體區與該高壓井區間具有一通道方向接面； 一閘極，形成於該基板上，且於該高度方向上，該閘極堆疊並連接於該上表面上，且由上視圖視之，該閘極覆蓋至少部分該通道方向接面； 一源極，形成於該基板中，具有第二導電型，且於該高度方向上，堆疊並連接於該上表面之下，且由上視圖視之，該源極位於該本體區中； 一汲極，形成於該基板中，具有第二導電型，且於該高度方向上，堆疊並連接於該上表面下，且於該通道方向上，該源極與該汲極位於該通道方向接面不同側，且由上視圖視之，該汲極與該閘極由該高壓井區隔開；以及 一埋區，形成於該基板中，具有第二導電型，且於該高度方向上，該埋區位於該汲極下方，且於該通道方向上，該埋區之一內側邊界，介於該汲極與該通道方向接面之間，且該埋區並未位於該源極的正下方； 其中，該埋區中之第二導電型雜質濃度，足以於該上橋功率元件在一導通操作中，避免該通道方向接面與該汲極間之高壓井區完全空乏。
  12. 如申請專利範圍第11項所述之上橋功率元件，其中，於該通道方向上，該通道方向接面與該汲極間之距離為一漂移長度，且該內側邊界於該通道方向上，與該汲極間之距離大於該漂移長度之四分之一。
  13. 如申請專利範圍第11項所述之上橋功率元件，更包含一隔絕氧化區，形成於該基板上，以定義一操作區，且該本體區、該源極、與該汲極，由上視圖視之，皆位於該操作區之中。
  14. 如申請專利範圍第13項所述之上橋功率元件，更包含一漂移氧化區，形成於該基板上之該操作區中，且於該高度方向上，該漂移氧化區堆疊並連接於該高壓井區，且於該通道方向上，該漂移氧化區介於該通道方向接面與該汲極之間。
  15. 如申請專利範圍第11項所述之上橋功率元件，更包含一接點區，形成於該基板中，具有第一導電型，且於該高度方向上，堆疊並連接於該上表面之下，且由上視圖視之，該接點區位於該本體區中。
  16. 一種上橋(high-side)功率元件製造方法，包含： 提供一基板，具有第一導電型，且於一高度方向上，具有相對之一上表面與一下表面； 形成一高壓井區於該基板中，具有第二導電型； 形成一本體區於該基板中之該高壓井區上，具有第一導電型，且於該高度方向上，堆疊並連接於該高壓井區上，且於一通道方向上，該本體區與該高壓井區間具有一通道方向接面； 形成一閘極於該基板上，且於該高度方向上，該閘極堆疊並連接於該上表面上，且由上視圖視之，該閘極覆蓋至少部分該通道方向接面； 形成一源極於該基板中，具有第二導電型，且於該高度方向上，堆疊並連接於該上表面之下，且由上視圖視之，該源極位於該本體區中； 形成一汲極於該基板中，具有第二導電型，且於該高度方向上，堆疊並連接於該高壓井區上，且於該通道方向上，該源極與該汲極位於該通道方向接面不同側，且由上視圖視之，該汲極與該閘極由該高壓井區隔開；以及 形成一埋區於該基板中，具有第二導電型，且於該高度方向上，該埋區位於該汲極下方，且於該通道方向上，該埋區之一內側邊界，介於該汲極與該通道方向接面之間，且該埋區並未位於該源極的正下方； 其中，該埋區中之第二導電型雜質濃度，足以於該上橋功率元件在一導通操作中，避免該通道方向接面與該汲極間之高壓井區完全空乏。
  17. 如申請專利範圍第16項所述之上橋功率元件製造方法，其中，於該通道方向上，該通道方向接面與該汲極間之距離為一漂移長度，且該內側邊界於該通道方向上，與該汲極間之距離大於該漂移長度之四分之一。
  18. 如申請專利範圍第16項所述之上橋功率元件製造方法，更包含形成一隔絕氧化區於該基板上，以定義一操作區，且該本體區、該源極、與該汲極，由上視圖視之，皆位於該操作區之中。
  19. 如申請專利範圍第16項所述之上橋功率元件製造方法，更包含形成一漂移氧化區於該基板上之該操作區中，且於該高度方向上，該漂移氧化區堆疊並連接於該高壓井區，且於該通道方向上，該漂移氧化區介於該通道方向接面與該汲極之間。
  20. 如申請專利範圍第16項所述之上橋功率元件製造方法，更包含形成一接點區於該基板中，具有第一導電型，且於該高度方向上，堆疊並連接於該上表面之下，且由上視圖視之，該接點區位於該本體區中。
TW105114683A 2015-10-16 2016-05-12 上橋功率元件及其製造方法 TWI587506B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562242479P 2015-10-16 2015-10-16

Publications (2)

Publication Number Publication Date
TW201715727A true TW201715727A (zh) 2017-05-01
TWI587506B TWI587506B (zh) 2017-06-11

Family

ID=58524366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105114683A TWI587506B (zh) 2015-10-16 2016-05-12 上橋功率元件及其製造方法

Country Status (3)

Country Link
US (4) US10056480B2 (zh)
CN (1) CN106601785A (zh)
TW (1) TWI587506B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI641136B (zh) * 2017-06-12 2018-11-11 立錡科技股份有限公司 上橋功率元件及其製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148552A (zh) * 2017-06-16 2019-01-04 立锜科技股份有限公司 上桥功率元件及其制造方法
CN110690267B (zh) * 2018-07-06 2023-03-24 立锜科技股份有限公司 高压元件及其制造方法
TWI665802B (zh) * 2018-08-08 2019-07-11 立錡科技股份有限公司 高壓元件及其製造方法
CN110838512B (zh) * 2018-08-16 2023-02-28 立锜科技股份有限公司 高压元件及其制造方法
JP7195167B2 (ja) * 2019-02-08 2022-12-23 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
TW202137333A (zh) * 2020-03-24 2021-10-01 立錡科技股份有限公司 具有橫向絕緣閘極雙極性電晶體之功率元件及其製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000014215A (ko) * 1998-08-18 2000-03-06 김덕중 높은 신뢰도의 횡형 디모스 트랜지스터 및 그제조방법
KR100374627B1 (ko) * 2000-08-04 2003-03-04 페어차일드코리아반도체 주식회사 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자
KR100761825B1 (ko) * 2005-10-25 2007-09-28 삼성전자주식회사 횡형 디모스 (ｌｄｍｏｓ) 트랜지스터 및 그 제조 방법
CN101540339A (zh) * 2009-05-05 2009-09-23 浙江大学 高边nldmos结构
US8841723B2 (en) * 2010-03-10 2014-09-23 Richtek Technology Corporation, R.O.C. LDMOS device having increased punch-through voltage and method for making same
TWI408811B (zh) * 2011-02-25 2013-09-11 Richtek Technology Corp 高壓元件及其製造方法
JP2013191597A (ja) * 2012-03-12 2013-09-26 Semiconductor Components Industries Llc 半導体装置
US8686500B2 (en) * 2012-05-21 2014-04-01 Richtek Technology Corporation Double diffused metal oxide semiconductor device and manufacturing method thereof
TWI476926B (zh) * 2012-12-25 2015-03-11 Richtek Technology Corp 橫向雙擴散金屬氧化物半導體元件製造方法
CN104124274A (zh) * 2014-01-14 2014-10-29 西安后羿半导体科技有限公司 超结横向双扩散金属氧化物半导体场效应管及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI641136B (zh) * 2017-06-12 2018-11-11 立錡科技股份有限公司 上橋功率元件及其製造方法

Also Published As

Publication number Publication date
US20180342610A1 (en) 2018-11-29
US10056480B2 (en) 2018-08-21
US20180342611A1 (en) 2018-11-29
TWI587506B (zh) 2017-06-11
US20180342612A1 (en) 2018-11-29
US10326016B2 (en) 2019-06-18
US20170110575A1 (en) 2017-04-20
US10236376B2 (en) 2019-03-19
CN106601785A (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
TWI587506B (zh) 上橋功率元件及其製造方法
US8722477B2 (en) Cascoded high voltage junction field effect transistor
CN107425057B (zh) 包括在衬底中设有栅极电极区的晶体管的半导体结构及其形成方法
JP2008244092A (ja) 半導体装置、及び半導体装置の製造方法
US8835258B2 (en) High voltage device and manufacturing method thereof
TWI650866B (zh) 高壓元件及其製造方法
TWI621273B (zh) 具有可調整臨界電壓之高壓空乏型mos元件及其製造方法
US8686500B2 (en) Double diffused metal oxide semiconductor device and manufacturing method thereof
TW201519446A (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
US10615079B2 (en) Semiconductor device and method for manufacturing the same
KR20190140205A (ko) 고전압 반도체소자 및 그 제조방법
KR100947941B1 (ko) 반도체 소자 및 그 제조방법
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
JP2014022487A (ja) 半導体装置
JPH10321853A (ja) 高耐圧半導体装置
US10325981B2 (en) High-side power device and manufacturing method thereof
TWI453911B (zh) 級聯的高壓結型場效應電晶體裝置及其製備方法
KR20100092225A (ko) 문턱전압 조절 영역을 갖는 반도체소자의 제조방법
TWI781289B (zh) 製造高電壓半導體裝置的方法
CN108807379B (zh) 具有可调整临界电压的高压耗尽型mos元件及其制造方法
TWI469349B (zh) 高壓元件及其製造方法
TW201729302A (zh) 具有雙井區之金屬氧化物半導體元件及其製造方法
JP5081030B2 (ja) 半導体装置及びその製造方法
TW201351646A (zh) 雙擴散汲極金屬氧化物半導體元件及其製造方法