JP2015153781A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015153781A
JP2015153781A JP2014023854A JP2014023854A JP2015153781A JP 2015153781 A JP2015153781 A JP 2015153781A JP 2014023854 A JP2014023854 A JP 2014023854A JP 2014023854 A JP2014023854 A JP 2014023854A JP 2015153781 A JP2015153781 A JP 2015153781A
Authority
JP
Japan
Prior art keywords
region
semiconductor
range
impurity
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014023854A
Other languages
English (en)
Other versions
JP6003919B2 (ja
Inventor
明徳 榊原
Akinori Sakakibara
明徳 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014023854A priority Critical patent/JP6003919B2/ja
Priority to US14/611,359 priority patent/US9412826B2/en
Publication of JP2015153781A publication Critical patent/JP2015153781A/ja
Application granted granted Critical
Publication of JP6003919B2 publication Critical patent/JP6003919B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体素子をより微細化する技術を提供する。【解決手段】半導体装置１０の製造方法は、Ｓｉを含有し、第１導電型のボディ領域３６を有する半導体基板１１を用いる。本製造方法は、工程（ａ）：ボディ領域３６の表面のうちの第１範囲に第１導電型の第１不純物を注入。工程（ｂ）：上記表面のうちの第２範囲に第２導電型の第２不純物を注入することで、第２範囲に露出する第２導電型の半導体領域４０を形成。工程（ｃ）：上記表面のうちの第１範囲と少なくとも部分的に重複すると共に、第２範囲に隣接する第３範囲に第１不純物の注入深さよりも浅く、第１不純物と第２不純物の両者よりも多いドーズ量で荷電粒子を注入。シリサイド層４４形成工程：工程（ａ）〜（ｃ）の実施後に、上記表面のうちの第２範囲及び第３範囲に金属４３を堆積させ、金属４３と半導体基板１１を反応させる、を備える。【選択図】図１

Description

本明細書に開示する技術は、半導体装置及びその製造方法に関する。
半導体装置の小型化に伴い、半導体素子を微細化する研究が進められている。半導体素子を微細化すると、半導体基板の表面に配置されている電極と半導体領域とのコンタクト面積が減少し、コンタクト抵抗が増加するという問題が生じる。そこで、半導体基板の表面にコンタクト用のトレンチを形成し、その内部に、半導体基板の表面電極と電気的に接続される電極を埋め込む、いわゆるトレンチコンタクト構造を有する半導体装置が開発されている（特許文献１参照）。特許文献１の構成によると、電極が、トレンチの底面及び側面において半導体領域と接触することで、電極と半導体領域との接触面積が増大する。このため、半導体素子の微細化に起因してコンタクト抵抗が増加することを抑制できる。
特許第４８９０７８０号公報
特許文献１では、コンタクト用のトレンチは、フォトリソグラフィ技術を用いて形成される。即ち、フォトマスクを用いて半導体基板の表面にパターニングを行い、その後エッチングすることによりトレンチが形成される。フォトマスクを用いてトレンチを形成する方法では、フォトマスクの寸法公差及び／又はフォトマスクの位置ずれによりトレンチを所望の位置に形成することができない場合があり、半導体素子の微細化には限界がある。本明細書では、コンタクト抵抗が低い電極を形成することが可能であり、かつ、半導体素子の微細化が可能な技術を提供する。
本明細書は、Ｓｉを含有しており、第１導電型のボディ領域を有する半導体基板を用いて半導体装置を製造する方法を開示する。この製造方法は、工程（ａ）〜（ｃ）と、シリサイド層を形成する工程を備える。工程（ａ）では、ボディ領域の表面のうちの第１範囲に第１導電型の第１不純物を注入する。工程（ｂ）では、上記表面のうちの第２範囲に第２導電型の第２不純物を注入することによって、第２範囲に露出する第２導電型の半導体領域を形成する。工程（ｃ）では、上記表面のうちの第１範囲と少なくとも部分的に重複するとともに、第２範囲に隣接する第３範囲に、第１不純物の注入深さよりも注入深さが浅くなるように、第１不純物よりも多いドーズ量かつ第２不純物よりも多いドーズ量で荷電粒子を注入する。シリサイド層を形成する工程では、工程（ａ）〜（ｃ）の実施後に、上記表面のうちの第２範囲及び第３範囲に金属を堆積させ、金属と半導体基板を反応させてシリサイド層を形成する。
る。
上記の半導体装置の製造方法では、工程（ａ）でボディ領域の表面のうちの第１範囲に第１不純物を注入する。これによって、第１範囲に露出する第１導電型不純物濃度が高い半導体領域（以下、半導体領域Ａという）が形成される。工程（ｂ）では、第２範囲に露出する第２導電型の半導体領域（以下、半導体領域Ｂという）が形成される。工程（ｃ）では、第１範囲と少なくとも部分的に重複する第３範囲に、荷電粒子を注入する。このときの荷電粒子のドーズ量は、第１不純物及び第２不純物のドーズ量よりも多い。このため、荷電粒子が注入された半導体領域（以下、半導体領域Ｃという）における結晶欠陥密度が上昇する。荷電粒子は、第１不純物の注入深さよりも浅い注入深さで注入される。このため、第１範囲と第３範囲とが重複する範囲では、半導体領域Ａのうちの浅い領域（半導体基板の表面に近い領域）に、結晶欠陥密度が高い半導体領域Ｃが形成される。シリサイド層を形成する工程では、上記表面のうちの第２範囲（即ち、半導体領域Ｂの表面）及び第３範囲（即ち、半導体領域Ｃの表面）に金属を堆積させ、金属と半導体基板を反応させる。金属と半導体基板との反応速度は、結晶欠陥密度が高い領域ほど大きい。このため、金属と半導体基板との反応は、半導体領域Ｃで半導体領域Ｂよりも速く進行する。従って、半導体領域Ｃでは半導体領域Ｂよりも深い位置までシリサイド層が形成される。半導体領域Ｂに形成されるシリサイド層は、残存する半導体領域Ｂの表面に接触する。半導体領域Ｃに形成されるシリサイド層は、残存する半導体領域Ｂの側面に接触する。このように、上記の方法によって形成されたシリサイド層は、残存する半導体領域Ｂの表面と側面の両方に接触する。このため、このシリサイド層は、半導体領域Ｂに対するコンタクト抵抗が低い。また、上記の通り、半導体領域Ｃの裏面側（半導体領域Ｃよりも深い位置）には、半導体領域Ａが形成されている。したがって、半導体領域Ｃに形成されるシリサイド層は、半導体領域Ａの表面とも接触する。
以上に説明したように、上記の方法により形成されたシリサイド層は、半導体領域Ａ及びＢに対してコンタクトする電極となる。特に、シリサイド層は、半導体領域Ｂに対して低抵抗でコンタクトする電極となる。また、この方法によれば、荷電粒子が注入された半導体領域Ｃに深いシリサイド層が形成される。荷電粒子の注入範囲は、従来技術のような電極を形成するためのトレンチよりも高い精度で制御することができる。したがって、この製造方法によれば、半導体素子の微細化が可能である。
なお、工程（ｃ）における「注入深さ」とは、注入する物質の進入が停止する平均深さを意味する。また、「第２範囲に隣接する第３範囲」とは、第３範囲の一部が第２範囲と隣接しており、第３範囲のその他の部分が第２範囲と重複している場合も含む。また、上述した工程（ａ）、（ｂ）及び（ｃ）は、どのような順序で行ってもよい。
本明細書はまた、Ｓｉを含有する半導体基板と半導体基板の表面に形成されたシリサイド層を備えた半導体装置を開示する。半導体装置は、第１導電型の第１半導体領域と、第２導電型の第２半導体領域と、第２導電型のドリフト領域と、ゲートトレンチと、絶縁層と、ゲート電極を備える。第１半導体領域は、シリサイド層に接する。第２半導体領域は、シリサイド層及び第１半導体領域に接する。ドリフト領域は、第１半導体領域の裏面側に形成されており、第１半導体領域によって第２半導体領域から分離されている。ゲートトレンチは、第１半導体領域及び第２半導体領域を貫通してドリフト領域にまで延びる。絶縁層は、ゲートトレンチ内に配置されている。ゲート電極は、ゲートトレンチ内に配置され、絶縁層を介して第１半導体領域と対向している。シリサイド層は、第２半導体領域の表面に接する第１部分と、第１部分よりも深い位置まで延びており、第２半導体領域の側面に接する第２部分と、第１部分よりも深く、かつ、第２部分よりも浅い位置まで延びており、第１半導体領域の表面に接する第３部分を有している。
この半導体装置では、シリサイド層のコンタクト抵抗が低減される。
実施例１の半導体装置の縦断面図を示す。 実施例１の範囲１００の拡大断面図を示す。 実施例１の半導体装置の製造方法を示し、低濃度領域を形成した状態を示す。 実施例１の半導体装置の製造方法を示し、第１不純物を注入した状態を示す。 実施例１の半導体装置の製造方法を示し、荷電粒子を注入した状態を示す。 実施例１の半導体装置の製造方法を示し、第２不純物を注入した状態を示す。 実施例１の半導体装置の製造方法を示し、半導体基板の表面に金属を堆積させた状態を示す。 実施例１の半導体装置の製造方法を示し、金属と半導体基板を反応させてシリサイド層を形成した状態を示す。
以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
（特徴１） 実施例の半導体装置の製造方法では、第１不純物の注入と荷電粒子の注入を同一のマスクを用いて実施し、第２範囲と第３範囲が部分的に重複してもよい。この製造方法によると、第２範囲と第３範囲が重複している範囲（以下、重複範囲という）では、これらが重複していない範囲と比較して、金属と半導体基板との反応がより速く進行する。このため、重複範囲に形成されるシリサイド層は、第１不純物の注入領域に対してより広い面積で接触することができる。この結果、シリサイド層と第１不純物の注入領域の間のコンタクト抵抗を低減することができる。
（特徴２） 上記特徴１に加えて、実施例の半導体装置の製造方法では、第２不純物の注入深さが、荷電粒子の注入深さよりも深くてもよい。この方法によれば、シリサイド層と第１不純物の注入領域との接触面積をより増加させることができる。
（半導体装置１０）
図１に示すように、本実施例の半導体装置１０はケイ素（Ｓｉ）で形成された半導体基板１１を備えている。なお、以下の説明において、ｚ方向は半導体基板１１の厚み方向を意味し、ｘ方向はｚ方向に垂直な一方向を意味し、ｙ方向はｘ方向及びｙ方向に垂直な方向を意味する。半導体基板１１の上面１１ａ（図１の二点鎖線で示す面）には、複数のシリサイド電極４４が形成されている。各シリサイド電極４４は、ｙ方向に沿って長く延びている。各シリサイド電極４４は、ニッケルシリサイド（ＮｉＳｉ）により形成されている。
各シリサイド電極４４の下側には、ｎ＋型のエミッタ領域４０が形成されている。エミッタ領域４０は、シリサイド電極４４のｘ方向の両端部の下側に形成されている。エミッタ領域４０は、シリサイド電極４４とオーミック接触している。
シリサイド電極４４及びエミッタ領域４０の下側には、ボディ領域３７が形成されている。ボディ領域３７は、シリサイド電極４４及びエミッタ領域４０と接している。ボディ領域３７は、ｐ型不純物濃度が高いコンタクト領域３８と、コンタクト領域３８よりもｐ型不純物濃度が低い低濃度領域３６を有している。コンタクト領域３８は、シリサイド電極４４の中央部の下側に形成されている。コンタクト領域３８は、シリサイド電極４４とオーミック接触している。低濃度領域３６は、エミッタ領域４０及びコンタクト領域３８の下側に形成されている。低濃度領域３６は、エミッタ領域４０及びコンタクト領域３８に接している。
ボディ領域３７の下側には、ｎ−型のドリフト領域３２が形成されている。ドリフト領域３２は、低濃度領域３６によってエミッタ領域４０及びコンタクト領域３８から分離されている。ドリフト領域３２の不純物濃度は、エミッタ領域４０の不純物濃度よりも低い。
ドリフト領域３２の下側には、ｐ＋型のコレクタ領域３０が形成されている。コレクタ領域３０は、半導体基板１１の下面１１ｂに臨む範囲に形成されている。コレクタ領域３０の不純物濃度は、ボディ領域３６の不純物濃度より高い。コレクタ領域３０は、ドリフト領域３２に接している。コレクタ領域３０は、ドリフト領域３２によって低濃度領域３６から分離されている。
半導体基板１１の上面１１ａには、複数のゲートトレンチ２４が形成されている。各ゲートトレンチ２４は、ｙ方向に沿って長く延びている。各ゲートトレンチ２４は、半導体基板１１の上面１１ａからエミッタ領域４０及びボディ領域３７を貫通しており、ドリフト領域３２に達している。各ゲートトレンチ２４の内面は、ゲート絶縁膜２６によって覆われている。各ゲートトレンチ２４内には、ゲート電極１６が形成されている。ゲート電極１６の下端は、ボディ領域３７の下面より深い位置に配置されている。ゲート電極１６は、絶縁膜２６によって半導体領域から絶縁されている。ゲート電極１６は、絶縁膜２６を介してボディ領域３７及びエミッタ領域４０に対向している。ゲート電極１６の上面は、キャップ絶縁膜４５によって覆われている。
半導体基板１１の下面１１ｂにはコレクタ電極２８が形成されている。コレクタ電極２８は、半導体基板１１の下面１１ｂの全面に形成されている。コレクタ電極２８は、コレクタ領域３０とオーミック接触している。
シリサイド電極４４及びキャップ絶縁膜４５の上面にはアルミニウム電極４６が形成されている。シリサイド電極４４はアルミニウム電極４６に電気的に接続されている。シリサイド電極４４及びアルミニウム電極４６により、エミッタ電極４８が構成されている。エミッタ電極４８は、キャップ絶縁膜４５によってゲート電極１６から絶縁されている。
シリサイド電極４４、エミッタ領域４０及びコンタクト領域３８の位置関係について、図２を参照してより詳細に説明する。図２に示すように、シリサイド電極４４は、隣接するゲートトレンチ２４の間（厳密には、隣接するキャップ絶縁膜４５の端面から端面までの間）に形成されている。シリサイド電極４４は、半導体基板１１の上面１１ａから所定の深さまで延びている。図示するように、シリサイド電極４４の深さ（即ち、シリサイド電極４４の上端から下端までの距離）は、ｘ方向の位置に応じて変化する。シリサイド電極４４は、その深さに応じて部分Ｐ１、Ｐ２、Ｐ３に区画することができる。部分Ｐ３はシリサイド電極４４のｘ方向の中央部であり、部分Ｐ１は最もゲートトレンチ２４に近い部分（即ち、シリサイド電極４４のｘ方向の端部）であり、部分Ｐ２は部分Ｐ３と部分Ｐ１の間の部分である。シリサイド電極４４の深さは、部分Ｐ１において最も浅く、部分Ｐ２において最も深い。部分Ｐ３の深さは、部分Ｐ２よりも浅く、部分Ｐ１よりも深い。部分Ｐ１は、エミッタ領域４０の上側に配置されている。エミッタ領域４０は、部分Ｐ１のシリサイド電極４４の下面４２ｅ及び部分Ｐ２のシリサイド電極４４の側面４２ｄに接している。部分Ｐ２及びＰ３は、コンタクト領域３８の上側に配置されている。半導体基板１１の上面１１ａを平面視したときに、コンタクト領域３８が占める範囲は、シリサイド電極４４の部分Ｐ２及び部分Ｐ３が占める範囲と一致している。コンタクト領域３８は、部分Ｐ２のシリサイド電極４４の下面４２ｃ及び側面４２ｂ及び部分Ｐ３のシリサイド電極４４の下面４２ａと接している。
次に、図３〜図８を参照して、半導体装置１０の製造方法について説明する。最初に、図３に示すように、イオン注入等によって、ｎ−型のドリフト領域３２を有する半導体基板１１（シリコンウエハ）の上面１１ａに露出するようにｐ−型の低濃度領域３６を形成する。
次に、図４に示すように、半導体基板１１の上面１１ａにマスク１２を形成し、上面１１ａに向かってボロンをイオン注入する。ボロンイオンは、マスク１２の開口内の半導体基板１１に注入される。これによって、イオン注入領域のｐ型不純物濃度が上昇し、高濃度領域３８（即ち、コンタクト領域３８）が形成される。
次に、図５に示すように、上述したボロンイオンの注入工程と同一のマスク１２を用いて、半導体基板１１の上面１１ａに向かってアルゴンイオンを注入する。アルゴンイオンは、マスク１２の開口内の半導体基板１１に注入される。即ち、アルゴンイオンは、上面１１ａのうちのボロンイオンの注入範囲と同じ範囲に注入される。アルゴンのドーズ量は、ボロンのドーズ量よりも大幅に多い。例えば、アルゴンのドーズ量をボロンのドーズ量の１０倍とすることができる。具体的には、領域３９におけるアルゴンの濃度は、約１．０×１０２０［ｃｍ−３］である。このため、アルゴンが注入された領域内に高密度に結晶欠陥が形成される。これによって、アルゴンの注入領域に多数の結晶欠陥を有する高密度結晶欠陥領域３９が形成される。また、ここでは、ボロンのイオン注入時よりも低い注入エネルギーでアルゴンをイオン注入する。したがって、アルゴンの平均停止位置は、ボロンの平均停止位置よりも浅くなる。このため、高密度結晶欠陥領域３９は、高濃度領域３８の下端よりも浅い位置に形成される。
次に、マスク１２を除去し、図６に示すように、半導体基板１１の上面１１ａにマスク１４を形成する。マスク１４は、高密度結晶欠陥領域３９上に形成される。また、マスク１４の幅（即ち、ｘ方向の長さ）は、高密度結晶欠陥領域３９の幅よりも短い。次に、半導体基板１１の上面１１ａに向かって窒素イオンを注入する。窒素イオンは、マスク１４の開口内の半導体基板１１に注入される。これによって、イオン注入領域にｎ型のエミッタ領域４０が形成される。なお、マスク１４の幅が高密度結晶欠陥領域３９の幅よりも短いので、マスク１４の両側に高密度結晶欠陥領域３９が露出している。従って、窒素の注入範囲は、ボロンの注入範囲（即ち、高濃度領域３８）及びアルゴンの注入範囲（即ち、高密度結晶欠陥領域３９）と部分的に重複する。また、窒素は、ボロンの注入エネルギーよりも低く、アルゴンの注入エネルギーよりも高い注入エネルギーで注入される。このため、エミッタ領域４０の深さは、高濃度領域３８よりも浅く、高密度結晶欠陥領域３９よりも深くなる。以下では、ボロン、窒素及びアルゴンが注入された領域６０を重複領域６０と呼び、ボロンと窒素が注入された領域６２を重複領域６２と呼ぶ。重複領域６２は、重複領域６０の下側に位置する。
上述したイオン注入の後に、アニール処理を実施し、イオン注入によって生じた結晶欠陥を回復させると共に、エミッタ領域４０及びボディ領域３７内の不純物を活性化させる。なお、アニール処理後においても、半導体基板１１内には結晶欠陥が残存する。特に、高密度結晶欠陥領域３９には極めて高密度で結晶欠陥が存在するため、アニール処理後も高密度結晶欠陥領域３９に多数の結晶欠陥が残存する。
続いて、マスク１４を除去した後に、図７に示すように、半導体基板１１にゲートトレンチ２４、絶縁膜２６、ゲート電極１６、キャップ絶縁膜４５を形成する。次に、半導体基板１１の上面１１ａ（別言すれば、エミッタ領域４０の上面及び高密度結晶欠陥領域３９の上面）に、金属４３を堆積させ、１回目のアニール処理を実施する。金属４３にはニッケル（Ｎｉ）が用いられる。これにより、図８に示すように、金属４３を半導体基板１１のＳｉと反応させてニッケルシリサイドからなるシリサイド電極４４を形成する。アニール処理は、シリサイド電極４４が少なくとも高密度結晶欠陥領域３９の下面に形成されるまで実施する（即ち、シリサイド反応が、少なくとも高密度結晶欠陥領域３９の下面の深さまで進行するまで実施する）。
シリサイド反応は、半導体基板１１のうち結晶欠陥密度が高い領域ほど速く進行する。このため、シリサイド反応は、エミッタ領域４０よりも高密度結晶欠陥領域３９で速く進行する。したがって、高密度結晶欠陥領域３９（即ち、高濃度領域３８の上側）に形成されるシリサイド電極４４は、エミッタ領域４０の上側に形成されるシリサイド電極４４よりも深い位置まで延びるように形成される。
また、高密度結晶欠陥領域３９の中でも、重複領域６０では結晶欠陥密度が特に高い。これは、重複領域６０にはボロン、窒素及びアルゴンが注入されたためである。したがって、重複領域６０では、重複領域６０の外側の高密度結晶欠陥領域３９よりも速くシリサイド反応が進行する。さらに、重複領域６２には、ボロン及びアルゴンが注入されているため、重複領域６２における結晶欠陥密度は、ボロンだけが注入された高濃度領域３８よりも高い。したがって、重複領域６２では、高濃度領域３８よりも速くシリサイド反応が進行する。このため、シリサイド電極４４は、重複領域６０、６２において、重複領域６０、６２の間に位置する高密度結晶欠陥領域３９よりも深い位置まで延びるように形成される。したがって、図２に示すように、シリサイド電極４４の下端の位置は、部分Ｐ２において部分Ｐ３よりも深くなり、部分Ｐ３において部分Ｐ１よりも深くなる。その結果、部分Ｐ２におけるシリサイド電極４４の側面４２ｄが、エミッタ領域４０に接触し、部分Ｐ２におけるシリサイド電極４４の側面４２ｂが高濃度領域３８に接触する。
１回目のアニール処理の終了後に、半導体基板１１と反応しなかった金属４３を薬液を用いて除去し、２回目のアニール処理を実施する。２回目のアニール処理は、１回目のアニール処理よりも高温で実施される。
その後、図１に示すように、シリサイド電極４４の上面にアルミニウム電極４６を形成する。シリサイド電極４４及びアルミニウム電極４６により、エミッタ電極４８が形成される。次に、半導体基板１１の下面１１ｂにイオン注入を行うことで、コレクタ領域３０を形成する。次に、半導体基板１１の下面１１ｂにコレクタ電極２８を形成する。以上の工程により、半導体装置１０が製造される。
以上に説明したように、この半導体装置１０の製造方法では、半導体基板１１の上面１１ａに露出する領域に、結晶欠陥を多く含む高密度結晶欠陥領域３９を意図的に形成し、その下面にコンタクト領域３８を、その側面にエミッタ領域４０を形成する。そして、半導体基板１１の上面１１ａにニッケルを堆積させてアニール処理を実施することにより、ニッケルと半導体基板１１をシリサイド反応させてシリサイド電極４４を形成する。シリサイド反応は、結晶欠陥密度が高い領域ほど速く進行する。このため、高密度結晶欠陥領域３９に形成されるシリサイド電極４４の厚みのほうが、エミッタ領域４０に形成されるシリサイド電極４４よりも厚くなり、シリサイド電極４４に段差が形成される（図２参照）。この結果、エミッタ領域４０は、その上面でシリサイド電極４４と接触するだけではなく、その側面でシリサイド電極４４の段差の側面４２ｄと接触する。このため、この方法によれば、エミッタ領域４０に対してコンタクト抵抗が低いシリサイド電極４４を形成することができる。
また、イオン注入により形成する高密度結晶欠陥領域３９は、高精度に形成することができる。このため、深い位置まで延びるシリサイド電極４４（即ち、部分Ｐ２及びＰ３のシリサイド電極４４）を高精度に形成することができる。特に、実施例の製造方法では、高濃度領域３８に対するイオン注入工程と同じマスクを用いて、高密度結晶欠陥領域３９に対するイオン注入を実施する。このため、深い位置まで延びるシリサイド電極４４を、高濃度領域３８上に自己整合的に形成することが可能となる。したがって、この方法によれば、深い位置まで延びるシリサイド電極４４を高濃度領域３８上に高精度に形成することが可能であり、半導体素子をより微細化することができる。
また、実施例１の製造方法では、アルゴンの注入領域と窒素の注入領域が重複領域６０において重複する。さらに、実施例１の製造方法によると、エミッタ領域４０は、高密度結晶欠陥領域３９よりも深さが深くなるように形成される。このため、ボロンの注入領域と窒素の注入領域が、重複領域６２において重複する。したがって、局所的に深いシリサイド電極４４（即ち、部分Ｐ２）を形成することができる。この結果、コンタクト領域３８は、シリサイド電極４４の下面４２ａと接触するだけでなく、シリサイド電極４４の側面４２ｂとも接触する。これにより、コンタクト領域３８とシリサイド電極４４とのコンタクト抵抗を低減することができる。
また、従来のように半導体基板にコンタクトトレンチを形成し、その内部に金属膜を成膜する場合には、成膜時の金属粒子の直進性が高いため、コンタクトトレンチの側壁に金属膜が成膜され難く、半導体領域のコンタクト抵抗を低減し難いという問題がある。実施例１の製造方法によると、このような問題が生じず、コンタクト領域３８及びエミッタ領域４０は、シリサイド電極４４の側面と確実に接触する。従って、これらの領域３８、４０のコンタクト抵抗を確実に低減することができる。
また、実施例１の製造方法によると、アルゴンは、ボロンのイオン注入時と同一のマスクを用いてイオン注入される。このため、アルゴンのイオン注入のために新たにマスクを準備する必要がなく、高密度結晶欠陥領域３９を低コストで形成することができる。
なお、上述した実施例では、重複領域６２が設けられるように各イオンの注入範囲が設定されていたが、重複領域６２が設けられなくてもよい。即ち、エミッタ領域４０を形成するためのボロンの注入深さが、高密度結晶欠陥領域３９を形成するためのアルゴンの注入深さよりも浅くてもよい。このような構成でも、重複領域６０が設けられていれば、部分Ｐ２に深いシリサイド電極４４を形成することができる。
また、上述した実施例では、重複領域６０が設けられるように各イオンの注入範囲が設定されていたが、重複領域６０が設けられなくてもよい。この場合、シリサイド電極４４に部分Ｐ２が形成されない。このような構成でも、部分Ｐ３は部分Ｐ１よりも深く形成されるので、エミッタ領域４０はその上面及び側面においてシリサイド電極４４と接触する。このような構成でも、シリサイド電極４４とエミッタ領域４０のコンタクト抵抗を低減することができる。
また、上述した実施例では、ボロンの注入とアルゴンの注入において同一のマスクを使用した。しかしながら、アルゴンの注入においてボロンの注入とは異なるマスクを使用してもよい。このような構成でも、イオン注入用のマスクは高精度に形成することができるため、アルゴンの注入範囲を高精度に制御することができる。したがって、半導体素子を微細化することができる。
また、上述した実施例では、ボロンの注入範囲と重複する範囲に窒素を注入したが、これらの注入範囲は重複していなくてもよく、また、これらの注入範囲が互いに分離されていてもよい。このような構成でも、窒素の注入範囲に隣接する位置にアルゴンが注入されれば、エミッタ領域４０に隣接して高密度結晶欠陥領域３９が形成される。即ち、エミッタ領域４０に隣接して、深いシリサイド電極４４が形成される。したがって、エミッタ領域４０はシリサイド電極４４の側面とコンタクトすることが可能である。このような構成でも、シリサイド電極４４とエミッタ領域４０のコンタクト抵抗を低減することができる。
以上、本明細書が開示する技術の実施例について詳細に説明したが、これらは例示にすぎず、本明細書が開示する半導体装置及びその製造方法は、上記の実施例を様々に変形、変更したものが含まれる。例えば、イオン注入工程では、アルゴンの代わりに、キセノンなどの希ガス元素を注入してもよいし、ｐ型の不純物またはｎ型の不純物を注入してもよい。即ち、領域３９の結晶欠陥密度を他の半導体領域の結晶欠陥密度より高くできるのであれば、注入する物質の種類は問わない。また、上記の製造方法は、ＩＧＢＴの製造方法に限られず、ｎ型／ｐ型ＭＯＳＦＥＴまたはその他の半導体素子の製造方法に用いられてもよい。また、金属４３はＴｉなどの金属であってもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１１：半導体基板
１２：マスク
１６：ゲート電極
２４：ゲートトレンチ
２６：絶縁膜
３２：ドリフト領域
３６：低濃度領域
３７：ボディ領域
３８：コンタクト領域（高濃度領域）
４０：エミッタ領域
４３：金属
４４：シリサイド電極

Claims (4)

  1. Ｓｉを含有しており、第１導電型のボディ領域を有する半導体基板を用いて半導体装置を製造する方法であって、
    前記ボディ領域の表面のうちの第１範囲に第１導電型の第１不純物を注入する工程（ａ）と、
    前記表面のうちの第２範囲に第２導電型の第２不純物を注入することによって、前記第２範囲に露出する第２導電型の半導体領域を形成する工程（ｂ）と、
    前記表面のうちの前記第１範囲と少なくとも部分的に重複するとともに、前記第２範囲に隣接する第３範囲に、前記第１不純物の注入深さよりも注入深さが浅くなるように、前記第１不純物よりも多いドーズ量かつ前記第２不純物よりも多いドーズ量で荷電粒子を注入する工程（ｃ）と、
    前記工程（ａ）〜（ｃ）の実施後に、前記表面のうちの前記第２範囲及び前記第３範囲に金属を堆積させ、前記金属と前記半導体基板を反応させてシリサイド層を形成する工程、を備える方法。
  2. 前記第１不純物の注入と前記荷電粒子の注入を同一のマスクを用いて実施し、
    前記第２範囲と前記第３範囲が部分的に重複する、請求項１の方法。
  3. 前記第２不純物の注入深さが、前記荷電粒子の注入深さよりも深い請求項２の方法。
  4. Ｓｉを含有する半導体基板と前記半導体基板の表面に形成されたシリサイド層を備えた半導体装置であって、
    前記シリサイド層に接する第１導電型の第１半導体領域と、
    前記シリサイド層及び前記第１半導体領域に接する第２導電型の第２半導体領域と、
    前記第１半導体領域の裏面側に形成されており、前記第１半導体領域によって前記第２半導体領域から分離されている第２導電型のドリフト領域と、
    前記第１半導体領域及び前記第２半導体領域を貫通して前記ドリフト領域にまで延びるゲートトレンチと、
    前記ゲートトレンチ内に配置されている絶縁層と、
    前記ゲートトレンチ内に配置され、前記絶縁層を介して前記第１半導体領域と対向しているゲート電極、
    を備え、
    前記シリサイド層は、前記第２半導体領域の表面に接する第１部分と、前記第１部分よりも深い位置まで延びており、前記第２半導体領域の側面に接する第２部分と、前記第１部分よりも深く、かつ、前記第２部分よりも浅い位置まで延びており、前記第１半導体領域の表面に接する第３部分を有している、
    半導体装置。
JP2014023854A 2014-02-10 2014-02-10 半導体装置及びその製造方法 Expired - Fee Related JP6003919B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014023854A JP6003919B2 (ja) 2014-02-10 2014-02-10 半導体装置及びその製造方法
US14/611,359 US9412826B2 (en) 2014-02-10 2015-02-02 Method for manufacturing semiconductor device using a semiconductor substrate including silicon and a first conductivity type body region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014023854A JP6003919B2 (ja) 2014-02-10 2014-02-10 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015153781A true JP2015153781A (ja) 2015-08-24
JP6003919B2 JP6003919B2 (ja) 2016-10-05

Family

ID=53775657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014023854A Expired - Fee Related JP6003919B2 (ja) 2014-02-10 2014-02-10 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9412826B2 (ja)
JP (1) JP6003919B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018052098A1 (ja) * 2016-09-14 2018-12-27 富士電機株式会社 半導体装置およびその製造方法
JP7387566B2 (ja) 2020-09-18 2023-11-28 株式会社東芝 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096307A (ja) * 2014-11-17 2016-05-26 トヨタ自動車株式会社 半導体装置
CN107481929B (zh) * 2016-06-08 2020-08-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
JP2019129300A (ja) * 2018-01-26 2019-08-01 トヨタ自動車株式会社 半導体装置とその製造方法
JP7404703B2 (ja) * 2019-08-09 2023-12-26 富士電機株式会社 窒化物半導体装置の製造方法及び窒化物半導体装置
JP7481989B2 (ja) * 2020-10-08 2024-05-13 株式会社東芝 半導体装置
CN117238969A (zh) * 2023-11-13 2023-12-15 深圳基本半导体有限公司 碳化硅mosfet器件及其制备方法与应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63186476A (ja) * 1987-01-29 1988-08-02 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
JPH07221297A (ja) * 1994-01-28 1995-08-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20060113588A1 (en) * 2004-11-29 2006-06-01 Sillicon-Based Technology Corp. Self-aligned trench-type DMOS transistor structure and its manufacturing methods
JP2013058603A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242081A (ja) * 1996-12-26 1998-09-11 Sony Corp 半導体装置の製造方法
US6133124A (en) * 1999-02-05 2000-10-17 Advanced Micro Devices, Inc. Device improvement by source to drain resistance lowering through undersilicidation
JP4890780B2 (ja) 2005-04-11 2012-03-07 ルネサスエレクトロニクス株式会社 電界効果トランジスタ
US7618891B2 (en) 2006-05-01 2009-11-17 International Business Machines Corporation Method for forming self-aligned metal silicide contacts
JP5037165B2 (ja) 2007-02-22 2012-09-26 三菱電機株式会社 半導体装置の製造方法
JP5777455B2 (ja) * 2011-09-08 2015-09-09 株式会社東芝 半導体装置および半導体装置の製造方法
JP5613640B2 (ja) * 2011-09-08 2014-10-29 株式会社東芝 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63186476A (ja) * 1987-01-29 1988-08-02 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
JPH07221297A (ja) * 1994-01-28 1995-08-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20060113588A1 (en) * 2004-11-29 2006-06-01 Sillicon-Based Technology Corp. Self-aligned trench-type DMOS transistor structure and its manufacturing methods
JP2013058603A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018052098A1 (ja) * 2016-09-14 2018-12-27 富士電機株式会社 半導体装置およびその製造方法
JP7387566B2 (ja) 2020-09-18 2023-11-28 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20150228736A1 (en) 2015-08-13
JP6003919B2 (ja) 2016-10-05
US9412826B2 (en) 2016-08-09

Similar Documents

Publication Publication Date Title
JP6003919B2 (ja) 半導体装置及びその製造方法
JP6365165B2 (ja) 半導体装置の製造方法
US10903202B2 (en) Semiconductor device
US9780205B2 (en) Insulated gate type semiconductor device having floating regions at bottom of trenches in cell region and circumferential region and manufacturing method thereof
US9755042B2 (en) Insulated gate semiconductor device and method for manufacturing the insulated gate semiconductor device
JP5547347B1 (ja) 半導体装置
JP2004342660A (ja) 半導体装置及びその製造方法
JP2013062344A (ja) 半導体装置およびその製造方法
US20130056790A1 (en) Semiconductor device and method for manufacturing same
JP2015019070A (ja) ｐ型ガリウムナイトライド電流障壁層を有する垂直型トランジスタおよびその製造方法
CN104037228B (zh) 半导体器件及其制造方法
JP5767869B2 (ja) 半導体装置の製造方法
EP2405467A1 (en) Nitride semiconductor device and method for manufacturing the same
US9099435B2 (en) Method of manufacturing semiconductor device
JP5350878B2 (ja) トレンチゲートパワー半導体装置及びその製造方法
CN107833920B (zh) 半导体装置
JP5807653B2 (ja) 半導体装置の製造方法
CN115458604B (zh) Mosfet器件及其制造方法
KR100990419B1 (ko) 절연 게이트형 반도체 소자의 제조 방법
JP2019067902A (ja) 半導体装置の製造方法
US20210083103A1 (en) Semiconductor device and method for manufacturing same
US8633072B2 (en) Method of manufacturing semiconductor device
JP7006389B2 (ja) 半導体装置および半導体装置の製造方法
JP2006196583A (ja) 半導体装置の製造方法
JP2022080592A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160822

R151 Written notification of patent or utility model registration

Ref document number: 6003919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees