CN103390650B - 一种具有无源金属肖特基半导体装置及其制备方法 - Google Patents
一种具有无源金属肖特基半导体装置及其制备方法 Download PDFInfo
- Publication number
- CN103390650B CN103390650B CN201210149039.0A CN201210149039A CN103390650B CN 103390650 B CN103390650 B CN 103390650B CN 201210149039 A CN201210149039 A CN 201210149039A CN 103390650 B CN103390650 B CN 103390650B
- Authority
- CN
- China
- Prior art keywords
- metal
- conducting
- semiconductor device
- semi
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有无源金属肖特基半导体装置,当半导体装置接一定的反向偏压时,漂移区的耗尽层在整个无源金属区界面扩展,并且在无源金属区间发生交叠,从而提高器件的反向击穿电压,降低器件的正向导通电阻,改善器件的正向导通特性。本发明还提供了一种具有无源金属肖特基半导体装置的制备方法。
Description
技术领域
本发明涉及到一种具有无源金属肖特基半导体装置,本发明还涉及一种具有无源金属肖特基半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上,特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势,肖特基器件具有正向开启电压低开启关断速度快等优点,同时肖特基器件也具有反向漏电流大,不能被应用于高压环境等缺点。
肖特基二极管可以通过多种不同的布局技术制造,最常用的为平面布局,传统的平面肖特基二极管在漂移区具有突变的电场分布曲线,影响了器件的反向击穿特性,同时传统的平面肖特基二极管具有较高的导通电阻。
发明内容
本发明针对上述问题提出,提供一种具有无源金属肖特基半导体装置及其制备方法。
一种具有无源金属肖特基半导体装置,其特征在于:包括:衬底层,为半导体材料构成;漂移层,为第一导电半导体材料,位于衬底层之上;无源金属区,为条状金属或者金属与半导体材料的化合物,位于漂移层中,垂直衬底层方向与第一导电半导体材料交替排列构成,并且其上表面临靠绝缘材料或者第一导电半导体材料;肖特基势垒结,位于漂移层上表面,为半导体材料与金属形成的势垒结,并且其与无源金属区不相连。
一种具有无源金属肖特基半导体装置的制备方法,其特征在于:包括如下步骤:在衬底层表面形成第一导电半导体材料层,然后表面形成一种绝缘介质;进行光刻腐蚀工艺去除表面部分绝缘介质,然后刻蚀去除部分裸露半导体材料形成沟槽;在沟槽内形成金属,刻蚀金属;在沟槽内形成绝缘材料,反刻蚀绝缘材料;淀积势垒金属,烧结形成肖特基势垒结。
当半导体装置接一定的反向偏压时,漂移区的耗尽层在整个无源金属区界面扩展,并且在无源金属区间发生交叠,从而提高器件的反向击穿电压,降低器件的正向导通电阻,改善器件的正向导通特性。
本发明还提供了一种具有无源金属PN结半导体装置的制备方法。
附图说明
图1为本发明的一种具有无源金属肖特基半导体装置剖面示意图;
图2为本发明的第二种具有无源金属肖特基半导体装置剖面示意图。
其中,
1、衬底层;
2、二氧化硅;
3、第一导电半导体材料;
4、无源金属;
5、多晶第二导电半导体材料;
6、肖特基势垒结。
具体实施方式
实施例1
图1为本发明的一种具有无源金属肖特基半导体装置的剖面图,下面结合图1详细说明本发明的半导体装置。
一种具有无源金属肖特基半导体装置,包括:衬底层1,为N导电类型半导体硅材料,磷原子的掺杂浓度为1E19/CM3;第一导电半导体材料3,位于衬底层1之上,为N传导类型的半导体硅材料,磷原子的掺杂浓度为1E16/CM3;无源金属4,位于第一导电半导体材料3中,为金属镍;肖特基势垒结6,位于第一导电半导体材料3的表面;二氧化硅2,位于沟槽中临靠金属。
其制作工艺包括如下步骤:
第一步,在衬底层1表面形成第一导电半导体材料层3,然后表面热氧化,形成二氧化硅2;
第二步,进行光刻腐蚀工艺,半导体材料表面去除部分二氧化硅2,然后刻蚀去除部分裸露半导体硅材料形成沟槽;
第三步,在沟槽内淀积形成薄膜无源金属4,刻蚀金属,淀积薄膜氮化硅,反刻蚀氮化硅,腐蚀金属;
第四步,淀积二氧化硅2,反刻蚀二氧化硅;
第五步,淀积势垒金属,烧结形成肖特基势垒结6,如图1所示。
实施例2
图2为本发明的一种具有无源金属肖特基半导体装置的剖面图,下面结合图2详细说明本发明的半导体装置。
一种具有无源金属肖特基半导体装置,包括:衬底层1,为N导电类型半导体硅材料,磷原子的掺杂浓度为1E19/CM3;第一导电半导体材料3,位于衬底层1之上,为N传导类型的半导体硅材料,磷原子的掺杂浓度为1E16/CM3;无源金属4,位于第一导电半导体材料3中,为金属镍;肖特基势垒结6,位于第一导电半导体材料3的表面;二氧化硅2,位于沟槽中临靠金属;多晶第二导电半导体材料5,位于二氧化硅2所形成的沟槽内,为多晶半导体硅材料。
其制作工艺包括如下步骤:
第一步,在衬底层1表面形成第一导电半导体材料层3,然后表面热氧化,形成二氧化硅2;
第二步,进行光刻腐蚀工艺,半导体材料表面去除部分二氧化硅2,然后刻蚀去除部分裸露半导体硅材料形成沟槽;
第三步,在沟槽内淀积形成薄膜无源金属4,刻蚀金属,淀积薄膜氮化硅,反刻蚀氮化硅,腐蚀金属;
第四步,淀积二氧化硅2,反刻蚀二氧化硅,进行热氧化工艺,然后淀积多晶第二导电半导体材料5,反刻蚀多晶第二导电半导体材料5;
第五步,淀积势垒金属,烧结形成肖特基势垒结6,如图2所示。
通过上述实例阐述了本发明,同时也可以采用其它实例实现本发明,本发明不局限于上述具体实例,因此本发明由所附权利要求范围限定。
Claims (4)
1.一种具有无源金属肖特基半导体装置,其特征在于:包括:
衬底层,为半导体材料构成;
漂移层,为第一导电半导体材料,位于衬底层之上;
无源金属区,为金属与半导体材料的化合物,位于漂移层中沟槽内侧壁下部,同时沟内填充绝缘材料,无源金属区垂直衬底层方向与第一导电半导体材料交替排列构成,并且其上表面临靠绝缘材料或者第一导电半导体材料,沟槽内上部填充多晶第二导电半导体材料,多晶第二导电半导体材与漂移层和金属与半导体材料的化合物通过沟槽内填充绝缘材料隔离;
肖特基势垒结,位于漂移层上表面,为半导体材料与金属形成的势垒结,并且其与无源金属区不相连。
2.如权利要求1所述的半导体装置,其特征在于:所述的衬底层为高浓度杂质掺杂的半导体材料。
3.如权利要求1所述的半导体装置,其特征在于:所述的肖特基势垒结与无源金属区之间通过第一导电半导体材料相连。
4.如权利要求1所述的具有无源金属肖特基半导体装置的制备方法,其特征在于:包括如下步骤:
1)在衬底层表面形成第一导电半导体材料层,然后表面形成一种绝缘介质;
2)进行光刻腐蚀工艺去除表面部分绝缘介质,然后刻蚀去除部分裸露半导体材料形成沟槽;
3)在沟槽内形成金属,刻蚀金属,在沟槽内形成氮化硅,用于形成金属与半导体材料的化合物,反刻蚀氮化硅,腐蚀金属;
4)在沟槽内形成绝缘材料,反刻蚀绝缘材料,进行热氧化工艺,然后淀积多晶第二导电半导体材料反刻蚀多晶第二导电半导体材料;
5)淀积势垒金属,烧结形成肖特基势垒结。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210149039.0A CN103390650B (zh) | 2012-05-04 | 2012-05-04 | 一种具有无源金属肖特基半导体装置及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210149039.0A CN103390650B (zh) | 2012-05-04 | 2012-05-04 | 一种具有无源金属肖特基半导体装置及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103390650A CN103390650A (zh) | 2013-11-13 |
CN103390650B true CN103390650B (zh) | 2017-08-08 |
Family
ID=49534869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210149039.0A Active CN103390650B (zh) | 2012-05-04 | 2012-05-04 | 一种具有无源金属肖特基半导体装置及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103390650B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003085722A2 (en) * | 2002-03-29 | 2003-10-16 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
US6750524B2 (en) * | 2002-05-14 | 2004-06-15 | Motorola Freescale Semiconductor | Trench MOS RESURF super-junction devices |
US8093621B2 (en) * | 2008-12-23 | 2012-01-10 | Power Integrations, Inc. | VTS insulated gate bipolar transistor |
JP2009164558A (ja) * | 2007-12-10 | 2009-07-23 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法、並びにトレンチゲートの製造方法 |
DE102010043088A1 (de) * | 2010-10-29 | 2012-05-03 | Robert Bosch Gmbh | Halbleiteranordnung mit Schottkydiode |
-
2012
- 2012-05-04 CN CN201210149039.0A patent/CN103390650B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103390650A (zh) | 2013-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103137710B (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
CN103022155B (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
CN103247694A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
CN103545381A (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
CN103531617B (zh) | 一种具有沟槽终端结构肖特基器件及其制备方法 | |
CN103390650B (zh) | 一种具有无源金属肖特基半导体装置及其制备方法 | |
CN103515450B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
CN103383968A (zh) | 一种界面电荷补偿肖特基半导体装置及其制备方法 | |
CN103390651B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
CN103378172B (zh) | 一种肖特基半导体装置及其制备方法 | |
CN103390635B (zh) | 一种具有无源金属pn结半导体装置及其制备方法 | |
CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
CN103383969B (zh) | 一种肖特基器件及其制备方法 | |
CN103367438B (zh) | 一种金属半导体电荷补偿的半导体装置及其制备方法 | |
CN103594493A (zh) | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 | |
CN103579371A (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
CN103681778B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
CN103378176B (zh) | 一种具有电荷补偿肖特基半导体装置及其制造方法 | |
CN103208533B (zh) | 一种肖特基超结半导体装置及其制备方法 | |
CN103390652B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210425 Address after: Room 301, 3rd floor, building 16, Guangxi Huike Technology Co., Ltd., No. 336, East extension of Beihai Avenue, Beihai Industrial Park, 536000, Guangxi Zhuang Autonomous Region Patentee after: Beihai Huike Semiconductor Technology Co.,Ltd. Address before: 113200 Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons Patentee before: Zhu Jiang |
|
TR01 | Transfer of patent right |