JP5422930B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5422930B2 JP5422930B2 JP2008170312A JP2008170312A JP5422930B2 JP 5422930 B2 JP5422930 B2 JP 5422930B2 JP 2008170312 A JP2008170312 A JP 2008170312A JP 2008170312 A JP2008170312 A JP 2008170312A JP 5422930 B2 JP5422930 B2 JP 5422930B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- dummy
- trench
- outer peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
図1は、本実施形態に係る半導体装置の一部平面図である。また、図2は図1のA−A断面図であり、図3は図1のB−B断面図である。
本実施形態では、第1実施形態と異なる部分についてのみ説明する。第1実施形態では、トレンチ36とダミートレンチ45とはそれぞれ別体で形成されていたが、本実施形態では、トレンチ36とダミートレンチ45とが一体化されていることが特徴となっている。
本実施形態では、第1、第2実施形態と異なる部分についてのみ説明する。上記各実施形態では、ガードリング領域23にダミートレンチ構造が設けられていないものが示されているが、本実施形態では、ガードリング領域23にもダミートレンチ構造が設けられていることが特徴となっている。
本実施形態では、第1〜第3実施形態と異なる部分についてのみ説明する。図7は、本実施形態に係る半導体装置の平面図である。また、図8は、図7のC−C断面図である。なお、図8では、半導体基板30の主表面31の上の構造を省略している。
上記各実施形態では、セル部10の半導体素子がIGBTの場合について説明したが、パワーMOSFET等の他の素子を採用しても良い。
20 外周耐圧部
21 外周サージ緩和領域
22 外周ウェル領域
23 ガードリング領域
30 半導体基板
31 半導体基板の主表面
32 半導体基板の裏面
38 ゲート電極
39 表面電極
40 浮遊電位領域
42 裏面電極
44 ガードリング
45 ダミートレンチ
46 ゲート絶縁膜
47 ダミーゲート電極
Claims (4)
- 主表面(31)および前記主表面(31)の反対面である裏面(32)を有する半導体基板(30)において、前記半導体基板(30)の主表面(31)側にゲート電極(38)を含むトレンチゲート構造を有する素子構造が形成されていると共に、前記主表面(31)に表面電極(39)が形成され、前記裏面(32)に裏面電極(42)が形成されたセル部(10)と、
当該セル部(10)の外周に設けられた外周耐圧部(20)とが備えられた半導体装置であって、
前記セル部(10)は、前記半導体基板(30)のうち主表面(31)側の一部が前記トレンチゲート構造で囲まれた第1導電型の浮遊電位領域(40)を有し、
前記外周耐圧部(20)は、
前記セル部(10)の外周に設けられ、第2導電型のドリフト層(33)の表層部に第1導電型のベース層(34)が形成された領域になっている外周サージ緩和領域(21)と、
前記外周サージ緩和領域(21)の外周に設けられ、前記第2導電型のドリフト層(33)の表層部に前記第1導電型のベース層(34)よりも深い第1導電型の第1ウェル(43)が形成された領域になっている外周ウェル領域(22)と、
ダミーゲート電極(47)を含んでおり、前記外周サージ緩和領域(21)および前記外周ウェル領域(22)にそれぞれ設けられると共に、前記トレンチゲート構造と同じ構造のダミートレンチ構造(45〜47)とを備え、
前記ダミーゲート電極(47)は、前記ゲート電極(38)、前記表面電極(39)、および前記浮遊電位領域(40)のいずれかに電気的に接続されていることを特徴とする半導体装置。 - 前記トレンチゲート構造と前記ダミートレンチ構造とは一繋ぎになっており、前記ダミーゲート電極(47)と前記ゲート電極(38)とが一体化されていることで、前記ダミーゲート電極(47)と前記ゲート電極(38)とが同電位になっていることを特徴とする請求項1に記載の半導体装置。
- 前記外周耐圧部(20)は前記外周ウェル領域(22)の外周に設けられたガードリング領域(23)を有すると共に、前記ガードリング領域(23)はガードリング(44)を有しており、該ガードリング(44)に前記ダミートレンチ構造(45〜47)が設けられていることを特徴とする請求項1または2に記載の半導体装置。
- 前記半導体基板(30)には、感温素子(51)を含んだ感温素子部(50)が備えられており、
前記感温素子部(50)は、
前記感温素子(51)に接続された配線(52)が配置され、前記第2導電型のドリフト層(33)の表層部に前記第1導電型のベース層(34)よりも深い第1導電型の第2ウェル(48)が形成された領域になっている感温素子用ウェル領域(24)と、
前記感温素子用ウェル領域(24)と前記セル部(10)との間に設けられ、前記第2導電型ドリフト層(33)の表層部に前記第1導電型ベース層(34)が形成された領域になっている内部サージ緩和領域(25)と、
前記感温素子用ウェル領域(24)および前記内部サージ緩和領域(25)にそれぞれ設けられた前記ダミートレンチ構造とを備えていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008170312A JP5422930B2 (ja) | 2008-06-30 | 2008-06-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008170312A JP5422930B2 (ja) | 2008-06-30 | 2008-06-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010010556A JP2010010556A (ja) | 2010-01-14 |
JP5422930B2 true JP5422930B2 (ja) | 2014-02-19 |
Family
ID=41590660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008170312A Expired - Fee Related JP5422930B2 (ja) | 2008-06-30 | 2008-06-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5422930B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10847648B2 (en) | 2018-02-14 | 2020-11-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5287835B2 (ja) | 2010-04-22 | 2013-09-11 | 株式会社デンソー | 半導体装置 |
JP5634318B2 (ja) | 2011-04-19 | 2014-12-03 | 三菱電機株式会社 | 半導体装置 |
JP5849882B2 (ja) * | 2011-09-27 | 2016-02-03 | 株式会社デンソー | 縦型半導体素子を備えた半導体装置 |
JP7024277B2 (ja) | 2017-09-20 | 2022-02-24 | 株式会社デンソー | 半導体装置 |
WO2023203894A1 (ja) * | 2022-04-21 | 2023-10-26 | ローム株式会社 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3211490B2 (ja) * | 1993-06-30 | 2001-09-25 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
GB2314206A (en) * | 1996-06-13 | 1997-12-17 | Plessey Semiconductors Ltd | Preventing voltage breakdown in semiconductor devices |
GB0113143D0 (en) * | 2001-05-29 | 2001-07-25 | Koninl Philips Electronics Nv | Manufacture of trench-gate semiconductor devices |
JP3906181B2 (ja) * | 2003-05-26 | 2007-04-18 | 株式会社東芝 | 電力用半導体装置 |
JP2008235405A (ja) * | 2007-03-19 | 2008-10-02 | Denso Corp | 半導体装置 |
-
2008
- 2008-06-30 JP JP2008170312A patent/JP5422930B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10847648B2 (en) | 2018-02-14 | 2020-11-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2010010556A (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5636808B2 (ja) | 半導体装置 | |
JP5396756B2 (ja) | 半導体装置 | |
JP5048273B2 (ja) | 絶縁ゲート型半導体装置 | |
JP4265684B1 (ja) | 半導体装置 | |
JP5900503B2 (ja) | 半導体装置 | |
JP4945594B2 (ja) | 電力用半導体装置 | |
JP5044950B2 (ja) | 半導体装置 | |
JP5482886B2 (ja) | 半導体装置 | |
JP6224454B2 (ja) | 縦型半導体装置 | |
WO2013136898A1 (ja) | 半導体装置 | |
JP5672766B2 (ja) | 半導体装置 | |
JP5560991B2 (ja) | 半導体装置 | |
JP5422930B2 (ja) | 半導体装置 | |
JP5287835B2 (ja) | 半導体装置 | |
JP2009188178A (ja) | 半導体装置 | |
JP4140232B2 (ja) | 半導体装置 | |
CN116247075A (zh) | 半导体装置及半导体装置的制造方法 | |
JP5365019B2 (ja) | 半導体装置 | |
JP7091714B2 (ja) | 半導体装置 | |
JP5664029B2 (ja) | 半導体装置 | |
JP7052315B2 (ja) | 半導体装置 | |
JP5407784B2 (ja) | 半導体装置 | |
JP5238866B2 (ja) | 電力用半導体装置 | |
JP2007095874A (ja) | 半導体装置 | |
JP2010093080A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5422930 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |