CN106688083A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106688083A
CN106688083A CN201580052916.4A CN201580052916A CN106688083A CN 106688083 A CN106688083 A CN 106688083A CN 201580052916 A CN201580052916 A CN 201580052916A CN 106688083 A CN106688083 A CN 106688083A
Authority
CN
China
Prior art keywords
region
diode
area
semiconductor substrate
crystal defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580052916.4A
Other languages
English (en)
Other versions
CN106688083B (zh
Inventor
秦裕史
龟山悟
岩崎真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN106688083A publication Critical patent/CN106688083A/zh
Application granted granted Critical
Publication of CN106688083B publication Critical patent/CN106688083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H01L29/739—
    • H01L27/0664—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L27/04—
    • H01L27/0727—
    • H01L29/0834—
    • H01L29/1095—
    • H01L29/32—
    • H01L29/36—
    • H01L29/7397—
    • H01L29/78—
    • H01L29/861—
    • H01L29/8611—
    • H01L29/8613—
    • H01L29/868—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L29/407—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在半导体装置(1)中，在同一半导体基板(10)上形成有IGBT和二极管。并具备：半导体基板(10)；表面电极(11)，其被形成在半导体基板(10)的表面上；背面电极(12)，其被形成在半导体基板(10)的背面上。在半导体基板(10)上，形成有有源区(1a)、周围区(4)、结晶缺陷区(100)。在有源区(1a)中，在对所述半导体基板的表面进行俯视观察时并排设置有IGBT区(2)和二极管区(3)。在二极管区(3)中形成有：阳极区(31)，其与表面电极(11)导通；阴极区(32)，其与背面电极(12)导通；漂移区(50)，其位于阳极区(31)和阴极区(32)之间。在对半导体基板(10)的表面进行俯视观察时，周围区(4)位于有源区(1a)的周围。周围区(4)具备：p型的阱区(41)，其从半导体基板(10)的表面起到达至与阳极区(31)相比而较深的位置为止，并与表面电极(11)导通；漂移区(50)，其位于阱区(41)的背面侧，并且与二极管区(3)内的漂移区(50)连接。在结晶缺陷区(100)中被导入有复合中心，从而结晶缺陷区(100)中的复合中心的浓度与周围的复合中心的浓度相比而变得较高。结晶缺陷区(100)沿着二极管区(3)的长度方向而从二极管区(3)连续地延伸至周围区(4)为止。

Description

半导体装置
技术领域
本说明书公开了一种涉及半导体装置的技术。
背景技术
在专利文献1(日本国特开2013-138069号公报)中公开了一种半导体装置，其中，作为IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极性晶体管)而进行动作的半导体结构和作为二极管而进行动作的半导体结构被形成于同一半导体基板内。在该半导体装置中，二极管作为续流二极管而进行动作从而保护IGBT。与将IBGT和二极管形成于不同的半导体基板上的现有技术相比，通过IGBT和二极管被形成于同一半导体基板上的半导体装置(本说明中称之为RC-IGBT(Reverse Conducting Insulated Gate BipolarTransistor：反向导通绝缘栅双极性晶体管))，能够使装置小型化。
发明内容
发明所要解决的课题
在RC-IGBT中，为了提高二极管的耐压，在二极管区的周边形成了到达至与阳极区相比而较深的位置为止的p型的阱区。在采用形成p型的阱区从而提高了耐压的RC-IGBT中，在使IGBT的开关速度高速化时，半导体装置会产生异常。
在本说明书中，公开了一种即使在利用p型的阱区而提高了耐压的同时使IGBT的开关速度高速化，半导体装置也不会产生异常的技术。
用于解决课题的方法
关于如果在周围区形成p型的阱区而提高耐压则在使IGBT的开关速度高速化时半导体装置中会产生异常的原因进行了研究，结果明确了如下状况。
在RC-IGBT中，在IGBT接通时，在二极管中会流动有反向恢复电流。并且明确了如下情况，即，当在周围区形成了p型的阱区时，在二极管的反向恢复动作时，会产生空穴向p型的阱区的周围集中流入的现象，并且半导体装置会因空穴的过度集中而被破坏。
在本说明书中，公开了一种对在二极管进行反向恢复动作时，空穴向p型的阱区的周围过度集中的现象进行抑制的技术。在本说明书中所公开的技术中，在空穴过度集中之处形成复合中心导入区。当预先形成了被主动地导入了复合中心的区域时，空穴会与电子复合而减少，从而空穴的集中被缓和，进而能够抑制在半导体装置中产生异常的现象。
在本说明书中公开的半导体装置中，在同一半导体基板上形成有IGBT和二极管，所述半导体装置具备：半导体基板；表面电极，其被形成在半导体基板的表面上；背面电极，其被形成在半导体基板的背面上。在半导体基板上形成有有源区、周围区、复合中心导入区。在有源区中，在对半导体基板的表面进行俯视观察时并排设置有IGBT区和二极管区。在二极管区中形成有：阳极区，其与表面电极导通；阴极区，其与背面电极导通；二极管漂移区，其位于阳极区和阴极区之间。在对半导体基板的表面进行俯视观察时，周围区位于有源区的周围。在周围区中形成有p型的阱区，其从半导体基板的表面起到达至与阳极区相比而较深的位置为止，并与表面电极导通。此外，在周围区中形成有周围漂移区，其位于阱区的背面侧，并且与二极管漂移区连接。在复合中心导入区中被导入有复合中心，从而复合中心导入区的复合中心的浓度与周围的复合中心的浓度相比而变得较高。复合中心导入区沿着二极管区的长度方向而从二极管漂移区起连续地延伸至周围漂移区为止。
在上述的RC-IGBT中，在表面电极上被施加了正电压的期间内，二极管中会流动有正向电流。另一方面，当背面电极上被施加有正电压，从而IGBT的栅电极上被施加有阈值以上的电压时，IGBT将接通。当IGBT接通时，二极管会进行反向恢复动作。在二极管进行反向恢复动作时，会从二极管漂移区和周围漂移区向表面电极排出大量的空穴。这些空穴会穿过复合中心导入区。在复合中心导入区中，大量的空穴的一部分会与电子复合而消失。以此方式，由于空穴穿过复合中心导入区并消失，因此从半导体基板向表面电极被排出的空穴的量会减少。由此，二极管的反向恢复动作电流被抑制。
特别是，根据上述结构，复合中心导入区不仅进入至二极管漂移区，而且进入至位于阱区的背面侧的周围漂移区。由于复合中心导入区被形成在空穴从周围漂移区经由阱区而向表面电极被排出的路径上，因此空穴的一部分在进入阱区前会因复合中心导入区而消失。其结果为，从半导体基板经由阱区而向表面电极被排出的空穴的量会变少。从而在阱区的周围空穴集中的现象得到抑制，并且半导体装置中所产生的其他异常的现象得到抑制。
附图说明
图1为实施例的半导体装置的俯视图。
图2为图1的Ⅱ-Ⅱ剖视图。
图3为图1的Ⅲ-Ⅲ剖视图。
图4为其他的实施例所涉及的半导体装置的与图3对应的剖视图。
图5为另外其他的实施例所涉及的半导体装置的与图3对应的剖视图。
图6为表示半导体装置的主要部分的剖视图。
图7为表示从阴极区的周围区侧端部起至复合中心导入区的周围区侧端部为止的距离与空穴的量的关系的图。
具体实施方式
(实施例一)
在以下，参照附图而对实施例进行说明。本实施例所涉及的半导体装置为RC-IGBT，并且具有作为IGBT的功能和作为FWD(续流二极管Free WheelingDiode)的功能。IGBT以及FWD以反并联的状态而配置，从而形成了反向导通型的半导体装置。
如图1至图3所示，实施例的半导体装置1具备：半导体基板10、被形成在半导体基板10的表面上的表面电极11、被形成在半导体基板10的背面上的背面电极12。另外，在本说明书中，如图所示，规定了x方向、y方向以及z方向。z方向为半导体基板10的厚度方向。y方向为与z方向正交的第一方向。x方向为与y方向以及z方向正交的第二方向。
如图1所示，半导体基板10在俯视观察时被形成为大致矩形形状。半导体基板10由硅(Si)形成。在其他实施例中，半导体基板10也可以由碳化硅(SiC)或氮化镓(GaN)等形成。参考符号2为形成有IGBT结构的区域，参考符号3为形成有二极管结构的区域。参考符号1a、1b为形成有IGBT区2和二极管区3的有源区。半导体基板10具有两个有源区1a及1b。在各个有源区1a、1b中，在对半导体基板10的表面进行俯视观察时IGBT区2和二极管区3在y方向(第一方向)上被反复交替地并排配置。各IGBT区2及各二极管区3在x方向(第二方向)上较长。多个IGBT区2和多个二极管区3在俯视观察时排列为条纹状。在对半导体基板10进行俯视观察时，位于有源区1a、1b的周围的范围为周围区4。周围区4也延伸至有源区1a、1b之间的间隔处。
x方向与IGBT区2及二极管区3的长度方向对应。y方向与IGBT区2及二极管区3的宽度方向对应。在x方向上，有源区1a的二极管区3和有源区1b的二极管区3隔着周围区4而相邻。此外，在x方向上，有源区1a的IGBT区2和有源区1b的IGBT区2隔着周围区4而相邻。
周围区4被形成在多个IGBT区2和多个二极管区3的周围。周围区4在x方向上及y方向上延伸。周围区4与IGBT区2和二极管区3的长度方向(x方向)的端部邻接。周围区4的在y方向上延伸的部分与IGBT区2和二极管区3的长度方向(x方向)上的端部邻接。在于x方向上相邻的二极管区3和二极管区3之间、以及在x方向上相邻的IGBT区2和IGBT区2之间，也形成有周围区4。此外，周围区4的在x方向上延伸的部分与IGBT区2邻接。
在半导体基板10的内部形成有半导体元件。在IGBT区2内的半导体基板10中形成有纵型的IGBT结构。在二极管区3内的半导体基板10中形成有纵型的二极管结构。IGBT和二极管邻接形成，从而形成了反向导通型的半导体装置。
如图2所示，IGBT区2具备，被形成于半导体基板10的表面侧的n型的发射区21、被形成于半导体基板10的表面侧的p型的体区22、被形成于半导体基板10的背面侧的p型的集电区23。此外，IGBT区2具备被形成在体区22与集电区23之间的n型的漂移区50及缓冲区51。
发射区21及体区22露出于半导体基板10的表面，并且与表面电极11连接。发射区21在露出于半导体基板10的表面的范围内被形成为岛状。发射区21的杂质浓度较高。发射区21与表面电极11欧姆连接，从而与表面电极11导通。
体区22具备体接触区22a和低浓度体区22b。体接触区22a在露出于半导体基板10的表面的范围内被形成为岛状。体接触区22a被形成在两个发射区21之间。体接触区22a的杂质浓度较高。体接触区22a与表面电极11欧姆连接，从而与表面电极11导通。
低浓度体区22b被形成在发射区21及体接触区22a的下侧。低浓度体区22b的杂质浓度与体接触区22a的杂质浓度相比而较低。通过低浓度体区22b而使发射区21与漂移区50分离。
IGBT区2内的漂移区50(IGBT漂移区)被形成在体区22的下侧。漂移区50的杂质浓度较低。IGBT区2内的缓冲区51被形成在漂移区50的下侧。缓冲区51的杂质浓度与漂移区50的杂质浓度相比而较高。
集电区23露出于半导体基板10的背面，并且与背面电极12连接。集电区23被形成在缓冲区51的下侧。集电区23的杂质浓度高。集电区23与背面电极12欧姆连接，从而与背面电极12导通。
此外，IGBT区2具备多个沟槽栅60。沟槽栅60具备：沟槽61、被形成在沟槽61的内表面上的栅绝缘膜62、被形成在沟槽61的内部的栅电极63。
多个沟槽栅60以在y方向上隔开间隔的方式而并排形成。沟槽61被形成在半导体基板10的表面侧。沟槽61从半导体基板10的表面起向深度方向(z方向)延伸。沟槽61贯穿发射区21及体区22而延伸至漂移区50的内部。栅绝缘膜62覆盖沟槽61的内表面。在与栅绝缘膜62相接的范围内形成有发射区21及体区22。栅绝缘膜62例如由二氧化硅(SiO2)形成。在栅绝缘膜62的内侧处填充有栅电极63。栅电极63通过栅绝缘膜62而与半导体基板10绝缘。栅电极63例如由铝或多晶硅形成。
在栅电极63的表面上形成有绝缘膜64。绝缘膜64被形成在栅电极63与表面电极11之间，其使栅电极63与表面电极11绝缘。
通过IGBT区2内的发射区21、体区22、漂移区50、缓冲区51、集电区23、及沟槽栅60而形成了IGBT。
如图2与图3所示，二极管3具备：被形成在半导体基板10的表面侧的p型的阳极区31、和被形成在半导体基板10的背面侧的n型的阴极区32。此外，二极管区3具备被形成在阳极区31与阴极区32之间的n型的漂移区50及缓冲区51。
阳极区31露出于半导体基板10的表面，且与表面电极11连接，从而与表面电极11导通。阳极区31具备阳极接触区31a和低浓度阳极区31b。阳极接触区31a在露出于半导体基板10的表面的范围内被形成为岛状。阳极接触区31a的杂质浓度较高。阳极接触区31a与表面电极11欧姆连接。
低浓度阳极区31b被形成在阳极接触区31a的下侧及侧方，其包围阳极接触区31a。低浓度阳极区31b的杂质浓度与阳极接触区31a的杂质浓度相比而较低。
二极管区3内的漂移区50(二极管漂移区)被形成在阳极区31的下侧。漂移区50的杂质浓度较低。二极管区3内的缓冲区51被形成在漂移区50的下侧。缓冲区51的杂质浓度与漂移区50的杂质浓度相比而较高。
阴极区32露出于半导体基板10的背面，其与背面电极12连接。阴极区32被形成在缓冲区51的下侧。阴极区32的杂质浓度较高。阴极区32与背面电极12欧姆连接，从而与背面电极12导通。
此外，二极管区3具备多个虚设沟槽栅70。虚设沟槽栅70具备：沟槽71、被形成在沟槽71的内表面上的栅绝缘膜72、被形成于沟槽71的内部的栅电极73。
多个虚设沟槽栅70以在y方向上隔开间隔的方式而并排形成。沟槽71被形成在半导体基板10的表面侧。沟槽71从半导体基板10的表面起向深度方向(z方向)延伸。沟槽71贯穿阳极区31而延伸至漂移区50的内部。栅绝缘膜72覆盖沟槽71的内表面。栅绝缘膜72例如由二氧化硅(SiO2)形成。在栅绝缘膜72的内侧填充有栅电极73。栅电极73通过栅绝缘膜72而与半导体基板10绝缘。栅电极73例如由铝或多晶硅形成。
在栅电极73的表面上形成有绝缘膜74。绝缘膜74被形成在栅电极73与表面电极11之间，其使栅电极73与表面电极11绝缘。
通过二极管区3内的阳极区31、漂移区50、缓冲区51及阴极区32而形成了二极管。
如图2和图3所示，周围区4具备：被形成在半导体基板10的表面侧的p型的阱区41、被形成在半导体基板10的背面侧的p型的背面区42。此外，周围区4具备被形成在阱区41和背面区42之间的n型的漂移区50及缓冲区51。
阱区41露出于半导体基板10的表面，其与表面电极11连接。阱区41的杂质浓度较高。阱区41与表面电极11欧姆连接。阱区41在半导体基板10的深度方向(z方向)上被形成至与IGBT区2的体区22及二极管区3的阳极区31相比而较深的位置为止。阱区41从半导体基板10的表面起到达至与体区22及阳极区31相比而较深的位置为止。阱区41的杂质浓度与阳极区31的杂质浓度相比而较高。
周围区4内的漂移区50(周围漂移区)被形成在阱区41的下侧及侧方，并包围阱区41。漂移区50的杂质浓度较低。周围区4内的缓冲区51被形成在漂移区50的下侧。缓冲区51的杂质浓度与漂移区50的杂质浓度相比而较高。
背面区42露出于半导体基板10的背面，并与背面电极12连接。背面区42被形成在缓冲区51的下侧。背面区42的杂质浓度较高。背面区42与背面电极12欧姆连接。
被形成在半导体基板10的表面上的表面电极11作为针对发射区21、体区22、阳极区31及阱区41的电极而发挥功能。被形成在半导体基板10的背面上的背面电极12作为针对集电区23、阴极区32及背面区42的电极而发挥功能。表面电极11及背面电极12例如由铝(Al)或铜(Cu)等的具有导电性的金属形成。
在IGBT区2和二极管区3的宽度方向(y方向)上，IGBT区2内的集电区23与二极管区3内的阴极区32邻接。集电区23与阴极区32在y方向上并排。集电区23与阴极区32的边界部对应于IGBT区2与二极管区3的边界部。即，集电区23露出于半导体基板10的背面的区域为IGBT区2，阴极区32露出于半导体基板10的背面的区域为二极管区3。另外，在IGBT区2和二极管区3的边界部处形成有沟槽栅60。
此外，在IGBT区2和二极管区3的宽度方向(y方向)上，在IGBT区2的相邻之处形成有周围区4。在IGBT区2的宽度方向(y方向)上，阱区41被形成在IGBT区2的沟槽栅60的相邻之处。阱区41被形成在与沟槽栅60隔开了间隔的位置处。另外，IGBT区2与二极管区3的宽度方向(y方向)为，IGBT区2与二极管区3被交替地并排配置的方向。
IGBT区2内的漂移区50(IGBT漂移区)、二极管区3内的漂移区50(二极管漂移区)及周围区4内的漂移区50(周围漂移区)为具有大致相同的杂质浓度并相互连接、且连续的半导体区。即，漂移区50跨及IGBT区2、二极管区3及周围区4而被形成。此外，IGBT区2内的缓冲区51、二极管区3内的缓冲区51及周围区4内的缓冲区51为，具有大致相同的杂质浓度并相互连接且连续的半导体区。即，缓冲区51跨及IGBT区2、二极管区3及周围区4而被形成。
在漂移区50中形成有结晶缺陷区100(复合中心导入区的一例)。在结晶缺陷区100中形成有多个结晶缺陷。结晶缺陷区100内的结晶缺陷通过向半导体基板10注入氦离子等带电粒子而被形成。结晶缺陷区100中的结晶缺陷浓度与结晶缺陷区100的周围的漂移区50中的结晶缺陷浓度相比而较高。结晶缺陷区100内的结晶缺陷作为载流子的复合中心而发挥功能。因此，形成有结晶缺陷的结晶缺陷区100的载流子寿命与结晶缺陷区100的周围的漂移区50中的载流子寿命相比而较短。
在二极管区3内的漂移区50中形成有结晶缺陷区100。在IGBT区2内的漂移区50中未形成有结晶缺陷区100。另外，在图2所示的剖面中，在周围区4内的漂移区50中也未形成有结晶缺陷区100。结晶缺陷区100在二极管区3的宽度方向(y方向)上被形成在二极管区3的全部区域内。结晶缺陷区100从二极管区3的宽度方向(y方向)上的一个端部起延伸至另一个端部为止。结晶缺陷区100在二极管区3的宽度方向(y方向)上未进入至IGBT区2内。
结晶缺陷区100在半导体基板10的深度方向(z方向)上被形成在漂移区50的一部分的范围内。虽然在半导体基板10的深度方向(z方向)上结晶缺陷区100被形成的位置并未被特别限定，但优选为，将结晶缺陷区100形成在靠近阳极区31的位置处。结晶缺陷区100被形成在与阳极区31的下端分离的位置处。结晶缺陷区100被形成在与阴极区32的上端分离的位置处。即，结晶缺陷区100被形成在阳极区31与阴极区32之间的半导体基板10中。此外，结晶缺陷区100被形成在与沟槽71的下端分离的位置处。
如图3所示，结晶缺陷区100在二极管区3的长度方向(x方向)上被形成在二极管区3的全部区域内。结晶缺陷区100从二极管区3的长度方向(x方向)上的一个端部处起延伸至另一个端部为止。结晶缺陷区100在二极管区3的长度方向(x方向)上，从二极管区3延伸至周围区4。结晶缺陷区100沿着二极管区3的长度方向而从二极管区3内的漂移区50起连续地延伸至周围区4内的漂移区50为止。结晶缺陷区100从二极管区3进入至周围区4内。
在二极管区3的长度方向(x方向)上，二极管区3的阳极区31与周围区4的阱区41邻接。阳极区31与阱区41x在方向上并排。阳极区31与阱区41的边界部对应于二极管区3与周围区4的边界部。即，阳极区31露出于半导体基板10的表面的区域为二极管区3，阱区41露出于半导体基板10的表面的区域为周围区4。
此外，在二极管区3的长度方向(x方向)上，二极管区3的阴极区32与周围区4的背面区42邻接。阴极区32和背面区42在x方向上并排。阴极区32与背面区42的边界部位于二极管区3内。二极管区3的长度方向(x方向)上的阴极区32的周围区侧端部321位于二极管区3内。
在二极管区3的长度方向(x方向)上，在对半导体基板10进行俯视观察时，结晶缺陷区100进入至周围区4内并到达至与阱区41重叠的位置为止。即，在对半导体基板10进行俯视观察时，结晶缺陷区100以与阳极区31和阱区41的双方重叠的方式而形成。结晶缺陷区100在二极管区3的长度方向上越过阱区41并连续地延伸至阱区41的外周侧的位置为止。此外，在二极管区3的长度方向上，结晶缺陷区100跨及相邻的有源区1a与有源区1b之间而被连续地形成。此外，结晶缺陷区100被形成至半导体基板10的端部为止。
在半导体基板10的厚度方向(z方向)上，结晶缺陷区100的上端部与阱区41的下端部重叠。在阱区41的下端部处形成有结晶缺陷。在其他示例中，在半导体基板10的深度方向上，结晶缺陷区100也可以与阱区41分离。
接下来，对IGBT的动作进行说明。在上述的半导体装置1中，当向表面电极11与背面电极12之间施加使背面电极12为正极的电压，并向沟槽栅60的栅电极63施加导通电压(形成沟道所需的电位以上的电位)时，IGBT导通。即，通过向栅电极63施加导通电压，从而会在与栅绝缘膜62相接的范围内的低浓度体区22b中形成沟道。于是，电子从表面电极11起、经由发射区21、被形成于低浓度体区22b的沟道、漂移区50、缓冲区51及集电区23而向背面电极12流动。此外，空穴从背面电极12起、经由集电区23、缓冲区51、漂移区50、低浓度体区22b及体接触区22a而向表面电极11流动。即，电流从背面电极12向表面电极11流动。在将施加于沟槽栅60的栅电极63的电位从导通电位切换为截止电位时，IGBT关断。
接下来，对二极管的动作进行说明。当向表面电极11与背面电极12之间施加使表面电极11为正极的电压(即正向电压)时，二极管导通。由此，电流从表面电极11起、经由阳极区31、漂移区50及阴极区32而向背面电极12流动。
在二极管导通时，载流子(空穴)从阳极区31起、经由漂移区50而朝向阴极区32移动。此外，有时IGBT区2的体区22中的距二极管区3较近的部分、和漂移区50中的距二极管区3较近的部分会作为寄生二极管而进行动作。在该情况下，从体区22被注入至漂移区50的载流子(空穴)会经由漂移区50而朝向阴极区32移动。以此方式，当二极管导通时，会在漂移区50内蓄积有载流子。
接下来，对被施加于二极管的电压从正向电压被切换为反向电圧时的情况进行说明。即，对向表面电极11与背面电极12之间施加使背面电极12为正极的电压(即，反向电压)的情况进行说明。在该情况下，二极管进行反向恢复动作。在反向恢复动作中，施加正向电压时蓄积于漂移区50内的空穴被排出至表面电极11，并且施加正向电压时蓄积于漂移区50内的电子被排出至背面电极12。
在二极管进行反向恢复动作时，从漂移区50被排出至表面电极11的大量的空穴的一部分会经由阳极区31而流动至表面电极11。此外，由于在二极管区3的长度方向上的与阳极区31邻接的位置处形成有阱区41，因此从漂移区50被排出至表面电极11的大量空穴中的一部分会经由阱区41而流动至表面电极11。
在本实施例中，由于在漂移区50内形成有结晶缺陷区100，因此在二极管进行反向恢复动作时，从漂移区50被排出至表面电极11的大量的空穴会穿过漂移区50内的结晶缺陷区100。由于在结晶缺陷区100中，结晶缺陷会作为载流子的复合中心而发挥功能，因此通过结晶缺陷区100的大量的空穴中的一部分会与电子复合而消失。以此方式，由于空穴会因结晶缺陷区100的存在而消失，因此从漂移区50经由阳极区31而被排出至表面电极11的空穴的量会变少。由此，在二极管进行反向恢复动作时所产生的反向恢复动作电流被抑制。
此外，在上述的半导体装置1中，结晶缺陷区100沿着二极管区3的长度方向而从二极管区3内的漂移区50起连续地延伸至周围区4内的漂移区50为止。而且，结晶缺陷区100在二极管区3的长度方向上延伸，并进入周围区4而到达至与阱区41重叠的位置为止。由此，结晶缺陷区100的范围以在半导体基板10的深度方向上使结晶缺陷区100与阱区41重叠的方式被扩大。其结果为，在空穴从漂移区50经由阱区41而被排出至表面电极11的路径中也存在结晶缺陷区100。因此，从漂移区50向阱区41流入的大量的空穴会穿过结晶缺陷区100。由此，从漂移区50向阱区41流入的空穴会在结晶缺陷区100中消失。其结果为，从漂移区50经由阱区41而被排出至表面电极11的空穴的量会变少。由此，当二极管进行反向恢复动作时流入阱区41的空穴的量变少，反向恢复动作电流被抑制，从而提高了恢复耐受量。
另外，在现有技术中，由于结晶缺陷区并未被形成至周围区，因此从漂移区向阱区流入的大量的空穴不会穿过结晶缺陷区。由于空穴不穿过结晶缺陷区，因此空穴不会因复合而消失，从而大量的空穴会流入到阱区中。尤其是，有时大量的空穴会集中流入至阱区的内部的距二极管区较近的部分处。在上述实施例的半导体装置1中，这种向阱区41的电流的集中得到抑制。
如上所述，在本实施方式的半导体装置1中，结晶缺陷区100从二极管区3起连续地延伸至周围区4为止，并进入周围区4而到达至与阱区41重叠的位置为止。由此，能够通过周围区4的结晶缺陷区100而使从漂移区50向阱区41流入的空穴消失，从而减少空穴的量。因此，能够抑制反向恢复动作电流，从而能够提高恢复耐受量。此外，由于向阱区41的电流的集中得到抑制，因此即使使IGBT的开关速度高速化，在半导体装置中也不会产生异常。
虽然在上文中对一种实施例进行了说明，但具体的方式并不限定于上述的实施例。另外，在以下的说明中，对与上述的说明相同的结构标注相同的符号并省略说明。
(实施例二)
虽然在上述实施例中，半导体基板10具备多个IGBT区2及多个二极管区3，但IGBT区2及二极管区3也可以为一个。此外，在上述实施例中，在对半导体基板10的表面进行俯视观察时，结晶缺陷区100延伸至与阱区41重叠的位置为止。然而，只要结晶缺陷区100在二极管区3的长度方向上从二极管区3进入至周围区4，则也并非必须要延伸至与阱区41重叠的位置为止。
(实施例三)
虽然在上述实施例中，结晶缺陷区100在二极管区3的长度方向上被形成至半导体基板10的端部为止，但并不限定于该结构。在其他实施方式中，如图4所示，也可以采用如下方式，即，结晶缺陷区100未被形成至半导体基板10的端部为止，结晶缺陷区100的一个周围区侧端部101位于阱区41的下方。二极管区3的长度方向(x方向)上的结晶缺陷区100的周围区侧端部101位于周围区4内。结晶缺陷区100以从二极管区起3向周围区4突出的方式而被形成。在该结构中，结晶缺陷区100也进入周围区4内并到达至与阱区41重叠的位置为止。
(实施例四)
此外，虽然在上述实施方式中，在二极管区3的长度方向上，结晶缺陷区100跨及在有源区1a与有源区1b之间相邻的二极管区3而被连续地形成，但并不限定于该结构。在其他实施方式中，如图5所示，也可以采用如下方式，即，结晶缺陷区100未跨及相邻的二极管区3而被连续地形成，结晶缺陷区100的另一个周围区侧端部101位于阱区41的下方。二极管区3的长度方向(x方向)上的结晶缺陷区100的周围区侧端部101位于周围区4内。结晶缺陷区100以从二极管区3向周围区4突出的方式而被形成。在该结构中，结晶缺陷区100也进入周围区4内并到达至与阱区41重叠的位置为止。
根据如图4及图5所示的第三实施例所涉及的结构，由于结晶缺陷区100与上述的图3所示的结构相比而较短，因此基于结晶缺陷的泄漏电流会变小。然而，当结晶缺陷区100过短时，从漂移区50流向阱区41的空穴不会消失，从而存在大量的空穴集中流入阱区41的情况。因此，从减小基于结晶缺陷的漏电流并且提高恢复耐受量的观点出发，优选为，结晶缺陷区100在二极管区3的长度方向上以预定的长度而形成。更详细而言，如图6所示，优选为，在二极管区3的长度方向(x方向)上，从二极管区3内的阴极区32的周围区侧端部321起至周围区4内的结晶缺陷区100的周围区侧端部101为止的距离L为120μm以上，更优选为360μm以上。即，结晶缺陷区100以阴极区32的周围区侧端部321与结晶缺陷区100的周围区侧端部101之间的距离L成为120μm以上的方式而延伸进入至周围区4内，更加优选为以成为360μm以上的方式而延伸进入至周围区4内。
(实施例五)
在上述的各个实施例中，通过注入氦离子等带电粒子而形成了结晶缺陷区100。而且，结晶缺陷区100作为使载流子复合而消失的区域发挥功能。然而，使载流子复合而消失的区域并不限定于结晶缺陷区100。例如，在其他实施例中，也可以采用如下方式，即，通过向漂移区50注入金属元素的杂质从而向漂移区50导入复合中心。在向漂移区50被导入了复合中心的区域中，载流子会复合而消失。将这种区域称为复合中心导入区。在上述各实施例中所说明的结晶缺陷区100为复合中心导入区的一个示例。复合中心导入区为主动地导入了复合中心的区域，其为与周围相比复合中心的浓度较高的区域。当在空穴过于集中之处积极地形成了复合中心导入区时，在复合中心处空穴会与电子复合而消失，从而空穴的集中被缓和，进而能够抑制半导体装置被破坏的现象。
试验例
在以下，使用实施例而进一步对本说明书中所公开的技术进行详细说明。在实施例中，设定了图6所示的半导体装置的模型而进行电脑解析，并检测了半导体装置的空穴的量。更详细而言，对从二极管区3内的阴极区32的周围区侧端部321至周围区4内的结晶缺陷区100的周围区侧端部101的距离L进行各种改变，并对阴极区32的距周围区侧端部321较近的部分的空穴的量进行了各种解析。将结果示于图7中。
如图7所示，在距离L为0μm以上120μm以下的范围内，空穴的量随着距离L变长而下降。此外，在距离L为120μm以上的范围内，即使距离L变长，空穴的量也不会有显著变化。即，如果将距离L增长至120μm，则空穴的量与使距离L长于120μm的情况大致等同。因此，只要距离L为120μm，即可与使距离L长于120μm的情况同样地抑制空穴的分布。
根据以上所述，确认到当将从二极管区3内的阴极区32的周围区侧端部321起至周围区4内的结晶缺陷区100的周围区侧端部101为止的距离L设为120μm以上时，可抑制空穴的量的情况。由此能够确认到，当将距离L设为120μm以上时，流入阱区41的空穴的量将被抑制，并且恢复耐受量会提高。
以下，对本说明书所公开的半导体装置的技术要素进行说明。另外，以下所记载的技术要素为各自独立的技术要素，其可单独或以各种组合的方式来发挥技术上的有用性。
在本说明书中作为一个示例而公开的半导体装置中，从阴极区的周围区侧端部起至复合中心导入区的周围区侧端部为止的距离也可以为120μm以上。当上述的距离为120μm以上时，空穴在进入阱区之前与电子复合而消失的比例会增加，从而阱区周围的空穴的集中度会下降。
在本说明书中作为一个示例而公开的半导体装置中，复合中心导入区也可以从二极管漂移区连续地延伸至阱区的外周侧为止。由此，在阱区周围的全部位置处空穴的集中度均会下降。
在本说明书中作为一个示例而公开的半导体装置中，在有源区中，也可以在对半导体基板的表面进行俯视观察时将多个IGBT区和二极管区反复交替地并排配置。此外，周围区也可以在IGBT区和二极管区被交替地并排配置的方向(第一方向)上与IGBT区邻接。当沿着所述第一方向而进行观察时，周围区位于IGBT区的外周侧。即，并不是周围区、二极管区、IGBT区、二极管区……这样的顺序，而是周围区、IGBT区、二极管区、二极管区……这样的顺序。
虽然在以上对本发明的具体示例进行了详细说明，但这些只不过是示例，其并不会对权利要求书进行限定。在权利要求书所记载的技术中，包括对上文所示的具体例进行了各种改变、变更的技术。本说明书或附图中所说明的技术要素为单独或以各种组合的方式来发挥技术上的有用性的要素，其并不限定于申请时权利要求所记载的组合。此外，本说明书或附图中所例示的技术为同时实现多个目的的技术，而达到其中一个目的本身也具有技术上的有用性。
符号说明
1：半导体装置
2：IGBT区
3：二极管区
4：周围区
10：半导体基板
11：表面电极
12：背面电极
21：发射区
22：体区
22a：体接触区
22b：低浓度体区
23：集电区
31：阳极区
31a：阳极接触区
31b：低浓度阳极区
32：阴极区
41：阱区
42：背面区
50：漂移区
51：缓冲区
60：沟槽栅
61：沟槽
62：栅绝缘膜
63：栅电极
64：绝缘膜
70：虚设沟槽栅
71：沟槽
72：栅绝缘膜
73：栅电极
74：绝缘膜
100：结晶缺陷区

Claims (4)

1.一种半导体装置，其在同一半导体基板上形成有绝缘栅双极性晶体管和二极管，
所述半导体装置具备：
半导体基板；
表面电极，其被形成在所述半导体基板的表面上；
背面电极，其被形成在所述半导体基板的背面上，
在所述半导体基板上，形成有有源区、周围区、复合中心导入区，
在所述有源区中，在对所述半导体基板的所述表面进行俯视观察时并排设置有绝缘栅双极性晶体管区和二极管区，
在所述二极管区中形成有：
阳极区，其与所述表面电极导通；
阴极区，其与所述背面电极导通；
二极管漂移区，其位于所述阳极区和所述阴极区之间，
在对所述半导体基板的所述表面进行俯视观察时，所述周围区位于所述有源区的周围，
所述周围区具备：
p型的阱区，其从所述半导体基板的所述表面起到达与所述阳极区相比而较深的位置为止，并与所述表面电极导通；
周围漂移区，其位于所述阱区的背面侧，并且与所述二极管漂移区连接，
在所述复合中心导入区中被导入有复合中心，从而所述复合中心导入区的复合中心的浓度与周围的复合中心的浓度相比而变得较高，所述复合中心导入区沿着所述二极管区的长度方向而从所述二极管漂移区起连续地延伸至所述周围漂移区为止。
2.如权利要求1所述的半导体装置，其中，
从所述阴极区的所述周围区侧端部起至所述复合中心导入区的所述周围区侧端部为止的距离为120μm以上。
3.如权利要求2所述的半导体装置，其中，
所述复合中心导入区从所述二极管漂移区起连续地延伸至所述阱区的外周侧为止。
4.如权利要求1至3中的任意一项所述的半导体装置，其中，
在所述有源区中，在对所述半导体基板的所述表面进行俯视观察时，以交替重复的方式而并排设置有多个所述绝缘栅双极性晶体管区和所述二极管区，
所述周围区在所述绝缘栅双极性晶体管区与所述二极管区被交替地并排配置的方向上与所述绝缘栅双极性晶体管区邻接。
CN201580052916.4A 2014-09-29 2015-08-03 半导体装置 Active CN106688083B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014198483A JP6197773B2 (ja) 2014-09-29 2014-09-29 半導体装置
JP2014-198483 2014-09-29
PCT/JP2015/071990 WO2016051953A1 (ja) 2014-09-29 2015-08-03 半導体装置

Publications (2)

Publication Number Publication Date
CN106688083A true CN106688083A (zh) 2017-05-17
CN106688083B CN106688083B (zh) 2020-05-19

Family

ID=55629999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580052916.4A Active CN106688083B (zh) 2014-09-29 2015-08-03 半导体装置

Country Status (7)

Country Link
US (1) US9887191B2 (zh)
JP (1) JP6197773B2 (zh)
KR (1) KR101870557B1 (zh)
CN (1) CN106688083B (zh)
DE (1) DE112015004439T5 (zh)
TW (1) TWI633665B (zh)
WO (1) WO2016051953A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841616A (zh) * 2017-11-28 2019-06-04 富士电机株式会社 碳化硅半导体装置及碳化硅半导体装置的制造方法
CN110140199A (zh) * 2017-07-14 2019-08-16 富士电机株式会社 半导体装置
CN111129133A (zh) * 2018-10-30 2020-05-08 比亚迪股份有限公司 一种逆导型沟槽绝缘栅双极型晶体管及其制作方法
CN113632238A (zh) * 2019-04-01 2021-11-09 三菱电机株式会社 半导体装置
WO2022037622A1 (zh) * 2020-08-19 2022-02-24 株洲中车时代半导体有限公司 逆导型igbt功率集成模块

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
JP6531589B2 (ja) * 2015-09-17 2019-06-19 株式会社デンソー 半導体装置
JP6787690B2 (ja) * 2016-05-19 2020-11-18 ローム株式会社 高速ダイオード及びその製造方法
JP6830767B2 (ja) * 2016-06-14 2021-02-17 株式会社デンソー 半導体装置
JP7114873B2 (ja) * 2016-10-14 2022-08-09 富士電機株式会社 半導体装置
US10636877B2 (en) * 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
JP6589817B2 (ja) * 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
EP3324443B1 (en) * 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device
JP6766885B2 (ja) 2016-12-08 2020-10-14 富士電機株式会社 半導体装置の製造方法
CN109314134B (zh) * 2016-12-16 2021-11-05 富士电机株式会社 半导体装置及制造方法
JP6854654B2 (ja) 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP6652515B2 (ja) * 2017-02-09 2020-02-26 株式会社東芝 半導体装置
JP6729452B2 (ja) * 2017-03-06 2020-07-22 株式会社デンソー 半導体装置
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
JP7013668B2 (ja) * 2017-04-06 2022-02-01 富士電機株式会社 半導体装置
WO2019098271A1 (ja) 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
JP7091693B2 (ja) * 2018-02-19 2022-06-28 富士電機株式会社 半導体装置
JP7124339B2 (ja) * 2018-02-28 2022-08-24 富士電機株式会社 半導体装置
JP7091714B2 (ja) 2018-03-01 2022-06-28 株式会社デンソー 半導体装置
JP7102808B2 (ja) * 2018-03-15 2022-07-20 富士電機株式会社 半導体装置
JP7187787B2 (ja) * 2018-03-15 2022-12-13 富士電機株式会社 半導体装置
JP6935351B2 (ja) 2018-03-20 2021-09-15 株式会社東芝 半導体装置
EP3817039B1 (en) * 2019-02-07 2022-11-23 Fuji Electric Co., Ltd. Semiconductor device
JP7149899B2 (ja) 2019-06-07 2022-10-07 三菱電機株式会社 半導体装置
JP7537099B2 (ja) * 2020-02-28 2024-08-21 富士電機株式会社 半導体装置
JP7475251B2 (ja) * 2020-10-01 2024-04-26 三菱電機株式会社 半導体装置
JP7533146B2 (ja) * 2020-11-16 2024-08-14 三菱電機株式会社 半導体装置
JP2022163554A (ja) * 2021-04-14 2022-10-26 富士電機株式会社 炭化珪素半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090242931A1 (en) * 2008-04-01 2009-10-01 Denso Corporation Semiconductor device having IGBT and diode
US20120132955A1 (en) * 2010-04-02 2012-05-31 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN102822968A (zh) * 2010-04-02 2012-12-12 丰田自动车株式会社 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP4857948B2 (ja) * 2006-06-26 2012-01-18 株式会社デンソー 半導体装置の製造方法
JP4483918B2 (ja) * 2007-09-18 2010-06-16 株式会社デンソー 半導体装置
JP2010147239A (ja) * 2008-12-18 2010-07-01 Toshiba Corp 半導体装置及びその製造方法
JP5333342B2 (ja) * 2009-06-29 2013-11-06 株式会社デンソー 半導体装置
DE112011105681B4 (de) * 2011-09-28 2015-10-15 Toyota Jidosha Kabushiki Kaisha Verfahren zur Herstellung einer Halbleitervorrichtung
JP5742711B2 (ja) 2011-12-28 2015-07-01 株式会社デンソー 半導体装置
JP6119593B2 (ja) 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090242931A1 (en) * 2008-04-01 2009-10-01 Denso Corporation Semiconductor device having IGBT and diode
US20120132955A1 (en) * 2010-04-02 2012-05-31 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN102822968A (zh) * 2010-04-02 2012-12-12 丰田自动车株式会社 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110140199A (zh) * 2017-07-14 2019-08-16 富士电机株式会社 半导体装置
CN110140199B (zh) * 2017-07-14 2022-07-05 富士电机株式会社 半导体装置
CN109841616A (zh) * 2017-11-28 2019-06-04 富士电机株式会社 碳化硅半导体装置及碳化硅半导体装置的制造方法
CN109841616B (zh) * 2017-11-28 2023-12-29 富士电机株式会社 碳化硅半导体装置及碳化硅半导体装置的制造方法
CN111129133A (zh) * 2018-10-30 2020-05-08 比亚迪股份有限公司 一种逆导型沟槽绝缘栅双极型晶体管及其制作方法
CN113632238A (zh) * 2019-04-01 2021-11-09 三菱电机株式会社 半导体装置
US11973132B2 (en) 2019-04-01 2024-04-30 Mitsubishi Electric Corporation Semiconductor device comprising insulated gate bipolar transistor (IGBT), diode, and well region
WO2022037622A1 (zh) * 2020-08-19 2022-02-24 株洲中车时代半导体有限公司 逆导型igbt功率集成模块

Also Published As

Publication number Publication date
US20170263603A1 (en) 2017-09-14
KR101870557B1 (ko) 2018-06-22
DE112015004439T5 (de) 2017-06-29
CN106688083B (zh) 2020-05-19
US9887191B2 (en) 2018-02-06
JP6197773B2 (ja) 2017-09-20
KR20170003686A (ko) 2017-01-09
WO2016051953A1 (ja) 2016-04-07
JP2016072359A (ja) 2016-05-09
TW201624704A (zh) 2016-07-01
TWI633665B (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
CN106688083A (zh) 半导体装置
US8890252B2 (en) Semiconductor device having switching element and free wheel diode and method for controlling the same
CN100585873C (zh) 半导体器件
CN104916670B (zh) 半导体装置
JP4840370B2 (ja) 半導体装置とその半導体装置を備えている給電装置の駆動方法
US8552468B2 (en) Power semiconductor device
Sumitomo et al. Injection control technique for high speed switching with a double gate PNM-IGBT
CN108463888A (zh) 半导体装置
CN102403358B (zh) 半导体装置
US9245950B2 (en) Method for fabricating an insulated gate bipolar transistor
JP6742925B2 (ja) 半導体装置、及びそれを用いた電力変換装置
CN109509789A (zh) 半导体装置
CN208028068U (zh) 半导体器件
CN107482051A (zh) 一种变禁带宽度的超结vdmos器件
CN102446966A (zh) 一种集成反并联二极管的igbt结构及其制造方法
CN102194864B (zh) 一种具有体电极的沟槽栅型绝缘栅双极型晶体管
JP2011134998A (ja) 半導体装置
CN104795438B (zh) 一种能抑制负阻效应的sa‑ligbt
CN104779279A (zh) 一种能抑制负阻效应的rc-igbt
JP2016096307A (ja) 半導体装置
CN106505099A (zh) 一种槽型栅功率场效应晶体管
WO2015145913A1 (ja) 半導体装置
US20150171169A1 (en) Semiconductor device
CN102723369B (zh) 一种具有低导通压降的P-i-N二极管
JP2009170480A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200410

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

GR01 Patent grant
GR01 Patent grant