TW201624704A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201624704A
TW201624704A TW104126875A TW104126875A TW201624704A TW 201624704 A TW201624704 A TW 201624704A TW 104126875 A TW104126875 A TW 104126875A TW 104126875 A TW104126875 A TW 104126875A TW 201624704 A TW201624704 A TW 201624704A
Authority
TW
Taiwan
Prior art keywords
range
diode
semiconductor substrate
peripheral
drift
Prior art date
Application number
TW104126875A
Other languages
English (en)
Other versions
TWI633665B (zh
Inventor
Hiroshi Hata
Satoru Kameyama
Shinya Iwasaki
Original Assignee
Toyota Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Co Ltd filed Critical Toyota Motor Co Ltd
Publication of TW201624704A publication Critical patent/TW201624704A/zh
Application granted granted Critical
Publication of TWI633665B publication Critical patent/TWI633665B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明係一種半導體裝置，其中，半導體裝置(1)係於同一半導體基板(10)，加以形成IGBT與二極體。具備：半導體基板(10)，和加以形成於半導體基板(10)之表面的表面電極(11)，和加以形成於半導體基板(10)之背面的背面電極(12)。對於半導體基板(10)係加以形成有主動範圍(1a)，和周邊範圍(4)，和結晶缺陷範圍(100)。在主動範圍(1a)中，平面視半導體基板(10)表面時，加以並列配置IGBT範圍(2)與二極體範圍(3)。在二極體範圍(3)中，加以形成有導通於表面電極(11)之陽極範圍(31)，和導通於背面電極(12)之陰極範圍(32)，和位置於陽極範圍(31)與陰極範圍(32)之間的二極體漂移範圍(50)。周邊範圍(4)係平面視半導體基板(10)表面時，位置於主動範圍(1a)的周邊。周邊範圍(4)係具備：從半導體基板(10)表面到達至較陽極範圍(31)為深的位置之同時，導通於表面電極(11)之p型之阱型範 圍(41)，和位置於阱型範圍(41)之背面側之同時，與二極體範圍(3)內之漂移範圍(50)連結之漂移範圍(50)。在結晶缺陷範圍(100)中，加以導入再結合中心而成為較周圍的再結合中心的濃度為高。結晶缺陷範圍(100)係沿著二極體範圍(3)之長度方向，從二極體範圍(3)連續延伸至周邊範圍(4)為止。

Description

半導體裝置
在本說明書中，係揭示有關半導體裝置之技術。
於專利文獻1(日本國特開2013-138069號公報)，加以揭示有作為IGBT(Insulated Gate Bipolar Transistor)而動作之半導體構造與作為二極體而動作之半導體之構造則加以形成於同一半導體基板內之半導體裝置。在此半導體裝置中，二極體則作為飛輪二極體而進行動作，保護IGBT。比較於將IGBT與二極體形成於其他的半導體基板之以往技術，經由將IGBT與二極體形成於同一的半導體基板之半導體裝置(在本說明書中係稱為RC-IGBT(Reverse Conducting Insulated Gate Bipolar Transistor))時，可將裝置作為小型化者。
在RC-IGBT中，為了提高二極體的耐壓，於 二極體範圍的周邊，形成到達至較陽極範圍為深的位置為止之p型的阱型範圍。形成p型的阱型範圍而提高耐壓之RC-IGBT的情況，在高速化IGBT之開關速度時，對於半導體裝置產生有異常。
在本說明書中，揭示有與利用p型的阱型範圍而提高耐壓同時，即使高速化IGBT之開關速度，亦未對於半導體裝置產生有異常之技術。
當於周邊範圍形成p型的阱型範圍而提高耐壓時，在高速化IGBT之開關速度時，對於半導體裝置產生有異常之原因，進行研究的結果，發現到下述。
在RC-IGBT中，在IGBT之接通時，對於二極體流動有逆回復電流。於周邊範圍加以形成有p型的阱型範圍時，發現在二極體之逆回復動作時，產生有電洞則集中流入於p型的阱型範圍之周圍的現象，經由電洞的過度之集中而加以破壞半導體裝置者。
在本說明書中，揭示在二極體之逆回復動作時，抑制電洞過度集中於p型的阱型範圍周圍之現象的技術。在揭示於本說明書之技術中，於電洞過度集中之處，形成再結合中心導入範圍。當形成積極的導入再結合中心之範圍時，電洞係與電子再結合而消滅，加以緩和電洞的集中，而可抑制對於半導體裝置產生有異常之現象者。
在本說明書所揭示之半導體裝置中，於同一半導體基板加以形成有IGBT與二極體，具備半導體基 板，和加以形成於半導體基板表面之表面電極，和加以形成於半導體基板背面之背面電極。對於半導體基板，係加以形成有主動範圍，和周邊範圍，和再結合中心導入範圍。在主動範圍中，平面視半導體基板表面時，加以並列配置IGBT範圍與二極體範圍。在二極體範圍中，加以形成有導通於表面電極之陽極範圍，和導通於背面電極之陰極範圍，和位置於陽極範圍與陰極範圍之間的二極體漂移範圍。周邊範圍係平面視半導體基板表面時，位置於主動範圍的周邊。在周邊範圍中，加以形成有從半導體基板表面到達至較陽極範圍為深的位置為止之同時，導通於表面電極之p型的阱型範圍。另外，在周邊範圍中，加以形成有位置於阱型範圍之背面側的同時，與二極體漂移範圍連結之周邊漂移範圍。在再結合中心導入範圍中，加以導入再結合中心而成為較周圍的再結合中心的濃度為高。再結合中心導入範圍係沿著二極體範圍之長度方向，從二極體漂移範圍至周邊漂移範圍為止連續延伸。
在上述之RC-IGBT中，加以施加正電壓於表面電極之間係流動有順方向電流於二極體。另一方面，當加以施加正電壓於背面電極，而加以施加臨界值以上的電壓於IGBT之閘極電極時，IGBT則開通。當IGBT開通時，二極體則進行逆回復動作。二極體進行逆回復動作時，從二極體漂移範圍與周邊漂移範圍加以排出多量的電洞於表面電極。此等電洞係通過再結合中心導入範圍。在再結合中心導入範圍中，與多量的電洞一部分則與電子再 結合而消滅。如此，因由通過再結合中心導入範圍者而電洞則消滅之故，從半導體基板加以排出於表面電極之電洞的量則變少。經由此，加以抑制二極體之逆回復動電流。
特別是，經由上述之構成時，再結合中心導入範圍則不僅二極體漂移範圍，而侵入至位置於阱型範圍的背面側之周邊漂移範圍為止。因於電洞從周邊漂移範圍通過阱型範圍而加以排出於表面電極之路徑，加以形成有再結合中心導入範圍之故，電洞的一部分係在侵入於阱型範圍之前，經由再結合中心導入範圍而消滅。其結果，從半導體基板通過阱型範圍而加以排出於表面電極之電洞的量則變少。加以抑制於阱型範圍，在周圍電洞產生集中之現象，而加以抑制對於半導體裝置其他產生異常之現象。
1‧‧‧半導體裝置
2‧‧‧IGBT範圍
3‧‧‧二極體範圍
4‧‧‧周邊範圍
10‧‧‧半導體基板
11‧‧‧表面電極
12‧‧‧背面電極
21‧‧‧射極範圍
22‧‧‧體範圍
22a‧‧‧體接觸範圍
22b‧‧‧低濃度體範圍
23‧‧‧接觸範圍
31‧‧‧陽極範圍
31a‧‧‧陽極接觸範圍
31b‧‧‧低濃度陽極範圍
32‧‧‧陰極範圍
41‧‧‧阱型範圍
42‧‧‧背面範圍
50‧‧‧漂移範圍
51‧‧‧緩衝範圍
60‧‧‧溝槽閘極
61‧‧‧溝槽
62‧‧‧閘極絕緣膜
63‧‧‧閘極電極
64‧‧‧絕緣膜
70‧‧‧虛擬溝槽閘極
71‧‧‧溝槽
72‧‧‧閘極絕緣膜
73‧‧‧閘極電極
74‧‧‧絕緣膜
100‧‧‧結晶缺陷範圍
圖1係實施例之半導體裝置的平面圖。
圖2係圖1之II-II剖面圖。
圖3係圖1之III-III剖面圖。
圖4係對應於有關其他實施例之半導體裝置之圖3的剖面圖。
圖5係對應於有關又其他實施例之半導體裝置之圖3的剖面圖。
圖6係顯示半導體裝置之要部的剖面圖。
圖7係顯示從陰極範圍的周邊範圍側端部至再結合中 心導入範圍之周邊範圍側端部為止之距離，和電洞量的關係圖。
(第1實施例)
以下，對於實施例，參照附加圖面加以說明。有關本實施例之半導體裝置係RC-IGBT，具有作為IGBT之機能，和作為FWD(飛輪二極體Free Wheeling Diode)之機能。IGBT及FWD係在逆並聯之狀態加以配置，加以形成逆導通型之半導體裝置。
如圖1~圖3所示，有關實施例之半導體裝置1係具備：半導體基板10，和加以形成於半導體基板10表面之表面電極11，和加以形成於半導體基板10背面之背面電極12。然而，在本說明書中，如圖面所示，規定有x方向、y方向、及z方向。z方向係半導體基板10之厚度方向。y方向係正交於z方向之第1方向。x方向係正交於y方向及z方向之第2方向。
如圖1所示，半導體基板10係在平面視中，加以形成為略矩形狀。半導體基板10係經由矽(Si)而加以形成。在其他的例中，半導體基板10係經由碳化矽素(SiC)或氮化鎵(GaN)等而加以形成亦可。參照號碼2係加以形成有IGBT構造之範圍，而參照號碼3係加以形成有二極體構造之範圍。參照號碼1a，1b係加以形 成有IGBT範圍2與二極體範圍3之主動範圍。半導體基板10係具有2個主動範圍1a及1b。在各主動範圍1a，1b中，在平面視半導體基板10表面時，IGBT範圍2與二極體範圍3則交互反覆加以並列配置於y方向(第1方向)。各IGBT範圍2及各二極體範圍3係長於x方向(第2方向)。複數之IGBT範圍2與複數之二極體範圍3則在平面視中，排列成條紋狀。在平面視半導體基板10時，位置於主動範圍1a，1b之周邊的範圍係周邊範圍4。周邊範圍4係亦延伸於主動範圍1a，1b之間的間隔。
x方向係對應於IGBT範圍2及二極體範圍3之長度方向。y方向係對應於IGBT範圍2及二極體範圍3之短方向。在x方向中，主動範圍1a之二極體範圍3與主動範圍1b之二極體範圍3則藉由周邊範圍4而鄰接。另外，在x方向中，主動範圍1a之IGBT範圍2與主動範圍1b之IGBT範圍2則藉由周邊範圍4而鄰接。
周邊範圍4係加以形成於複數之IGBT範圍2與複數之二極體範圍3之周圍。周邊範圍4係延伸於x方向及y方向。周邊範圍4係鄰接於IGBT範圍2與二極體範圍3之長度方向(x方向)之端部。延伸於周邊範圍4之y方向的部分則鄰接於IGBT範圍2與二極體範圍3之長度方向(x方向)之端部。對於鄰接於x方向之二極體範圍3與二極體範圍3之間，及鄰接於x方向之IGBT範圍2與IGBT範圍2之間，亦加以形成有周邊範圍4。另外，延伸於周邊範圍4之x方向的部分係鄰接於IGBT範 圍2。
對於半導體基板10之內部係加以形成有半導體元件。對於IGBT範圍2內之半導體基板10係加以形成有縱型的IGBT構造。對於二極體範圍3內之半導體基板10係加以形成有縱型的二極體構造。IGBT與二極體係鄰接加以形成，加以形成逆導通型之半導體裝置。
IGBT範圍2係如圖2所示，具備加以形成於半導體基板10表面側之n型的射極範圍21，和加以形成於半導體基板10表面側之p型之體範圍22，和加以形成於半導體基板10背面側之p型的集極範圍23。另外，IGBT範圍2係具備加以形成於體範圍22與集極範圍23之間的n型之漂移範圍50及緩衝範圍51。
射極範圍21及體範圍22係露出於半導體基板10表面，加以連接於表面電極11。射極範圍21係加以形成為島狀於露出於半導體基板10之表面的範圍。射極範圍21係不純物濃度為高。射極範圍21係對於表面電極11而言加以歐姆連接，導通於表面電極11。
體範圍22係具備體接觸範圍22a與低濃度體範圍22b。體接觸範圍22a係加以形成為島狀於露出於半導體基板10之表面的範圍。體接觸範圍22a係加以形成於2個射極範圍21之間。體接觸範圍22a係不純物濃度為高。體接觸範圍22a係對於表面電極11而言加以歐姆連接，導通於表面電極11。
低濃度體範圍22b係加以形成於射極範圍21 及體接觸範圍22a之下側。低濃度體範圍22b之不純物濃度係較體接觸範圍22a之不純物濃度為低。經由低濃度體範圍22b而射極範圍21則從漂移範圍50加以分離。
IGBT範圍2內之漂移範圍50(IGBT漂移範圍)係加以形成於體範圍22之下側。漂移範圍50係不純物濃度為低。IGBT範圍2內之緩衝範圍51係加以形成於漂移範圍50之下側。緩衝範圍51之不純物濃度係較漂移範圍50之不純物濃度為高。
集極範圍23係露出於半導體基板10之背面，加以連接於背面電極12。集極範圍23係加以形成於緩衝範圍51之下側。集極範圍23係不純物濃度為高。集極範圍23係對於背面電極12而言加以歐姆連接，導通於背面電極12。
另外，IGBT範圍2係具備複數之溝槽閘極60。溝槽閘極60係具備：溝槽61，和加以形成於溝槽61內面之閘極絕緣膜62，和加以形成於溝槽61內部之閘極電極63。
複數之溝槽閘極60係拉開間隔而排列形成於y方向。溝槽61係加以形成於半導體基板10之表面側。溝槽61係從半導體基板10表面延伸於深度方向(z方向)。溝槽61係貫通射極範圍21及體範圍22而延伸至漂移範圍50之內部為止。閘極絕緣膜62係被覆溝槽61之內面。於接觸於閘極絕緣膜62之範圍，加以形成有射極範圍21及體範圍22。閘極絕緣膜62係例如，從二氧 化矽(SiO2)加以形成。對於閘極絕緣膜62之內側係加以充填閘極電極63。閘極電極63係經由閘極絕緣膜62而從半導體基板10加以絕緣。閘極電極63係例如從鋁或多晶矽加以形成。
對於閘極電極63表面係加以形成有絕緣膜64。絕緣膜64係加以形成於閘極電極63與表面電極11之間，絕緣閘極電極63與表面電極11。
經由IGBT範圍2內之射極範圍21，體範圍22，漂移範圍50，緩衝範圍51，集極範圍23，及溝槽閘極60而加以形成IGBT。
二極體範圍3係如圖2與圖3所示，具備加以形成於半導體基板10表面側之p型的陽極範圍31，和加以形成於半導體基板10之背面側的n型的陰極範圍32。另外，二極體範圍3係具備加以形成於陽極範圍31與陰極範圍32之間的n型之漂移範圍50及緩衝範圍51。
陽極範圍31係露出於半導體基板10表面，加以連接於表面電極11，導通於表面電極11。陽極範圍31係具備陽極接觸範圍31a與低濃度陽極範圍31b。陽極接觸範圍31a係加以形成為島狀於露出於半導體基板10之表面的範圍。陽極接觸範圍31a係不純物濃度為高。陽極接觸範圍31a係對於表面電極11而言加以歐姆連接。
低濃度陽極範圍31b係加以形成於陽極接觸範圍31a之下側及側方，圍繞陽極接觸範圍31a。低濃度 陽極範圍31b之不純物濃度係較陽極接觸範圍31a之不純物濃度為低。
二極體範圍3內之漂移範圍50(二極體漂移範圍)係加以形成於陽極範圍31之下側。漂移範圍50係不純物濃度為低。二極體範圍3內之緩衝範圍51係加以形成於漂移範圍50之下側。緩衝範圍51之不純物濃度係較漂移範圍50之不純物濃度為高。
陰極範圍32係露出於半導體基板10之背面，加以連接於背面電極12。陰極範圍32係加以形成於緩衝範圍51之下側。陰極範圍32係不純物濃度為高。陰極範圍32係對於背面電極12而言加以歐姆連接，導通於背面電極12。
另外，二極體範圍3係具備複數之虛擬溝槽閘極70。虛擬溝槽閘極70具備：溝槽71，和加以形成於溝槽71內面之閘極絕緣膜72，和加以形成於溝槽71內部之閘極電極73。
複數之虛擬溝槽閘極70係拉開間隔而排列形成於y方向。溝槽71係加以形成於半導體基板10之表面側。溝槽71係從半導體基板10表面延伸於深度方向(z方向)。溝槽71係貫通陽極範圍31而延伸至漂移範圍50之內部為止。閘極絕緣膜72係被覆溝槽71之內面。閘極絕緣膜72係例如，從二氧化矽(SiO2)加以形成。對於閘極絕緣膜72之內側係加以充填閘極電極73。閘極電極73係經由閘極絕緣膜72而從半導體基板10加以絕 緣。閘極電極73係例如從鋁或多晶矽加以形成。
對於閘極電極73表面係加以形成有絕緣膜74。絕緣膜74係加以形成於閘極電極73與表面電極11之間，絕緣閘極電極73與表面電極11。
經由二極體範圍3內之陽極範圍31，漂移範圍50，緩衝範圍51，及陰極範圍32而加以形成二極體。
周邊範圍4係如圖2與圖3所示，具備加以形成於半導體基板10表面側之p型的阱型範圍41，和加以形成於半導體基板10之背面側的p型的背面範圍42。另外，周邊範圍4係具備加以形成於阱型範圍41與背面範圍42之間的n型之漂移範圍50及緩衝範圍51。
阱型範圍41係露出於半導體基板10之表面，加以連接於表面電極11。阱型範圍41係不純物濃度為高。阱型範圍41係對於表面電極11而言加以歐姆連接。阱型範圍41係在半導體基板10之深度方向(z方向)中，加以形成至較IGBT範圍2之體範圍22及二極體範圍3之陽極範圍31為深的位置為止。阱型範圍41係從半導體基板10表面到達至較體範圍22及陽極範圍31為深的位置為止。阱型範圍41之不純物濃度係較陽極範圍31之不純物濃度為高。
周邊範圍4內之漂移範圍50(周邊漂移範圍)係加以形成於阱型範圍41之下側及側方，圍繞阱型範圍41。漂移範圍50係不純物濃度為低。周邊範圍4內之緩衝範圍51係加以形成於漂移範圍50之下側。緩衝範 圍51之不純物濃度係較漂移範圍50之不純物濃度為高。
背面範圍42係露出於半導體基板10之背面，加以連接於背面電極12。背面範圍42係加以形成於緩衝範圍51之下側。背面範圍42係不純物濃度為高。背面範圍42係對於背面電極12而言加以歐姆連接。
加以形成於半導體基板10表面之表面電極11係作為對於射極範圍21，體範圍22，陽極範圍31，及阱型範圍41而言之電極而發揮機能。加以形成於半導體基板10背面之背面電極12係作為集極範圍23，陰極範圍32，及背面範圍42而言之電極而發揮機能。表面電極11及背面電極12係例如，經由具有鋁(Al)或銅(Cu)等之導電性的金屬而加以形成。
在IGBT範圍2與二極體範圍3之短方向(y方向)中，IGBT範圍2內之集極範圍23與二極體範圍3內之陰極範圍32係鄰接著。集極範圍23與陰極範圍32係排列於y方向。集極範圍23與陰極範圍32之邊界部係對應於IGBT範圍2與二極體範圍3之邊界部。即，於半導體基板10背面，露出有集極範圍23之範圍為IGBT範圍2，而於半導體基板10之背面，露出有陰極範圍32之範圍為二極體範圍3。然而，對於IGBT範圍2與二極體範圍3之邊界部係加以形成有溝槽閘極60。
另外，在IGBT範圍2與二極體範圍3之短方向(y方向)中，於IGBT範圍2的旁邊，加以形成有周邊範圍4。在IGBT範圍2的短方向(y方向)中，阱型 範圍41係加以形成於IGBT範圍2之溝槽閘極60之旁邊。阱型範圍41係加以形成於從溝槽閘極60拉開間隔的位置。然而，IGBT範圍2與二極體範圍3的短方向(y方向)係交互並列配置IGBT範圍2與二極體範圍3之方向。
IGBT範圍2內之漂移範圍50(IGBT漂移範圍)，二極體範圍3內之漂移範圍50(二極體漂移範圍)，及周邊範圍4內之漂移範圍50(周邊漂移範圍)係具有略相同不純物濃度，相互連結而連續之半導體範圍。即，漂移範圍50係遍佈於IGBT範圍2，二極體範圍3，及周邊範圍4而加以形成。另外，IGBT範圍2內之緩衝範圍51，二極體範圍3內之緩衝範圍51，及周邊範圍4內之緩衝範圍51係具有略相同不純物濃度，相互連結而連續之半導體範圍。即，緩衝範圍51係遍佈於IGBT範圍2，二極體範圍3，及周邊範圍4而加以形成。
對於漂移範圍50係加以形成有結晶缺陷範圍100(再結合中心導入範圍之一例)。對於結晶缺陷範圍100係加以形成複數之結晶缺陷。結晶缺陷範圍100內之結晶缺陷係對於半導體基板10而言，經由注入氦離子等之帶電粒子而加以形成。結晶缺陷範圍100之結晶缺陷濃度係較在結晶缺陷範圍100周圍之漂移範圍50的結晶缺陷濃度為高。結晶缺陷範圍100內之結晶缺陷係作為載體之再結合中心而發揮機能。因此，在加以形成有結晶缺陷之結晶缺陷範圍100的載體壽命係較在結晶缺陷範圍100 周圍之漂移範圍50的載體壽命為短。
結晶缺陷範圍100係加以形成於二極體範圍3內之漂移範圍50。結晶缺陷範圍100係未形成於IGBT範圍2內之漂移範圍50。然而，如圖2所示之剖面中，結晶缺陷範圍100係亦未加以形成於周邊範圍4內之漂移範圍50。結晶缺陷範圍100係在二極體範圍3之短方向(y方向)中，加以形成於二極體範圍3之全域。結晶缺陷範圍100係從二極體範圍3之短方向(y方向)之一端部延伸至另一端部為止。結晶缺陷範圍100係在二極體範圍3之短方向(y方向)中，未侵入於IGBT範圍2內。
結晶缺陷範圍100係在半導體基板10之深度方向(z方向)中，加以形成於漂移範圍50之一部分的範圍。在半導體基板10之深度方向(z方向)中加以形成有結晶缺陷範圍100之位置係雖無特別加以限定，但於接近於陽極範圍31的位置，加以形成結晶缺陷範圍100者為佳。結晶缺陷範圍100係加以形成於從陽極範圍31之下端隔離之位置。結晶缺陷範圍100係加以形成於從陰極範圍32之上端隔離之位置。即，結晶缺陷範圍100係加以形成於陽極範圍31與陰極範圍32之間的半導體基板10。另外，結晶缺陷範圍100係加以形成於從溝槽71之下端隔離之位置。
如圖3所示，結晶缺陷範圍100係在二極體範圍3之長度方向(x方向)中，加以形成於二極體範圍3之全域。結晶缺陷範圍100係從二極體範圍3之長度方 向(x方向)之一端部延伸至另一端部為止。結晶缺陷範圍100係在二極體範圍3之長度方向(x方向)，從二極體範圍3延伸至周邊範圍4為止。結晶缺陷範圍100係沿著二極體範圍3之長度方向，從二極體範圍3內之漂移範圍50連續延伸至周邊範圍4內之漂移範圍50為止。結晶缺陷範圍100係從二極體範圍3侵入至周邊範圍4內。
在二極體範圍3之長度方向(x方向)中，二極體範圍3之陽極範圍31與周邊範圍4之阱型範圍41係鄰接著。陽極範圍31與阱型範圍41係排列於x方向。陽極範圍31與阱型範圍41之邊界部係對應於二極體範圍3與周邊範圍4之邊界部。即，於半導體基板10表面，露出有陽極範圍31之範圍為二極體範圍3，而於半導體基板10之表面，露出有阱型範圍41之範圍為周邊範圍4。
另外，在二極體範圍3之長度方向(x方向)中，二極體範圍3之陰極範圍32與周邊範圍4之背面範圍42係鄰接著。陰極範圍32與背面範圍42係排列於x方向。陰極範圍32與背面範圍42之邊界部係位置於二極體範圍3內。在二極體範圍3之長度方向(x方向)之陰極範圍32的周邊範圍側端部321係位置於二極體範圍3內。
在二極體範圍3之長度方向(x方向)中，結晶缺陷範圍100係平面視半導體基板10時，至與阱型範圍41重疊之位置為止，侵入於周邊範圍4內。即，結晶缺陷範圍100係平面視半導體基板10時，呈與陽極範圍 31與阱型範圍41之雙方重疊地加以形成。結晶缺陷範圍100係在二極體範圍3之長度方向中，超出阱型範圍41而連續延伸至阱型範圍41之外周側的位置。另外，在二極體範圍3之長度方向中，結晶缺陷範圍100係遍佈於鄰接之主動範圍1a與主動範圍1b之間而連續性地加以形成。另外，結晶缺陷範圍100係加以形成至半導體基板10之端部。
在半導體基板10之深度方向(z方向)中，結晶缺陷範圍100之上端部則重疊於阱型範圍41之下端部。於阱型範圍41之下端部，加以形成結晶缺陷。在其他的例中，在半導體基板10之深度方向中，結晶缺陷範圍100則從阱型範圍41隔離亦可。
接著，對於IGBT之動作加以說明。在上述之半導體裝置1中，於表面電極11與背面電極12之間，施加背面電極12則成為正的電壓，於溝槽閘極60之閘極電極63施加開啟電位(對於形成通道必要之電位以上之電位)時，IGBT則開啟。即，經由對於閘極電極63之開啟電位的施加，於接觸於閘極絕緣膜62之範圍的低濃度體範圍22b，加以形成通道。如此，電子則從表面電極11，藉由射極範圍21，加以形成於低濃度體範圍22b之通道，漂移範圍50，緩衝範圍51，及集極範圍23，而流動至背面電極12。另外，電洞則從背面電極12，藉由集極範圍23，緩衝範圍51，漂移範圍50，低濃度體範圍22b，及體接觸範圍22a，而流動至表面電極11。即，從 背面電極12流動電流至表面電極11。當將施加於溝槽閘極60之閘極電極63的電位，從開啟電位切換為關閉電位時，IGBT則關閉。
接著，二極體之動作加以說明。當於表面電極11與背面電極12之間，施加表面電極11則成為正的電壓(即，順電壓)時，二極體則開啟。經由此，從表面電極11，藉由陽極範圍31，漂移範圍50，及陰極範圍32而流動電流至背面電極12。
當二極體開啟時，載體(電洞)則從陽極範圍31，歷經漂移範圍50而朝向於陰極範圍32而移動。另外，接近於IGBT範圍2之體範圍22之中的二極體範圍3之部分，接近於漂移範圍50之中的二極體範圍3的部分則有作為寄生二極體而動作之情況。此情況，從體範圍22加以注入至漂移範圍50之載體(電洞)係歷經漂移範圍50而朝向陰極範圍32而移動。如此，二極體開啟時，於漂移範圍50內積蓄有載體。
接著，說明加以施加於二極體之電壓則從順電壓切換成逆電壓之情況。即，說明於表面電極11與背面電極12之間，施加背面電極12則成為增益的電壓(即，逆電壓)之情況。此情況係二極體則進行逆回復動作。在逆回復動作中，在順電壓施加時，積蓄於漂移範圍50內之電洞則加以排出於表面電極11，而在順電壓施加時，積蓄於漂移範圍50內之電子則加以排出於背面電極12。
二極體則進行逆回復動作時，從漂移範圍50加以排出於表面電極11之多量的電洞之一部分係藉由陽極範圍31而流動至表面電極11。另外，因在二極體範圍3之長度方向中，於鄰接於陽極範圍31之位置加以形成有阱型範圍41之故，從漂移範圍50加以排出於表面電極11之多量的電洞的一部分則藉由阱型範圍41，而流動至表面電極11。
因在本實施例中，加以形成有結晶缺陷範圍100於漂移範圍50內之故，二極體進行逆回復動作時，從漂移範圍50加以排出於表面電極11之多量的電洞係通過漂移範圍50內之結晶缺陷範圍100。在結晶缺陷範圍100中，因結晶缺陷則作為載體之再結合中心而發揮機能之故，通過結晶缺陷範圍100之多量的電洞一部分則與電子進行再結合而消滅。如此，因經由結晶缺陷範圍100之存在而電洞產生消滅之故，從漂移範圍50，藉由陽極範圍31而加以排出於表面電極11之電洞的量則變少。經由此，加以抑制二極體在逆回復動作時所產生之逆回復動電流。
另外，在上述之半導體裝置1中，結晶缺陷範圍100則沿著二極體範圍3之長度方向，從二極體範圍3內之漂移範圍50連續延伸至周邊範圍4內之漂移範圍50為止。並且，結晶缺陷範圍100則延伸於二極體範圍3之長度方向，至與阱型範圍41重疊之位置為止，侵入於周邊範圍4。經由此，在半導體基板10之深度方向中， 結晶缺陷範圍100與阱型範圍41則呈重疊地，加以擴大結晶缺陷範圍100之範圍。其結果，電洞則從漂移範圍50，對於藉由阱型範圍41而加以排出於表面電極11之路徑，亦存在有結晶缺陷範圍100。因此，從漂移範圍50流入至阱型範圍41之多量的電洞係通過結晶缺陷範圍100。經由此，從漂移範圍50流入至阱型範圍41之電洞則在結晶缺陷範圍100，產生消滅。其結果，從漂移範圍50藉由阱型範圍41而加以排出於表面電極11之電洞的量則變少。經由此，二極體在進行逆回復動作時而流入至阱型範圍41之電洞的量則變少，而加以抑制逆回復動電流，回復耐量則提升。
然而，在以往的技術中，結晶缺陷範圍因未加以形成至周邊範圍為止之故，從漂移範圍流入至阱型範圍之多量的電洞則未通過結晶缺陷範圍。電洞則因未通過結晶缺陷範圍之故，電洞則未經由再結合而消滅，而流入多量之電洞於阱型範圍。特別是於阱型範圍之中接近於二極體範圍的部分，集中流入有多量的電洞者。在上述實施例之半導體裝置1中，加以抑制對於如此之阱型範圍41之電流的集中。
如以上所說明，在本實施形態之半導體裝置1中，結晶缺陷範圍100則從二極體範圍3連續延伸至周邊範圍4為止，至與阱型範圍41重疊之位置為止，侵入於周邊範圍4。經由此，可經由周邊範圍4之結晶缺陷範圍100而使從漂移範圍50流入至阱型範圍41之電洞消滅， 而減少電洞的量者。隨之，可抑制逆回復動電流，而可使回復耐量提升者。另外，因加以抑制對於阱型範圍41之電流的集中之故，即使高速化IGBT之開關速度，亦對於半導體裝置未產生有異常。
以上，對於一實施例加以說明過，但具體的形態係未加以限定於上述實施例。然而，在以下的說明中，對於與上述說明同樣的構成，係附上同一符號而省略說明。
(第2實施例)
在上述實施例中，半導體基板10則具備複數之IGBT範圍2及複數之二極體範圍3，但IGBT範圍2及二極體範圍3係亦可為單數。另外，在上述實施例中，結晶缺陷範圍100則平面視半導體基板10表面時，延伸至與阱型範圍41重疊之位置為止。但結晶缺陷範圍100係在二極體範圍3之長度方向中，如從二極體範圍3侵入至周邊範圍4，未必延伸至與阱型範圍41重疊之位置為止亦可。
(第3實施例)
在上述實施例中，結晶缺陷範圍100則在二極體範圍3之長度方向中，加以形成至半導體基板10之端部為止，但並未加以限定於此構成者。在其他的實施形態中，如圖4所示，結晶缺陷範圍100則未加以形成至半導體基板10之端部為止，而結晶缺陷範圍100之一方的周邊範 圍側端部101則位置於阱型範圍41之下方亦可。在二極體範圍3之長度方向(x方向)之結晶缺陷範圍100的周邊範圍側端部101係位置於周邊範圍4內。結晶缺陷範圍100係從二極體範圍3呈突出於周邊範圍4地加以形成。在此構成中，結晶缺陷範圍100係至與阱型範圍41重疊之位置為止，侵入於周邊範圍4內。
(第4實施例)
另外，在上述實施形態中，在二極體範圍3之長度方向中，結晶缺陷範圍100則遍佈於在主動範圍1a與主動範圍1b之間鄰接之二極體範圍3而連續性地加以形成，但並未加以限定於此構成者。在其他的實施形態中，如圖5所示，結晶缺陷範圍100則未遍佈於鄰接之二極體範圍3而連續性地加以形成，而結晶缺陷範圍100之另一方的周邊範圍側端部101則位置於阱型範圍41之下方亦可。在二極體範圍3之長度方向(x方向)之結晶缺陷範圍100的周邊範圍側端部101係位置於周邊範圍4內。結晶缺陷範圍100係從二極體範圍3呈突出於周邊範圍4地加以形成。在此構成中，結晶缺陷範圍100係亦至與阱型範圍41重疊之位置為止，侵入於周邊範圍4內。
如根據有關圖4及圖5所示之第3實施例及第4實施例的構成，因結晶缺陷範圍100則成為較上述圖3所示之構成為短之故，經由結晶缺陷之洩漏電流則變小。但當結晶缺陷範圍100變為過於短時，從漂移範圍 50朝向於阱型範圍41之電洞則未消滅，而有於阱型範圍41集中流入有多量的電洞之情況。因此，從縮小經由結晶缺陷之洩漏電流之同時，使回復耐量提升之觀點，結晶缺陷範圍100則在二極體範圍3之長度方向中，以特定的長度加以形成者為佳。更詳細係如圖6所示，在二極體範圍3之長度方向(x方向)中，從二極體範圍3內之陰極範圍32的周邊範圍側端部321至周邊範圍4內之結晶缺陷範圍100的周邊範圍側端部101為止之距離L則為120μm以上者為佳，而360μm以上者則更佳。即，結晶缺陷範圍100係陰極範圍32之周邊範圍側端部321與結晶缺陷範圍100之周邊範圍側端部101之間的距離L則呈成為120μm以上地侵入延伸於周邊範圍4內，而更理想為呈成為360μm以上地侵入延伸於周邊範圍4內。
(第5實施例)
在上述之各實施例中，經由加以注入氦離子等的帶電粒子而加以形成結晶缺陷範圍100。並且，結晶缺陷範圍100則作為載體進行再結合而消滅之範圍而發揮機能。但，載體進行再結合而消滅之範圍係未加以限定於結晶缺陷範圍100者。例如，在其他的實施例中，經由加以注入金屬元素之不純物於漂移範圍50之時，加以導入再結合中心於漂移範圍50亦可。在加以導入再結合中心於漂移範圍50之範圍中，載體進行再結合而消滅。將如此之範圍，稱作再結合中心導入範圍。在上述各實施例所說明之 結晶缺陷範圍100係再結合中心導入範圍之一例。再結合中心導入範圍係積極地導入再結合中心之範圍，再結合中心的濃度則較周圍為高之範圍。於電洞過度集中之處，積極地形成再結合中心導入範圍時，在再結合中心中，電洞則與電子再結合而消滅，而加以緩和電洞的集中，可抑制加以破壞半導體裝置之現象者。
[試驗例]
於以下，使用實施例而更詳細說明揭示於本說明書之技術。在實施例中，設定圖6所示之半導體裝置之模式，進行電腦解析，調查在半導體裝置之電洞的量。更詳細為從二極體範圍3內之陰極範圍32的周邊範圍側端部321至周邊範圍4內之結晶缺陷範圍100的周邊範圍側端部101為止之距離L作各種變化，解析在接近於陰極範圍32之周邊範圍側端部321之部分的電洞的量。將結果示於圖7。
如圖7所示，在距離L為0μm以上120μm以下之範圍中，隨著距離L變長而電洞的量則下降。另外，在距離L為120μm以上之範圍中，即使距離L變長，電洞的量係幾乎未有變化。即，如將距離L加長至120μm為止，成為與將距離L作為較120μm為長之情況略同等之電洞的量。因而，距離L如為120μm，與距離L則較120μm為長之情況同樣地加以抑制電洞的分佈。
由以上，可確認到將從二極體範圍3內之陰極範圍32的周邊範圍側端部321至周邊範圍4內之結晶缺陷範圍100的周邊範圍側端部101為止之距離L，作為120μm以上時，抑制電洞的量。經由此，加以抑制將距離L作為120μm以上時，流入至阱型範圍41之電洞的量，而可加以確認到回復耐量提升者。
以下，對於本說明書所揭示之半導體裝置之技術要素加以說明。然而，記載於以下之技術要素係各自獨立之技術要素，經由單獨或者各種組成而發揮技術的有用性者。
在本說明書作為一例而揭示之半導體裝置中，從陰極範圍之周邊範圍側端部至再結合中心導入範圍之周邊範圍側端部為止之距離則為120μm以上。上述之距離為120μm以上時，在電洞侵入至阱型範圍以前，與電子再結合而消滅之比例則增加，在阱型範圍周邊之電洞的集中度則下降。
在本說明書作為一例而揭示之半導體裝置中，再結合中心導入範圍則從二極體漂移範圍連續延伸至阱型範圍之外周側為止亦可。經由此，在阱型範圍周邊的全位置中，電洞的集中度則下降。
在本說明書作為一例而揭示之半導體裝置中，在主動範圍中，平面視半導體基板表面時，交互反覆加以並列配置複數之IGBT範圍與二極體範圍亦可。另外，周邊範圍則在交互加以並列配置IGBT範圍與二極體 範圍之方向(第1方向)中，鄰接於IGBT範圍亦可。當沿著前述第1方向而觀察時，於IGBT範圍之外周側位置有周邊範圍。即，並非周邊範圍．二極體範圍．IGBT範圍．二極體範圍．．．之順序，而成為周邊範圍．IGBT範圍．二極體範圍．二極體範圍之順序。
以上，對於本發明之具體例加以詳細說明過，但此不過是例示，並非限定申請專利範圍者。對於記載於申請專利範圍之技術，係包含有將以上例示之具體例作種種變形，變更者。本說明書或圖面所說明之技術要素係經由單獨或者各種組合而發揮技術性有用性之構成，並非加以限定於申請時申請專利範圍記載之組合者。另外，本說明書或圖面所例示之技術係可同時達成複數目的之構成，而由達成其中一個目的者本身，具有技術性有用性之構成。
1‧‧‧半導體裝置
1a、1b‧‧‧主動範圍
2‧‧‧IGBT範圍
3‧‧‧二極體範圍
4‧‧‧周邊範圍
10‧‧‧半導體基板

Claims (4)

  1. 一種半導體裝置，係於同一半導體基板加以形成有IGBT與二極體之半導體裝置，其特徵為具備半導體基板，和加以形成於前述半導體基板表面之表面電極，和加以形成於前述半導體基板背面之背面電極；對於前述半導體基板，加以形成有主動領域，和周邊範圍，和再結合中心導入範圍；在前述主動範圍中，平面視前述半導體基板前述表面時，加以並列配置IGBT範圍與二極體範圍；在前述二極體範圍中，加以形成有導通於前述表面電極之陽極範圍，和導通於前述背面電極之陰極範圍，和位置於前述陽極範圍與前述陰極範圍之間的二極體漂移範圍；前述周邊範圍係具備：平面視前述半導體基板之前述表面時，位置於前述主動範圍之周邊，從前述半導體基板之前述表面到達至較前述陽極範圍為深的位置之同時，導通於前述表面電極之p形的阱型範圍，和位置於前述阱型範圍之背面側之同時，與前述二極體漂移範圍連結之周邊漂移範圍；在前述再結合中心導入範圍中，加以導入再結合中心，成為較周圍之再結合中心的濃度為高，而前述再結合中心導入範圍則沿著前述二極體範圍之長度方向，從前述二極體漂移範圍連續延伸至前述周邊漂移範圍為止者。
  2. 如申請專利範圍第1項記載之半導體裝置，其中， 從前述陰極範圍之前述周邊範圍側端部至前述再結合中心導入範圍之前述周邊範圍側端部為止之距離則為120μm以上者。
  3. 如申請專利範圍第2項記載之半導體裝置，其中，前述再結合中心導入範圍則從前述二極體漂移範圍連續延伸至前述阱型範圍之外周側為止者。
  4. 如申請專利範圍第1項至第3項任一項記載之半導體裝置，其中，在前述主動範圍中，平面視前述半導體基板之前述表面時，交互反覆加以並列配置複數之前述IGBT範圍與前述二極體範圍；前述周邊範圍則在交互加以並列配置前述IGBT範圍與前述二極體範圍之方向中，鄰接於前述IGBT範圍者。
TW104126875A 2014-09-29 2015-08-18 Semiconductor device TWI633665B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-198483 2014-09-29
JP2014198483A JP6197773B2 (ja) 2014-09-29 2014-09-29 半導体装置

Publications (2)

Publication Number Publication Date
TW201624704A true TW201624704A (zh) 2016-07-01
TWI633665B TWI633665B (zh) 2018-08-21

Family

ID=55629999

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104126875A TWI633665B (zh) 2014-09-29 2015-08-18 Semiconductor device

Country Status (7)

Country Link
US (1) US9887191B2 (zh)
JP (1) JP6197773B2 (zh)
KR (1) KR101870557B1 (zh)
CN (1) CN106688083B (zh)
DE (1) DE112015004439T5 (zh)
TW (1) TWI633665B (zh)
WO (1) WO2016051953A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074924A (zh) * 2016-11-17 2018-05-25 富士电机株式会社 半导体装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6334465B2 (ja) * 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
JP6531589B2 (ja) * 2015-09-17 2019-06-19 株式会社デンソー 半導体装置
JP6787690B2 (ja) * 2016-05-19 2020-11-18 ローム株式会社 高速ダイオード及びその製造方法
JP6830767B2 (ja) * 2016-06-14 2021-02-17 株式会社デンソー 半導体装置
JP7114873B2 (ja) * 2016-10-14 2022-08-09 富士電機株式会社 半導体装置
US10636877B2 (en) * 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
JP6589817B2 (ja) * 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
DE112017002352B4 (de) 2016-12-08 2023-12-14 Fuji Electric Co., Ltd. Verfahren zum herstellen einer halbleitervorrichtung
CN113506800A (zh) 2016-12-16 2021-10-15 富士电机株式会社 半导体装置
JP6854654B2 (ja) 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP6652515B2 (ja) * 2017-02-09 2020-02-26 株式会社東芝 半導体装置
JP6729452B2 (ja) * 2017-03-06 2020-07-22 株式会社デンソー 半導体装置
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
JP7013668B2 (ja) * 2017-04-06 2022-02-01 富士電機株式会社 半導体装置
WO2019013286A1 (ja) * 2017-07-14 2019-01-17 富士電機株式会社 半導体装置
CN110574146B (zh) 2017-11-16 2024-02-13 富士电机株式会社 半导体装置
JP7052322B2 (ja) * 2017-11-28 2022-04-12 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7091693B2 (ja) * 2018-02-19 2022-06-28 富士電機株式会社 半導体装置
JP7124339B2 (ja) * 2018-02-28 2022-08-24 富士電機株式会社 半導体装置
JP7091714B2 (ja) 2018-03-01 2022-06-28 株式会社デンソー 半導体装置
JP7187787B2 (ja) * 2018-03-15 2022-12-13 富士電機株式会社 半導体装置
JP7102808B2 (ja) * 2018-03-15 2022-07-20 富士電機株式会社 半導体装置
JP6935351B2 (ja) * 2018-03-20 2021-09-15 株式会社東芝 半導体装置
CN111129133B (zh) * 2018-10-30 2021-03-02 比亚迪半导体股份有限公司 一种逆导型沟槽绝缘栅双极型晶体管及其制作方法
WO2020162013A1 (ja) * 2019-02-07 2020-08-13 富士電機株式会社 半導体装置
CN113632238A (zh) * 2019-04-01 2021-11-09 三菱电机株式会社 半导体装置
JP7149899B2 (ja) 2019-06-07 2022-10-07 三菱電機株式会社 半導体装置
JP2021136423A (ja) * 2020-02-28 2021-09-13 富士電機株式会社 半導体装置
CN111987089A (zh) * 2020-08-19 2020-11-24 株洲中车时代半导体有限公司 逆导型igbt功率集成模块
JP7475251B2 (ja) 2020-10-01 2024-04-26 三菱電機株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP4857948B2 (ja) * 2006-06-26 2012-01-18 株式会社デンソー 半導体装置の製造方法
JP4483918B2 (ja) * 2007-09-18 2010-06-16 株式会社デンソー 半導体装置
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP2010147239A (ja) * 2008-12-18 2010-07-01 Toshiba Corp 半導体装置及びその製造方法
JP5333342B2 (ja) * 2009-06-29 2013-11-06 株式会社デンソー 半導体装置
JP5190485B2 (ja) * 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置
CN102822968B (zh) * 2010-04-02 2016-08-03 丰田自动车株式会社 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置
JP5488687B2 (ja) * 2011-09-28 2014-05-14 トヨタ自動車株式会社 半導体装置およびその製造方法
JP5742711B2 (ja) 2011-12-28 2015-07-01 株式会社デンソー 半導体装置
JP6119593B2 (ja) 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074924A (zh) * 2016-11-17 2018-05-25 富士电机株式会社 半导体装置
CN108074924B (zh) * 2016-11-17 2023-07-18 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP6197773B2 (ja) 2017-09-20
DE112015004439T5 (de) 2017-06-29
US20170263603A1 (en) 2017-09-14
KR20170003686A (ko) 2017-01-09
TWI633665B (zh) 2018-08-21
WO2016051953A1 (ja) 2016-04-07
CN106688083A (zh) 2017-05-17
JP2016072359A (ja) 2016-05-09
KR101870557B1 (ko) 2018-06-22
US9887191B2 (en) 2018-02-06
CN106688083B (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
TWI633665B (zh) Semiconductor device
US8957502B2 (en) Semiconductor device
JP5981859B2 (ja) ダイオード及びダイオードを内蔵する半導体装置
US9059238B2 (en) Semiconductor device
JP6053050B2 (ja) 逆導通ｉｇｂｔ
JP5922886B2 (ja) ダイオードおよび半導体装置
CN108292676B (zh) 碳化硅半导体装置
US10276654B2 (en) Semiconductor device with parallel PN structures
JP5753814B2 (ja) ダイオード、半導体装置およびｍｏｓｆｅｔ
US8829563B2 (en) Power semiconductor device and method for manufacturing such a power semiconductor device
US9620595B2 (en) Semiconductor device
JP2014135367A (ja) 半導体装置
US10490655B2 (en) Insulated gate bipolar transistor (IGBT) with high avalanche withstand
WO2014125583A1 (ja) 半導体装置
JP5487956B2 (ja) 半導体装置
JP2014130896A (ja) 半導体装置
US10256232B2 (en) Semiconductor device including a switching element and a sense diode
JP6089733B2 (ja) 半導体装置
JP6179468B2 (ja) 半導体装置
US10763355B2 (en) Power semiconductor device
JP6852541B2 (ja) 半導体装置
JP5700028B2 (ja) 半導体装置
JP7302469B2 (ja) 半導体装置
JP2021034625A (ja) スイッチング素子
JP2016149430A (ja) 逆導通ｉｇｂｔを備える電子装置