JP6708530B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP6708530B2
JP6708530B2 JP2016201126A JP2016201126A JP6708530B2 JP 6708530 B2 JP6708530 B2 JP 6708530B2 JP 2016201126 A JP2016201126 A JP 2016201126A JP 2016201126 A JP2016201126 A JP 2016201126A JP 6708530 B2 JP6708530 B2 JP 6708530B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
silicon carbide
gate
semiconductor device
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016201126A
Other languages
English (en)
Other versions
JP2018064022A (ja
Inventor
秀史 高谷
秀史 高谷
建策 山本
建策 山本
佐智子 青井
佐智子 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2016201126A priority Critical patent/JP6708530B2/ja
Publication of JP2018064022A publication Critical patent/JP2018064022A/ja
Application granted granted Critical
Publication of JP6708530B2 publication Critical patent/JP6708530B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本明細書が開示する技術は、炭化珪素半導体装置に関する。
特許文献1は、オフ角を有する炭化珪素の半導体基板を備える炭化珪素半導体装置を開示する。特許文献1に開示されるように、この種の炭化珪素半導体装置では、動作したときに半導体基板内に注入されたキャリアの再結合エネルギーによって、積層欠陥(SSF)が基底面転位(BPD)から基底面内を拡張して形成されることが知られている。
特開2015−2277号公報
炭化珪素半導体装置は、半導体基板の表面から深部に向けて伸びる複数の絶縁トレンチゲートを備えることが多い。このような絶縁トレンチゲートでは、ゲート電極が存在する深さに対応した側方の部分に反転層が形成される。積層欠陥が、このような反転層が形成される部分にまで拡張すると、炭化珪素半導体装置の電気的特性が大きく変動してしまう。このため、このような事態に対策する技術が必要とされている。
本明細書が開示する炭化珪素半導体装置は、オフ角を有する炭化珪素の半導体基板と、半導体基板の表面から深部に向けて伸びる複数の絶縁トレンチゲートと、を備える。本明細書が開示する炭化珪素半導体装置としては、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)及びIGBT(Insulated Gate Bipolar Transistor)が例示される。絶縁トレンチゲートは、ゲート絶縁膜と、ゲート絶縁膜を介して半導体基板に対向するゲート電極と、を有する。絶縁トレンチゲートは、半導体基板の表面に対して直交する方向から見たときに、半導体基板の基底面に対して平行な方向が長手方向となるように伸びている。隣り合う絶縁トレンチゲートの側面間の距離をD1とし、ゲート電極の底面から絶縁トレンチゲートの底面までの距離をD2とし、オフ角をθとしたときに、D1×tanθ<D2の関係が成立する。
上記関係が成立する炭化珪素半導体装置では、積層欠陥が基底面を拡張して形成されたとしても、ゲート電極の底面から絶縁トレンチゲートの底面までに存在するゲート絶縁膜によって積層欠陥が遮られることにより、絶縁トレンチゲートのうちのゲート電極が存在する深さまで積層欠陥が拡張することが抑えられる。このため、上記関係が成立する炭化珪素半導体装置では、積層欠陥によって電気的特性が大きく変動することが抑えられる。
本明細書が開示する炭化珪素半導体装置の半導体基板の要部断面図を模式的に示しており、図2のI-I線に対応した断面図である。 本明細書が開示する炭化珪素半導体装置の半導体基板の要部断面図を模式的に示しており、図1のII-II線に対応した断面図である。 半導体基板内に形成される基底面転位(BPD)と積層欠陥(SSF)を説明する図である。 本明細書が開示する炭化珪素半導体装置のレイアウトの特徴を説明する図である。 本明細書が開示する変形例の炭化珪素半導体装置の半導体基板の要部断面図を模式的に示しており、図6のV-V線に対応した断面図である。 本明細書が開示する変形例の炭化珪素半導体装置の半導体基板の要部断面図を模式的に示しており、図5のVI-VI線に対応した断面図である。 本明細書が開示する変形例の炭化珪素半導体装置のレイアウトの特徴を説明する図である。
図1及び図2に、炭化珪素半導体装置1の要部断面図を模式的に示す。以下では、半導体基板10の厚み方向をz方向といい、半導体基板10の表面10aに平行な一方向をx方向といい、x方向とz方向に対して直交する方向をy方向という。
図1に示されるように、炭化珪素半導体装置1は、MOSFETと称されるパワー半導体素子であり、半導体基板10、半導体基板10の裏面10bを被覆するドレイン電極22、半導体基板10の表面10aを被覆するソース電極24及び半導体基板10の表面から深部に向けて伸びるトレンチ内に設けられている複数の絶縁トレンチゲート30を備える。図2に示されるように、絶縁トレンチゲート30は、半導体基板10の表面10aに対して直交する方向(z方向)から見たときに(以下、「平面視したときに」という)、y方向が長手方向となるように伸びている。複数の絶縁トレンチゲート30は、x方向に並んでストライプ状に配置されている。
半導体基板10は、4Hの炭化珪素を材料とする炭化珪素基板であり、表面10aの結晶面が(0001)のSi面に対してオフ角だけ傾斜している。オフ角は、例えば4°である。半導体基板10は、n+型のドレイン領域11、n-型のドリフト領域12、p型のボディ領域13、p+型のボディコンタクト領域14及びn+型のソース領域15を有する。
ドレイン領域11は、半導体基板10の裏層部に配置されており、半導体基板10の裏面10bに露出する。ドレイン領域11は、後述するドリフト領域12がエピタキシャル成長するための下地基板でもある。ドレイン領域11は、半導体基板10の裏面10bを被膜するドレイン電極22にオーミック接触する。
ドリフト領域12は、ドレイン領域11上に設けられている。ドリフト領域12は、エピタキシャル成長技術を利用して、ドレイン領域11の表面から結晶成長して形成される。ドリフト領域12の不純物濃度は、半導体基板10の厚み方向に一定である。
ボディ領域13は、ドリフト領域12上に設けられており、半導体基板10の表層部に配置されている。ボディ領域13は、イオン注入技術を利用して、半導体基板10の表層部にアルミニウムを導入して形成される。
ボディコンタクト領域14は、ボディ領域13上に設けられており、半導体基板10の表層部に配置されており、半導体基板10の表面10aに露出する。ボディコンタクト領域14は、イオン注入技術を利用して、半導体基板10の表層部にアルミニウムを導入して形成される。ボディコンタクト領域14は、半導体基板10の表面10aを被膜するソース電極24にオーミック接触する。
ソース領域15は、ボディ領域13上に設けられており、半導体基板10の表層部に配置されており、半導体基板10の表面10aに露出する。ソース領域15は、ボディ領域13によってドリフト領域12から隔てられている。ソース領域15は、絶縁トレンチゲート30の側面に接する。ソース領域15は、イオン注入技術を利用して、半導体基板10の表層部に窒素又はリンを導入して形成される。ソース領域15は、半導体基板10の表面10aを被膜するソース電極24にオーミック接触する。
絶縁トレンチゲート30は、半導体基板10の表層部に形成されているトレンチ内に充填されており、ソース領域15とボディ領域13を貫通してドリフト領域12に達する。絶縁トレンチゲート30は、側部ゲート絶縁膜32、底部ゲート絶縁膜34及びゲート電極36を有する。側部ゲート絶縁膜32は、ゲート電極36の側方に配置されており、ゲート絶縁膜のうちのゲート電極36が存在する深さに対応して配置されている部分をいう。底部ゲート絶縁膜34は、ゲート電極の下方に配置されており、ゲート絶縁膜のうちのゲート電極36よりも深い位置に対応して配置されている部分をいう。側部ゲート絶縁膜32及び底部ゲート絶縁膜34は、酸化シリコンである。ゲート電極36は、側部ゲート絶縁膜32と底部ゲート絶縁膜34を介して半導体基板10に対向する。ゲート電極36は、不純物を含むポリシリコンである。なお、絶縁トレンチゲート30の底面に接するように、電界緩和用のp型の半導体領域が形成されていてもよい。
次に、図1を参照し、炭化珪素半導体装置1の動作を説明する。ドレイン電極22に正電圧が印加され、ソース電極24が接地され、絶縁トレンチゲート30のゲート電極36にソース電極24よりも正となる電圧が印加されていると、炭化珪素半導体装置1はオンである。このとき、ソース領域15とドリフト領域12を隔てるボディ領域13のうちの絶縁トレンチゲート30の側面、即ち、側部ゲート絶縁膜32の側方の部分に反転層が形成される。ソース領域15から供給される電子は、その反転層を経由してドリフト領域12に達する。ドリフト領域12に達した電子は、ドリフト領域12を経由してドレイン領域11に流れる。ドレイン電極22に正電圧が印加され、ソース電極24が接地され、絶縁トレンチゲート30のゲート電極36が接地されていると、炭化珪素半導体装置1はオフである。なお、炭化珪素半導体装置1は、ボディ領域13とドリフト領域12で構成されるpnダイオード構造を有する。炭化珪素半導体装置1は、このpnダイオード構造を還流ダイオードとして動作させるように構成されている。このpnダイオード構造が動作するモードでは、ドリフト領域12内に電子と正孔が注入される。
図3に、半導体基板10内に形成される基底面転位(BPD)と積層欠陥(SSF)を示す。図3では、基底面である(0001)面を露出して図示している。基底面である(0001)面は、オフ角θだけ半導体基板10の表面に対して傾斜している。ここで、絶縁トレンチゲート30の長手方向(y方向)は、基底面である(0001)面に対して平行に伸びている。より具体的には、絶縁トレンチゲート30の長手方向(y方向)は、基底面である(0001)面と絶縁トレンチゲート30の側面の交差線30aに対して平行である。
上記したように、ドリフト領域12は、結晶成長技術を利用してドレイン領域11上に成長して形成される。このとき、基底面内を伸びる基底面転位(BPD)が形成される。さらに、炭化珪素半導体装置1のpnダイオード構造を動作させたときに、半導体基板10内に注入されたキャリアの再結合エネルギーによって、基底面転位(BPD)から積層欠陥(SSF)が基底面内を拡張する。
次に、図4を参照して、炭化珪素半導体装置1のレイアウトの特徴を示す。ここで、隣り合う絶縁トレンチゲート30の側面間のx方向に沿った距離をD1とし、ゲート電極36の底面に対応する深さから絶縁トレンチゲート30の底面に対応する深さまでz方向に沿った距離をD2とし、半導体基板10のオフ角をθとする。炭化珪素半導体装置1では、D1×tanθ<D2の関係が成立するように構成されている。
前記したように、積層欠陥(SSF)は、基底面内を拡張して形成される。このため、D1×tanθ<D2の関係が成立していると、積層欠陥(SSF)は、ゲート電極36の底面から絶縁トレンチゲート30の底面までに存在する底部ゲート絶縁膜34によって遮られることにより、ゲート電極36が存在する深さ、即ち側部ゲート絶縁膜32にまで達することが抑えられる。このため、D1×tanθ<D2が成立する炭化珪素半導体装置1では、積層欠陥(SSF)が反転層にまで達することが抑えられるので、電気的特性が大きく変動することが抑えられる。
(変形例)
図5及び図6に、変形例の炭化珪素半導体装置2の断面図を模式的に示す。なお、上記した炭化珪素半導体装置1と同一の構成については同一の符号を付し、その説明を省略する。
炭化珪素半導体装置2は、絶縁トレンチ40をさらに備えることを特徴とする。絶縁トレンチ40は、半導体基板10の表層部に形成されているトレンチ内に充填されており、隣り合う絶縁トレンチゲート30の間に配置されている。絶縁トレンチ40は、ボディコンタクト領域14とボディ領域13を貫通してドリフト領域12に達する。絶縁トレンチ40は、酸化シリコンである。なお、絶縁トレンチ40の底面に接するように、電界緩和用のp型の半導体領域が形成されていてもよい。
次に、図7を参照して、炭化珪素半導体装置2のレイアウトの特徴を示す。ここで、絶縁トレンチ40の側面と絶縁トレンチゲート30の側面の間のx方向に沿った距離をD3とし、ゲート電極36の底面に対応する深さから絶縁トレンチ40の底面に対応する深さまでのz方向に沿った距離をD4とし、半導体基板10のオフ角をθとする。炭化珪素半導体装置2では、D3×tanθ<D4の関係が成立するように構成されている。
D3×tanθ<D4の関係が成立していると、積層欠陥(SSF)は、絶縁トレンチ40によって遮られることにより、ゲート電極36が存在する深さ、即ち側部ゲート絶縁膜32にまで達することが抑えられる。このため、D3×tanθ<D4が成立する炭化珪素半導体装置2では、積層欠陥(SSF)が反転層にまで達することが抑えられるので、電気的特性が大きく変動することが抑えられる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1:炭化珪素半導体装置
10:半導体基板
11:ドレイン領域
12:ドリフト領域
13:ボディ領域
14:ボディコンタクト領域
15:ソース領域
22:ドレイン電極
24:ソース電極
30:絶縁トレンチゲート
32:側部ゲート絶縁膜
34:底部ゲート絶縁膜
36:ゲート電極

Claims (1)

  1. オフ角を有する炭化珪素の半導体基板と、
    前記半導体基板の表面から深部に向けて伸びる複数の絶縁トレンチゲートと、を備えており、
    前記絶縁トレンチゲートは、
    ゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記半導体基板に対向するゲート電極と、を有しており、
    記半導体基板の前記表面に対して直交する方向から見たときの前記絶縁トレンチゲートの長手方向は、前記半導体基板の基底面に対して平行な方向に伸びており、
    隣り合う前記絶縁トレンチゲートの側面間の距離をD1とし、前記ゲート電極の底面から前記絶縁トレンチゲートの底面までの距離をD2とし、前記オフ角をθとしたときに、D1×tanθ<D2の関係が成立する、炭化珪素半導体装置。
JP2016201126A 2016-10-12 2016-10-12 炭化珪素半導体装置 Active JP6708530B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016201126A JP6708530B2 (ja) 2016-10-12 2016-10-12 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016201126A JP6708530B2 (ja) 2016-10-12 2016-10-12 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2018064022A JP2018064022A (ja) 2018-04-19
JP6708530B2 true JP6708530B2 (ja) 2020-06-10

Family

ID=61968005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016201126A Active JP6708530B2 (ja) 2016-10-12 2016-10-12 炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP6708530B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4957005B2 (ja) * 2006-01-31 2012-06-20 富士電機株式会社 炭化珪素半導体素子の製造方法
JP6120525B2 (ja) * 2012-10-30 2017-04-26 三菱電機株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
JP2018064022A (ja) 2018-04-19

Similar Documents

Publication Publication Date Title
JP7105752B2 (ja) 絶縁ゲート型炭化珪素半導体装置
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
US11158704B2 (en) Semiconductor device and power conversion device
JP4940546B2 (ja) 半導体装置
US20180158915A1 (en) Semiconductor device
JP5852555B2 (ja) 半導体装置
JP6193163B2 (ja) 絶縁ゲート型半導体装置
JP6715567B2 (ja) 半導体装置
CN106463542B (zh) 半导体装置
JP2011124464A (ja) 半導体装置及びその製造方法
JP2020077800A (ja) 半導体装置
JP2013080796A (ja) 半導体装置
US10763354B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP2019079833A (ja) スイッチング素子とその製造方法
JP2012069797A (ja) 絶縁ゲート型トランジスタ
JP2017195224A (ja) スイッチング素子
JP6708269B2 (ja) 半導体装置
JP6514035B2 (ja) 半導体装置
JP6283709B2 (ja) 半導体装置
JP2017191817A (ja) スイッチング素子の製造方法
JP2015133447A (ja) 半導体装置
JP6708530B2 (ja) 炭化珪素半導体装置
JP6754308B2 (ja) 半導体装置
JP7063218B2 (ja) 炭化珪素半導体装置
JP2014192242A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200521

R151 Written notification of patent or utility model registration

Ref document number: 6708530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250