JP7063218B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP7063218B2
JP7063218B2 JP2018182521A JP2018182521A JP7063218B2 JP 7063218 B2 JP7063218 B2 JP 7063218B2 JP 2018182521 A JP2018182521 A JP 2018182521A JP 2018182521 A JP2018182521 A JP 2018182521A JP 7063218 B2 JP7063218 B2 JP 7063218B2
Authority
JP
Japan
Prior art keywords
region
body region
silicon carbide
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018182521A
Other languages
English (en)
Other versions
JP2020053591A (ja
Inventor
拓真 片野
克典 旦野
泰 浦上
成雅 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018182521A priority Critical patent/JP7063218B2/ja
Publication of JP2020053591A publication Critical patent/JP2020053591A/ja
Application granted granted Critical
Publication of JP7063218B2 publication Critical patent/JP7063218B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本明細書が開示する技術は、炭化珪素半導体装置に関する。
特許文献１は、炭化珪素の半導体層を備える炭化珪素半導体装置を開示する。この種の炭化珪素半導体装置の半導体層には、ｎ型のドリフト領域とｐ型のボディ領域で構成されるダイオードが内蔵している。炭化珪素半導体装置に還流電流が流れるモードでは、この内蔵ダイオードを介して還流電流が流れることができる。
特開２０１４－９００５７号公報
内蔵ダイオードが動作すると、半導体層内に電子と正孔のキャリアが注入される。特許文献１で指摘されるように、半導体層内に注入されたキャリアの再結合エネルギーによって、基底面転位（ＢＰＤ）を起点として積層欠陥（ＳＳＦ）が拡張して形成されることが知られている。
このような積層欠陥は、還流電流に対して抵抗となることがあり、これにより、電力損失が増加するという問題がある。このため、この種の炭化珪素半導体装置では、積層欠陥が拡張するのを抑制する技術が必要とされている。
本明細書が開示する炭化珪素半導体装置は、炭化珪素の半導体層と、前記半導体層の一方の主面上に設けられているソース電極と、絶縁ゲートと、を備えることができる。前記半導体層は、ｎ型のドリフト領域と、前記ドリフト領域に接しているｐ型のボディ領域と、前記一方の主面に位置しており、前記ボディ領域によって前記ドリフト領域から隔てられているｎ型のソース領域と、前記一方の主面に位置しており、前記ボディ領域と前記ソース電極の間に設けられており、前記ボディ領域と前記ソース電極を隔てているｎ型の介在領域と、を有することができる。前記ソース電極は、前記ソース領域と前記介在領域に接している。前記絶縁ゲートは、前記ドリフト領域と前記ソース領域を隔てる部分の前記ボディ領域に対向している。
上記炭化珪素半導体装置では、前記ボディ領域が前記介在領域によって前記ソース電極から隔てられている。このため、前記炭化珪素半導体装置に還流電流が流れるモードでは、前記ボディ領域の電位がフローティングとなっている。前記炭化珪素半導体装置に還流電流が流れるモードでは、前記ドリフト領域の電位が前記ソース電極の電位に対して負となることから、前記ボディ領域の電位が前記ドリフト領域の電位に追随し、前記ボディ領域の電位も前記ソース電極の電位に対して負となる。これにより、前記ボディ領域の電位が前記絶縁ゲートに対して負となることから、前記ボディ領域にチャネルが形成される。この結果、前記ドリフト領域と前記ボディ領域で構成される内蔵ダイオードが動作するのに先立って、チャネルを介して還流電流が流れることができる。チャネルを介して流れる還流電流のキャリアは電子である。このように、内蔵ダイオードが動作するのに先立ってチャネルを介して還流電流が流れることにより、前記ドリフト領域内に正孔が注入されることが抑えられる。これにより、前記ドリフト領域内でのキャリアの再結合が抑えられ、積層欠陥が拡張することが抑制される。
本明細書が開示する炭化珪素半導体装置の要部断面図を模式的に示す。 本明細書が開示する炭化珪素半導体装置の層間絶縁膜及びソース電極を除去した状態の要部斜視図を模式的に示す。
図１に、炭化珪素半導体装置１の要部断面図を模式的に示す。図２に、層間絶縁膜及びソース電極を除去した状態の要部斜視図を模式的に示す。図１及び図２は、炭化珪素半導体装置１の単位セルを示す。
図１に示されるように、炭化珪素半導体装置１は、ＭＯＳＦＥＴと称されるパワー半導体素子であり、半導体層１０、半導体層１０の裏面１０ｂを被覆するドレイン電極２２、半導体層１０の表面１０ａを被覆するソース電極２４及び半導体層１０の表面から深部に向けて伸びるトレンチ内に設けられている絶縁トレンチゲート３０を備えている。図２に示されるように、絶縁トレンチゲート３０は、半導体層１０の表面１０ａに対して直交する方向から見たときに（以下、「平面視したときに」という）、一方向に沿って伸びている。
半導体層１０は、４Ｈの炭化珪素を材料とする炭化珪素基板であり、表面１０ａの結晶面が（０００１）のＳｉ面に対してオフ角だけ傾斜している。オフ角は、例えば４°である。半導体層１０は、ｎ+型のドレイン領域１１、ｎ型のドリフト領域１２、ｐ型のボディ領域１５、ｎ+型のソース領域１６、及び、ｎ+型の介在領域１７を有している。
ドレイン領域１１は、半導体層１０の裏層部に配置されており、半導体層１０の裏面１０ｂに露出する。ドレイン領域１１は、後述するドリフト領域１２がエピタキシャル成長するための下地基板でもある。ドレイン領域１１は、半導体層１０の裏面１０ｂを被膜するドレイン電極２２にオーミック接触している。
ドリフト領域１２は、ドレイン領域１１上に設けられており、ドレイン領域１１に接している。ドリフト領域１２は、エピタキシャル成長技術を利用して、ドレイン領域１１の表面から結晶成長して形成される。ドリフト領域１２の不純物濃度は、半導体層１０の厚み方向に一定である。
ボディ領域１５は、ドリフト領域１２上に設けられており、ドリフト領域１２に接しており、半導体層１０の表層部に配置されている。ボディ領域１５は、ｐ型の低濃度ボディ領域１３及びｐ+型の高濃度ボディ領域１４を有している。低濃度ボディ領域１３は、ドリフト領域１２とソース領域１６の間に設けられており、ドリフト領域１２とソース領域１６の双方に接しており、ドリフト領域１２とソース領域１６を隔てている。低濃度ボディ領域１３は、絶縁トレンチゲート３０の側面に接している。低濃度ボディ領域１３のドーパント濃度は、高濃度ボディ領域のドーパント濃度よりも薄く、所望のゲート閾値電圧に応じて調整されている。高濃度ボディ領域１４は、低濃度ボディ領域１３上に設けられており、ソース領域１６に隣接して配置されている。低濃度ボディ領域１３及び高濃度ボディ領域１４は、イオン注入技術を利用して、半導体層１０の表層部にアルミニウムを導入して形成される。例えば、低濃度ボディ領域１３のドーパント濃度が約１×１０18ｃｍ-3であり、高濃度ボディ領域１４のドーパント濃度が約１×１０20ｃｍ-3である。低濃度ボディ領域１３の厚み１３Ｄ、すなわち、チャネル長は約０．１μｍ～１．０μｍである。
ソース領域１６は、ボディ領域１５上に設けられており、ボディ領域１５に接しており、半導体層１０の表層部に配置されており、半導体層１０の表面１０ａに位置している。ソース領域１６は、ボディ領域１５、特に低濃度ボディ領域１３によってドリフト領域１２から隔てられている。ソース領域１６は、絶縁トレンチゲート３０の側面に接している。ソース領域１６は、イオン注入技術を利用して、半導体層１０の表層部に窒素又はリンを導入して形成される。ソース領域１６は、半導体層１０の表面１０ａを被膜するソース電極２４にオーミック接触する。
介在領域１７は、高濃度ボディ領域１４上に設けられており、半導体層１０の表層部に配置されており、半導体層１０の表面１０ａに位置している。介在領域１７は、高濃度ボディ領域１４とソース電極２４の間に設けられており、高濃度ボディ領域１４とソース電極２４の双方に接しており、高濃度ボディ領域１４とソース電極２４を隔てている。介在領域１７は、イオン注入技術を利用して、半導体層１０の表層部に窒素又はリンを導入して形成される。例えば、介在領域１７の厚み１７Ｄは０．０５μｍ～０．１μｍであり、そのドーパント濃度が約１×１０20ｃｍ-2である。
絶縁トレンチゲート３０は、半導体層１０の表層部に形成されているトレンチ内に充填されており、ソース領域１６と低濃度ボディ領域１３を貫通してドリフト領域１２に達する。絶縁トレンチゲート３０は、ゲート絶縁膜３２及びゲート電極３４を有している。ゲート絶縁膜３２は、酸化シリコンで形成されており、トレンチの内壁を被覆している。ゲート電極３４は、不純物を含むポリシリコンで形成されており、ゲート絶縁膜３２を介して半導体層１０に対向している。特に、ゲート電極３４は、ドリフト領域１２とソース領域１６を隔てる部分の低濃度ボディ領域１３にゲート絶縁膜３２を介して対向している。
次に、図１を参照し、炭化珪素半導体装置１の動作を説明する。ソース電極２４の電位よりもドレイン電極２２の電位が正となる状態で、絶縁トレンチゲート３０のゲート電極３６の電位がソース電極２４よりも正であり、且つ閾値よりも高く制御されると、炭化珪素半導体装置１はターンオンする。このとき、高濃度ボディ領域１４と介在領域１７が順バイアスされるので、低濃度ボディ領域１３の電位はソース電極２４と略同電位になる。これにより、ソース領域１６とドリフト領域１２を隔てる部分の低濃度ボディ領域１３に反転層が形成される。ソース領域１６から供給される電子は、その反転層のチャネルを経由してドリフト領域１２に達する。ドリフト領域１２に達した電子は、ドリフト領域１２を経由してドレイン領域１１に流れる。絶縁トレンチゲート３０のゲート電極３６の電位がソース電極２４の電位と同一となるように制御されると、反転層のチャネルが消失し、炭化珪素半導体装置１はターンオフする。
炭化珪素半導体装置１がオフのときに、還流電流が流れるモードが存在する。炭化珪素半導体装置１に還流電流が流れるとき、ドレイン電極２２の電位はソース電極２４の電位に対して負である。還流電流が流れるモードでは、高濃度ボディ領域１４と介在領域１７が逆バイアスされるので、低濃度ボディ領域１３の電位がフローティングとなっている。還流電流が流れるモードでは、ドレイン電極２２の電位がソース電極２４の電位に対して負となることから、低濃度ボディ領域１３の電位がドレイン電極２２の電位に追随し、低濃度ボディ領域１３の電位もソース電極２４の電位に対して負となる。これにより、低濃度ボディ領域１３の電位が絶縁トレンチゲート３０のゲート電極３６の電位に対して負となり、ソース領域１６とドリフト領域１２を隔てる部分の低濃度ボディ領域１３に反転層が形成される。この結果、ドリフト領域１２とボディ領域１５で構成される内蔵ダイオードが動作するのに先立って、反転層のチャネルを介して還流電流が流れることができる。チャネルを介して流れる還流電流のキャリアは電子である。このように、内蔵ダイオードが動作するのに先立ってチャネルを介して還流電流が流れることにより、還流電流のうちの内蔵ダイオードを介して流れる電流分を抑えることができるので、ドリフト領域１２内に正孔が注入されることが抑えられる。これにより、ドリフト領域１２内でのキャリアの再結合が抑えられ、積層欠陥が拡張することが抑制される。
なお、高濃度ボディ領域１４のドーパント濃度、介在領域１７のドーパント濃度及び厚み１７Ｄを適宜に調整することで、還流電流が流れるモードにおいて、キャリアが介在領域１７をトンネルすることができる。これにより、還流電流が流れるモードにおいて、反転層のチャネルを介して還流電流が流れた後に、内蔵ダイオードも動作することができる。これにより、還流電流の内部キャリア量を多くすることができるので、損失を抑えることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１：炭化珪素半導体装置
１０：半導体層
１１：ドレイン領域
１２：ドリフト領域
１３：低濃度ボディ領域
１４：高濃度ボディ領域
１５：ボディ領域
１６：ソース領域
１７：介在領域
２２：ドレイン電極
２４：ソース電極
３０：絶縁トレンチゲート
３２：ゲート絶縁膜
３４：ゲート電極

Claims (1)

  1. 炭化珪素半導体装置であって、
    炭化珪素の半導体層と、
    前記半導体層の一方の主面上に設けられているソース電極と、
    絶縁ゲートと、を備えており、
    前記半導体層は、
    ｎ型のドリフト領域と、
    前記ドリフト領域に接しているｐ型のボディ領域と、
    前記一方の主面に位置しており、前記ボディ領域によって前記ドリフト領域から隔てられているｎ型のソース領域と、
    前記一方の主面に位置しており、前記ボディ領域と前記ソース電極の間に設けられており、前記ボディ領域と前記ソース電極を隔てているｎ型の介在領域と、を有しており、
    前記ソース電極は、前記ソース領域と前記介在領域に接しており、
    前記絶縁ゲートは、前記ドリフト領域と前記ソース領域を隔てる部分の前記ボディ領域に対向している、炭化珪素半導体装置。
JP2018182521A 2018-09-27 2018-09-27 炭化珪素半導体装置 Active JP7063218B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018182521A JP7063218B2 (ja) 2018-09-27 2018-09-27 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018182521A JP7063218B2 (ja) 2018-09-27 2018-09-27 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2020053591A JP2020053591A (ja) 2020-04-02
JP7063218B2 true JP7063218B2 (ja) 2022-05-09

Family

ID=69994193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018182521A Active JP7063218B2 (ja) 2018-09-27 2018-09-27 炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP7063218B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009060136A (ja) 1996-05-22 2009-03-19 Siliconix Inc 完全空乏領域化ボディ領域を有するロングチャネルトレンチゲート型パワーｍｏｓｆｅｔ
JP2015095467A (ja) 2013-11-08 2015-05-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ
US20150249082A1 (en) 2012-09-04 2015-09-03 Infineon Technologies Austria Ag Field-Effect Semiconductor Device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009060136A (ja) 1996-05-22 2009-03-19 Siliconix Inc 完全空乏領域化ボディ領域を有するロングチャネルトレンチゲート型パワーｍｏｓｆｅｔ
US20150249082A1 (en) 2012-09-04 2015-09-03 Infineon Technologies Austria Ag Field-Effect Semiconductor Device
JP2015095467A (ja) 2013-11-08 2015-05-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ

Also Published As

Publication number Publication date
JP2020053591A (ja) 2020-04-02

Similar Documents

Publication Publication Date Title
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
JP6724993B2 (ja) 半導体装置および半導体装置の製造方法
JP6400778B2 (ja) 絶縁ゲート型炭化珪素半導体装置及びその製造方法
KR102216528B1 (ko) 주입된 측벽들을 가진 게이트 트렌치들을 갖는 전력 반도체 디바이스들 및 관련 방법들
CN105264667B (zh) 碳化硅半导体装置及其制造方法
US10840238B2 (en) Semiconductor device
JP3719323B2 (ja) 炭化珪素半導体装置
JP6715567B2 (ja) 半導体装置
US10643851B2 (en) Compound semiconductor device and production method for the same
US9111990B1 (en) Semiconductor device
JP6621925B2 (ja) 半導体装置及びその製造方法
JP2011253929A (ja) 半導体装置の製造方法および半導体装置
JP6304878B2 (ja) 半導体装置および半導体装置の製造方法
JP5817204B2 (ja) 炭化珪素半導体装置
CN109314142A (zh) 短沟道沟槽功率mosfet
US9825125B2 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
JP2013042054A (ja) 半導体装置
JP2010027833A (ja) 炭化珪素半導体装置およびその製造方法
JP2005191241A (ja) 半導体装置及びその製造方法
JP2023128697A (ja) 半導体装置
JP2012199444A (ja) 半導体素子
JP7063218B2 (ja) 炭化珪素半導体装置
KR102094769B1 (ko) 다중 에피 성장법으로 구현된 p 쉴드 구조의 전력 반도체 및 그 제조 방법
JP7205286B2 (ja) 半導体装置
JP7052659B2 (ja) 窒化物半導体装置とその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220404

R151 Written notification of patent or utility model registration

Ref document number: 7063218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250