JP2008147361A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008147361A JP2008147361A JP2006331993A JP2006331993A JP2008147361A JP 2008147361 A JP2008147361 A JP 2008147361A JP 2006331993 A JP2006331993 A JP 2006331993A JP 2006331993 A JP2006331993 A JP 2006331993A JP 2008147361 A JP2008147361 A JP 2008147361A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- insulator
- termination
- guard rings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 外部電荷の影響を軽減した半導体装置を提供すること。
【解決手段】 半導体装置10は、n型MOSFETが作り込まれている中心領域10Aとその中心領域10Aの周囲に形成されている終端領域10Bを半導体基板21内に有している。終端領域10Bは、中心領域10Aと終端領域10Bを連続して形成されているn−型のドリフト領域26と、p型のガードリング42と、隣接するガードリング42の間であってドリフト領域26の表面の少なくとも一部に形成されている絶縁体領域44を備えている。
【選択図】 図1
【解決手段】 半導体装置10は、n型MOSFETが作り込まれている中心領域10Aとその中心領域10Aの周囲に形成されている終端領域10Bを半導体基板21内に有している。終端領域10Bは、中心領域10Aと終端領域10Bを連続して形成されているn−型のドリフト領域26と、p型のガードリング42と、隣接するガードリング42の間であってドリフト領域26の表面の少なくとも一部に形成されている絶縁体領域44を備えている。
【選択図】 図1
Description
本発明は、半導体装置の終端領域に関する。本発明は特に、終端領域にガードリングが形成されている半導体装置に関する。
半導体装置は、半導体基板内に、回路素子が作り込まれている中心領域とその中心領域の周囲に形成されている終端領域を有している。中心領域には、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulator Gate Bipolar Transistor)、ダイオードなどが形成されている。終端領域は、中心領域の周囲を一巡して形成されており、回路素子が非導通状態のときに中心領域から終端領域の外縁に向けて空乏層を伸展させるための終端構造を備えている。終端構造は、回路素子に加わる電圧を横方向で負担しており、半導体装置の耐圧を向上させるために必要とされている。終端構造には、ガードリングが広く用いられている。
以下、終端構造にガードリングが用いられている半導体装置において、回路素子がn型MOSFETの場合を例に説明する。本明細書で開示される技術は、n型MOSFET以外の種類の回路素子であってもよく、以下の説明はn型MOSFETの例に限定することを意図するものではない。
半導体装置の終端領域は、中心領域から終端領域に亘って連続して形成されているn−型の不純物を含むドリフト領域を備えている。半導体装置の終端領域はさらに、p型の不純物を含む複数個のガードリングを備えている。ガードリングは、ドリフト領域の表面に形成されており、平面視したときに、中心領域の周囲を一巡して形成されている。隣接するガードリングの間には、ドリフト領域が介在している。ドリフト領域は、隣接するガードリングの間において、半導体基板の表面に臨んでいる。隣接するガードリングの間の距離には、半導体装置の耐圧を向上させるために好適な数値が存在するとされている。特許文献1は、その距離に関する技術を開示している。
半導体装置の終端領域は、中心領域から終端領域に亘って連続して形成されているn−型の不純物を含むドリフト領域を備えている。半導体装置の終端領域はさらに、p型の不純物を含む複数個のガードリングを備えている。ガードリングは、ドリフト領域の表面に形成されており、平面視したときに、中心領域の周囲を一巡して形成されている。隣接するガードリングの間には、ドリフト領域が介在している。ドリフト領域は、隣接するガードリングの間において、半導体基板の表面に臨んでいる。隣接するガードリングの間の距離には、半導体装置の耐圧を向上させるために好適な数値が存在するとされている。特許文献1は、その距離に関する技術を開示している。
半導体装置の半導体基板上には、半導体装置を外部環境から保護するために、絶縁性の保護膜が形成されている。保護膜の材料には、ポリイミド等のイミド系樹脂材料、酸化シリコン、窒化シリコン、窒化酸化シリコン、リンガラス等が用いられる。保護膜は、半導体装置の製造工程、輸送工程及び実装工程等を通して、その表面及び内部に電荷(以下、外部電荷という)を蓄積する。保護膜の表面及び内部に外部電荷が蓄積すると、蓄積した外部電荷に引き寄せられて半導体基板の表面に反対の極性を有する電荷が集積してくる。
前記したように、隣接するガードリングの間には、不純物濃度が低濃度のドリフト領域が形成されている。このため、その部分のドリフト領域に反対電荷が蓄積すると、ドリフト領域の電荷バランスが大きく崩れてしまう。この結果、半導体装置の耐圧が低下するなどの問題が発生してしまう。
本発明は、ガードリングが設けられている終端領域において、電荷バランスの崩れを抑制する技術を提供することを目的としている。
本発明は、ガードリングが設けられている終端領域において、電荷バランスの崩れを抑制する技術を提供することを目的としている。
本明細書で開示される技術は、隣接するガードリングの間に絶縁体領域を設けることを特徴としている。絶縁体領域内は、電荷が自由に移動できない領域である。したがって、隣接するガードリングの間に絶縁体領域が設けられていると、外部電荷が蓄積したとしても、その外部電荷に引き寄せられて反対電荷が集積してくる現象が抑えられ、電荷バランスの崩れが抑制される。
本明細書で開示される半導体装置は、回路素子が作り込まれている中心領域とその中心領域の周囲に形成されている終端領域を半導体基板内に有している。終端領域は、中心領域から終端領域に亘って連続して形成されている第1導電型の不純物を含む半導体領域を備えている。終端領域はさらに、半導体領域の表面に分散して形成されており、第2導電型の不純物を含む複数個のガードリングを備えている。終端領域はさらに、隣接するガードリングの間であって半導体領域の表面の少なくとも一部に形成されている絶縁体領域を備えている。
上記形態の半導体装置では、隣接するガードリングの間に絶縁体領域が設けられている。絶縁体領域内は、電荷が自由に移動できない領域である。このため、外部電荷が蓄積したとしても、隣接するガードリングの間の領域には、その外部電荷に引き寄せられて反対電荷が集積してくる現象が抑えられ、電荷バランスの崩れが抑制される。この結果、外部電荷の影響によって半導体装置の耐圧の低下が抑制される。
上記形態の半導体装置では、隣接するガードリングの間に絶縁体領域が設けられている。絶縁体領域内は、電荷が自由に移動できない領域である。このため、外部電荷が蓄積したとしても、隣接するガードリングの間の領域には、その外部電荷に引き寄せられて反対電荷が集積してくる現象が抑えられ、電荷バランスの崩れが抑制される。この結果、外部電荷の影響によって半導体装置の耐圧の低下が抑制される。
本明細書で開示される半導体装置では、絶縁体領域が、隣接するガードリングの双方に接していることが好ましい。
上記形態の半導体装置によると、隣接するガードリングの間の範囲が絶縁体領域で充填される。この結果、隣接するガードリングの間の全範囲において電荷バランスの崩れが抑制され、半導体装置の耐圧の低下が抑制される。
上記形態の半導体装置によると、隣接するガードリングの間の範囲が絶縁体領域で充填される。この結果、隣接するガードリングの間の全範囲において電荷バランスの崩れが抑制され、半導体装置の耐圧の低下が抑制される。
本明細書で開示される半導体装置では、絶縁体の材料に様々な種類を採用することができる。なお、本明細書でいう絶縁体とは、誘電体の特性を備えているものをいう。誘電体の特性を備えていれば、外部電荷に引き寄せられて反対電荷が集積してくる現象が抑えられると評価することができる。典型的には、絶縁体領域に酸化シリコンを用いる。
本明細書で開示される半導体装置によると、隣接するガードリングの間において電荷バランスの崩れが小さい。この結果、半導体装置の耐圧低下を抑制することができる。
本発明の好ましい特徴を列記する。
(第1特徴) 回路素子には、MISFET、MOSFET、IGBT、ダイオード、UMOS等を用いるのが好ましい。
(第2特徴) 絶縁体領域には、酸化シリコン、シリカ、シリカビーズ、スピンオングラス(SOG)、低誘電率絶縁膜(SiOF、SiOC、有機ポリマー系材料)などを用いるのが好ましい。
(第3特徴) 絶縁体領域は、エッチング技術を利用して半導体基板の表面に溝を形成した後に、CVD法、塗布法、インクジェット法等を利用してその溝内に充填することによって形成するのが好ましい。
(第4特徴)絶縁体領域の深さ方向の厚みが、ガードリングの深さ方向の厚みの0.5〜1倍の範囲であることが好ましい。隣接するガードリングの間に絶縁体領域が設けられていると、外部電荷の蓄積の有無に左右されずに半導体装置の耐圧を高く維持することができる。
(第1特徴) 回路素子には、MISFET、MOSFET、IGBT、ダイオード、UMOS等を用いるのが好ましい。
(第2特徴) 絶縁体領域には、酸化シリコン、シリカ、シリカビーズ、スピンオングラス(SOG)、低誘電率絶縁膜(SiOF、SiOC、有機ポリマー系材料)などを用いるのが好ましい。
(第3特徴) 絶縁体領域は、エッチング技術を利用して半導体基板の表面に溝を形成した後に、CVD法、塗布法、インクジェット法等を利用してその溝内に充填することによって形成するのが好ましい。
(第4特徴)絶縁体領域の深さ方向の厚みが、ガードリングの深さ方向の厚みの0.5〜1倍の範囲であることが好ましい。隣接するガードリングの間に絶縁体領域が設けられていると、外部電荷の蓄積の有無に左右されずに半導体装置の耐圧を高く維持することができる。
以下、図面を参照して実施例を説明する。以下の実施例では、半導体材料にシリコンが用いられた例を説明するが、その例に代えて、炭化シリコン、ガリウムヒ素、窒化ガリウム等の半導体材料を用いてもよい。
図1に、半導体装置10の要部断面図を模式的に示す。半導体装置10は、縦型のn
型MOSFET(Metal Oxide Semiconductor Field Effect Transistor:回路素子の一例)が作り込まれている中心領域10Aと、その中心領域10Aの周囲に形成されている終端領域10Bを半導体基板21内に有している。中心領域10Aは、半導体基板21の中心側に形成されている。中心領域10Aに作り込まれている縦型のn型MOSFETは、電流のオン・オフを経時的に切替えるための構造である。終端領域10Bは、中心領域10Aの周囲を一巡して形成されており、縦型のn型MOSFETに加わる電圧を横方向で負担している。図1は、中心領域10Aと終端領域10Bの境界部分を示している。
図1に、半導体装置10の要部断面図を模式的に示す。半導体装置10は、縦型のn
型MOSFET(Metal Oxide Semiconductor Field Effect Transistor:回路素子の一例)が作り込まれている中心領域10Aと、その中心領域10Aの周囲に形成されている終端領域10Bを半導体基板21内に有している。中心領域10Aは、半導体基板21の中心側に形成されている。中心領域10Aに作り込まれている縦型のn型MOSFETは、電流のオン・オフを経時的に切替えるための構造である。終端領域10Bは、中心領域10Aの周囲を一巡して形成されており、縦型のn型MOSFETに加わる電圧を横方向で負担している。図1は、中心領域10Aと終端領域10Bの境界部分を示している。
半導体装置10は、半導体基板21の裏面に形成されているドレイン電極22を備えている。ドレイン電極22には、アルミニウムが用いられている。半導体装置10はさらに、n+型のドレイン領域24とn−型のドリフト領域26(半導体領域の一例)を備えている。ドレイン領域24とドリフト領域26の不純物には、リンが用いられている。ドレイン領域24は、ドレイン電極22とドリフト領域26の間に介在している。ドレイン領域24とドリフト領域26は半導体基板21に形成されており、中心領域10Aから終端領域10Bに亘って連続して形成されている。
終端領域10Bは、複数のp型のガードリング42と、n+型のチャネルストッパ領域32と、隣接するガードリング42の間に形成されている酸化シリコンの絶縁体領域44を備えている。ガードリング42の不純物には、ボロンが用いられており、チャネルストッパ領域32の不純物にはリンが用いられている。
ガードリング42は、終端領域10Bのドリフト領域26の表面に分散して形成されている。ガードリング42は、半導体基板21の表面から深部に向けて伸びている。複数のガードリング42は、所定の間隔を隔てて、中心領域10A側から終端領域10B側の方向に向けて並んでいる。ガードリング42は、平面視したときに、中心領域10Aの周囲を一巡して形成されている。ガードリング42は、ガードリング電極46に電気的に接続している。ガードリング電極46は、フローティング状態である。ガードリング42は、中心領域10Aのn型MOSFETがオフしたときに、中心領域10Aから終端領域10Bの外縁に向けて空乏層を伸展させる。
ガードリング42は、終端領域10Bのドリフト領域26の表面に分散して形成されている。ガードリング42は、半導体基板21の表面から深部に向けて伸びている。複数のガードリング42は、所定の間隔を隔てて、中心領域10A側から終端領域10B側の方向に向けて並んでいる。ガードリング42は、平面視したときに、中心領域10Aの周囲を一巡して形成されている。ガードリング42は、ガードリング電極46に電気的に接続している。ガードリング電極46は、フローティング状態である。ガードリング42は、中心領域10Aのn型MOSFETがオフしたときに、中心領域10Aから終端領域10Bの外縁に向けて空乏層を伸展させる。
チャネルストッパ領域32は、終端領域10Bの外縁のドリフト領域26の表面に形成されている。チャネルストッパ領域32は、平面視したときに、終端領域10Bの外縁に沿って一巡して形成されている。チャネルストッパ領域32は、チャネルストッパ電極34に電気的に接続されている。チャネルストッパ電極34は、ドレイン電極22と同電位に固定されている。チャネルストッパ領域32は、終端領域10Bのドリフト領域26の電位を安定させている。
絶縁体領域44は、ドリフト領域26の表面に形成されており、隣接するガードリング42の間に形成されている。絶縁体領域44は、半導体基板21の表面から深部に向けて伸びている。絶縁体領域44の側面は、隣接するガードリング42の双方の側面に接している。絶縁体領域44は、隣接するガードリング42の間において、半導体基板21の表面に臨んでいる。絶縁体領域44は、半導体基板21の縦断面において、矩形状の形態を有している。絶縁体領域44は、平面視すると、中心領域10Aの周囲を隣接するガードリング42の間に沿って一巡して形成されている。絶縁体領域44は、エッチング技術を利用して半導体基板21の表面に溝を形成した後に、インクジェット法とCVD法を利用してその溝内に酸化シリコンを充填することによって形成することができる。
中心領域10Aは、p型のボディ領域52と、p+型のボディコンタクト領域53と、n+型のソース領域54と、酸化シリコンのゲート絶縁膜55と、ポリシリコンのトレンチゲート電極56を備えている。ソース領域54とボディコンタクト領域53には、ソース電極57が電気的に接続している。ボディ領域52とボディコンタクト領域53の不純物には、ボロンが用いられている。ソース領域54の不純物には、リンが用いられている。ソース電極57には、アルミニウムが用いられている。
ボディ領域52とガードリング42の間にも絶縁体領域45が形成されている。この絶縁体領域45の側面は、ボディ領域52の側面とガードリング42の側面の双方に接している。この絶縁体領域45は、隣接するガードリング42の間の絶縁体領域44と同一の製造工程を利用して形成される。
半導体装置10はさらに、半導体基板21の表面を覆っている酸化膜47と保護膜36を備えている。酸化膜47の材料には、酸化シリコンが用いられており、その厚みは1〜2μmである。保護膜36の材料には、CVD法で形成された窒化シリコン又はポリイミド等が用いられており、その厚みは2〜10μmである。保護膜36は、中心領域10AのMOSFETを機械的応力、不純物の侵入、湿気などから保護するために設けられている。
ボディ領域52とガードリング42の間にも絶縁体領域45が形成されている。この絶縁体領域45の側面は、ボディ領域52の側面とガードリング42の側面の双方に接している。この絶縁体領域45は、隣接するガードリング42の間の絶縁体領域44と同一の製造工程を利用して形成される。
半導体装置10はさらに、半導体基板21の表面を覆っている酸化膜47と保護膜36を備えている。酸化膜47の材料には、酸化シリコンが用いられており、その厚みは1〜2μmである。保護膜36の材料には、CVD法で形成された窒化シリコン又はポリイミド等が用いられており、その厚みは2〜10μmである。保護膜36は、中心領域10AのMOSFETを機械的応力、不純物の侵入、湿気などから保護するために設けられている。
次に、半導体装置10の特徴を説明する。
酸化膜47及び/又は保護膜36には、半導体装置10の製造工程、輸送工程及び実装工程等を通して、その表面及び内部に正又は負の外部電荷が蓄積する。保護膜36の表面及び内部に正又は負の外部電荷が蓄積すると、蓄積した正又は負の外部電荷に引き寄せられて半導体基板21の表面に反対の極性を有する負又は正の反対電荷が集積してくる。半導体装置10は、終端領域10Bにおいて、この反対電荷の移動に伴う影響を低減する対策が施されている。
図1に示すように、半導体装置10は、隣接するガードリング42の間に絶縁体領域44が設けられている。絶縁体領域44内は、電荷が自由に移動できない領域である。このため、酸化膜47及び/又は保護膜36に外部電荷が蓄積したとしても、隣接するガードリング42の間に反対電荷が集積してくる現象が抑えられ、電荷バランスの崩れが抑制される。この結果、外部電荷の影響によって半導体装置10の耐圧が低下することを抑制することができる。
酸化膜47及び/又は保護膜36には、半導体装置10の製造工程、輸送工程及び実装工程等を通して、その表面及び内部に正又は負の外部電荷が蓄積する。保護膜36の表面及び内部に正又は負の外部電荷が蓄積すると、蓄積した正又は負の外部電荷に引き寄せられて半導体基板21の表面に反対の極性を有する負又は正の反対電荷が集積してくる。半導体装置10は、終端領域10Bにおいて、この反対電荷の移動に伴う影響を低減する対策が施されている。
図1に示すように、半導体装置10は、隣接するガードリング42の間に絶縁体領域44が設けられている。絶縁体領域44内は、電荷が自由に移動できない領域である。このため、酸化膜47及び/又は保護膜36に外部電荷が蓄積したとしても、隣接するガードリング42の間に反対電荷が集積してくる現象が抑えられ、電荷バランスの崩れが抑制される。この結果、外部電荷の影響によって半導体装置10の耐圧が低下することを抑制することができる。
次に、絶縁体領域44の深さと半導体装置10の耐圧の関係を説明する。図2に、絶縁体領域44とガードリング42が形成されている領域の拡大断面図を示す。図2に示すように、絶縁体領域44の厚み44Dとは、半導体基板21の表面から絶縁体領域44の底面までの絶縁体領域44の長さをいう。絶縁体領域44の幅44Wとは、中心領域10A側から終端領域10B側の方向の絶縁体領域44の長さを言う。ガードリング42の厚み42Dとは、半導体基板21の表面からガードリング42の底面までのガードリング42の長さをいう。ガードリング42の幅42Wとは、中心領域10A側から終端領域10B側の方向のガードリング42の幅をいう。ここで、ガードリング42と認められる領域は、p型の表面不純物濃度が1×1018cm-3以上の領域をいう。
図3に、半導体装置10がオフしているときのドレイン−ソース間電圧とドレイン電流の間の関係を示す。図中10が半導体装置10の結果であり、図中11は絶縁体領域44が形成されていない比較例の結果である。この実験例では、保護膜36と酸化膜47の界面に負の外部電荷が5×1011cm-2の濃度で蓄積したときの結果である。なお、この結果は、絶縁体領域44の厚み44Dが4μmであり、絶縁体領域44の幅44Wが5〜13μmであり、ガードリング42の厚み42Dが8μmであり、ガードリング42の幅42Wが35μmのときの結果である。さらに、ガードリング42の本数が、図1の場合と異なり、10本に増加したときの結果である。
図3に示すように、絶縁体領域44が設けられていない場合(図中11)は、ドレイン−ソース間電圧が180Vでブレークダウンしている。一方、絶縁体領域44が設けられている場合(図中10)は、ドレイン−ソース間電圧が1110Vでブレークダウンしている。半導体装置10の耐圧は、絶縁体領域44が設けられていることによって顕著に増加することが確認された。
図3に示すように、絶縁体領域44が設けられていない場合(図中11)は、ドレイン−ソース間電圧が180Vでブレークダウンしている。一方、絶縁体領域44が設けられている場合(図中10)は、ドレイン−ソース間電圧が1110Vでブレークダウンしている。半導体装置10の耐圧は、絶縁体領域44が設けられていることによって顕著に増加することが確認された。
図4に、絶縁体領域44の厚み44Dと耐圧の関係を示す。図中10aは保護膜36と酸化膜47の界面に蓄積した正の外部電荷が5×1010cm-2の濃度の結果であり、図中10bは保護膜36と酸化膜47の界面に蓄積した負の外部電荷が5×1011cm-2の濃度の結果である。図中10aの外部電荷の濃度は、実質的に外部電荷が蓄積していないと評価できる数値である。即ち、図中10aは、外部電荷が蓄積しないときの半導体装置10の耐圧と絶縁体領域44の厚み44Dの関係を示している。図中10bは、外部電荷が蓄積したときの半導体装置10の耐圧と絶縁体領域44の厚み44Dの関係を示している。なお、絶縁体領域44とガードリング42の形状に係る条件のうちの絶縁体領域44の厚み44D以外の条件は、図3の場合と同一である。
図4の図中10aに示すように、外部電荷が実質的に蓄積していない場合は、絶縁体領域44の厚み44Dを増加すると、半導体装置10の耐圧が低下してしまう。しかし、その耐圧の低下量は小さい。一方、図中10bに示すように、外部電界が蓄積している場合は、絶縁体領域44の厚み44Dを増加すると、半導体装置10の耐圧が顕著に増加する。
即ち、絶縁体領域44を設けたときに外部電荷の蓄積が実質的に無かったとしても、半導体装置10の耐圧は維持される。それよりも、絶縁体領域44を設ければ、外部電荷が蓄積したときの半導体装置10の耐圧の低下が顕著に抑制される。図4に示すように、絶縁体領域44の厚み44Dが2μm(ガードリング42の厚み42Dに対して0.25倍)を超えると、外部電荷が蓄積したときの半導体装置10の耐圧を改善する効果が大きい。さらに、絶縁体領域44の厚み44Dが4μm(ガードリング42の厚み42Dに対して0.5倍)を超えると、外部電荷の蓄積が実質的に無い場合と外部電荷が蓄積した場合のいずれの場合にも耐圧が1000Vを超えることができる。
なお、絶縁体領域44の厚み44Dがガードリング42の厚み42Dを超えると、空乏層の横方向へ伸展させる作用が低下するので好ましくない。
これらの結果から、絶縁体領域44の深さ方向の厚み44Dが、ガードリング42の深さ方向の厚み42Dの0.25〜1倍、より好ましくは0.5〜1倍の範囲であることが好ましい。
図4の図中10aに示すように、外部電荷が実質的に蓄積していない場合は、絶縁体領域44の厚み44Dを増加すると、半導体装置10の耐圧が低下してしまう。しかし、その耐圧の低下量は小さい。一方、図中10bに示すように、外部電界が蓄積している場合は、絶縁体領域44の厚み44Dを増加すると、半導体装置10の耐圧が顕著に増加する。
即ち、絶縁体領域44を設けたときに外部電荷の蓄積が実質的に無かったとしても、半導体装置10の耐圧は維持される。それよりも、絶縁体領域44を設ければ、外部電荷が蓄積したときの半導体装置10の耐圧の低下が顕著に抑制される。図4に示すように、絶縁体領域44の厚み44Dが2μm(ガードリング42の厚み42Dに対して0.25倍)を超えると、外部電荷が蓄積したときの半導体装置10の耐圧を改善する効果が大きい。さらに、絶縁体領域44の厚み44Dが4μm(ガードリング42の厚み42Dに対して0.5倍)を超えると、外部電荷の蓄積が実質的に無い場合と外部電荷が蓄積した場合のいずれの場合にも耐圧が1000Vを超えることができる。
なお、絶縁体領域44の厚み44Dがガードリング42の厚み42Dを超えると、空乏層の横方向へ伸展させる作用が低下するので好ましくない。
これらの結果から、絶縁体領域44の深さ方向の厚み44Dが、ガードリング42の深さ方向の厚み42Dの0.25〜1倍、より好ましくは0.5〜1倍の範囲であることが好ましい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10A:中心領域
10B:終端領域
21:半導体基板
24:ドレイン領域
26:ドリフト領域
32:チャネルストッパ領域
34:チャネルストッパ電極
36:保護膜
44:絶縁体領域
42:ガードリング
46:ガードリング電極
10B:終端領域
21:半導体基板
24:ドレイン領域
26:ドリフト領域
32:チャネルストッパ領域
34:チャネルストッパ電極
36:保護膜
44:絶縁体領域
42:ガードリング
46:ガードリング電極
Claims (3)
- 回路素子が作り込まれている中心領域とその中心領域の周囲に形成されている終端領域を半導体基板内に有する半導体装置であって、
終端領域は、
中心領域から終端領域に亘って連続して形成されている第1導電型の不純物を含む半導体領域と、
前記半導体領域の表面に分散して形成されており、第2導電型の不純物を含む複数個のガードリングと、
隣接するガードリングの間であって前記半導体領域の表面の少なくとも一部に形成されている絶縁体領域を備えていることを特徴とする半導体装置。 - 絶縁体領域が、隣接するガードリングの双方に接していることを特徴とする請求項1の半導体装置。
- 絶縁体領域の材料は、酸化シリコンであることを特徴とする請求項1又は2の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006331993A JP2008147361A (ja) | 2006-12-08 | 2006-12-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006331993A JP2008147361A (ja) | 2006-12-08 | 2006-12-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008147361A true JP2008147361A (ja) | 2008-06-26 |
Family
ID=39607212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006331993A Pending JP2008147361A (ja) | 2006-12-08 | 2006-12-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008147361A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8232593B2 (en) | 2009-03-16 | 2012-07-31 | Kabushiki Kaisha Toshiba | Power semiconductor device |
JP2014060322A (ja) * | 2012-09-19 | 2014-04-03 | Mitsubishi Electric Corp | 半導体装置 |
US9082810B2 (en) | 2012-09-19 | 2015-07-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2015213173A (ja) * | 2014-05-02 | 2015-11-26 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | フィールド・リング・エッジ終端構造および相異なるフィールド・リング間に配置された分離トレンチを有する半導体デバイス |
JP2016021539A (ja) * | 2014-07-15 | 2016-02-04 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2018147937A (ja) * | 2017-03-01 | 2018-09-20 | 株式会社豊田中央研究所 | 半導体装置 |
JP2018148000A (ja) * | 2017-03-03 | 2018-09-20 | 株式会社豊田中央研究所 | 半導体装置 |
-
2006
- 2006-12-08 JP JP2006331993A patent/JP2008147361A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8232593B2 (en) | 2009-03-16 | 2012-07-31 | Kabushiki Kaisha Toshiba | Power semiconductor device |
JP2014060322A (ja) * | 2012-09-19 | 2014-04-03 | Mitsubishi Electric Corp | 半導体装置 |
US9082810B2 (en) | 2012-09-19 | 2015-07-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
DE102013216011B4 (de) | 2012-09-19 | 2023-03-30 | Mitsubishi Electric Corporation | Halbleitervorrichtungen |
JP2015213173A (ja) * | 2014-05-02 | 2015-11-26 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | フィールド・リング・エッジ終端構造および相異なるフィールド・リング間に配置された分離トレンチを有する半導体デバイス |
DE102015105859B4 (de) | 2014-05-02 | 2018-10-11 | Infineon Technologies Ag | Halbleiterbauelement mit einer Feldring-Randabschluss-Struktur und einem zwischen unterschiedlichen Feldringen angeordneten Separationsgraben und Verfahren zur Herstellung des Halbleiterbauelementes |
JP2016021539A (ja) * | 2014-07-15 | 2016-02-04 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2018147937A (ja) * | 2017-03-01 | 2018-09-20 | 株式会社豊田中央研究所 | 半導体装置 |
JP2018148000A (ja) * | 2017-03-03 | 2018-09-20 | 株式会社豊田中央研究所 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008227236A (ja) | 半導体装置 | |
JP2008103529A (ja) | 半導体装置 | |
US9698256B2 (en) | Termination of super junction power MOSFET | |
JP2008117826A (ja) | 電力用半導体素子 | |
JP2008147361A (ja) | 半導体装置 | |
JP2009088345A (ja) | 半導体装置 | |
US9048215B2 (en) | Semiconductor device having a high breakdown voltage | |
JP2008227238A (ja) | 半導体装置 | |
CN107833918B (zh) | 半导体装置 | |
JP5129943B2 (ja) | 半導体装置 | |
JP7204544B2 (ja) | 半導体装置 | |
US9905689B2 (en) | Semiconductor device | |
JP5694285B2 (ja) | 半導体装置 | |
JP6299658B2 (ja) | 絶縁ゲート型スイッチング素子 | |
JP3875245B2 (ja) | 半導体装置 | |
JP7051890B2 (ja) | ワイドギャップ半導体装置 | |
US20160079350A1 (en) | Semiconductor device and manufacturing method thereof | |
US8482060B2 (en) | Semiconductor device | |
JP2008227237A (ja) | 半導体装置 | |
JP2008227240A (ja) | 半導体装置とその製造方法 | |
WO2013179820A1 (ja) | 半導体装置 | |
JP2019145646A (ja) | 半導体装置 | |
JP2018206914A (ja) | 半導体装置 | |
KR101602411B1 (ko) | 게이트 패드 영역에 액티브셀 배치 구조를 가지는 전력 반도체 장치 | |
JP2020088158A (ja) | スイッチング素子 |