CN115130422B - 标准单元的自动构建方法及装置、终端和存储介质 - Google Patents
标准单元的自动构建方法及装置、终端和存储介质 Download PDFInfo
- Publication number
- CN115130422B CN115130422B CN202210570158.7A CN202210570158A CN115130422B CN 115130422 B CN115130422 B CN 115130422B CN 202210570158 A CN202210570158 A CN 202210570158A CN 115130422 B CN115130422 B CN 115130422B
- Authority
- CN
- China
- Prior art keywords
- layer
- mos
- sequence
- layout
- wrap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Abstract
本申请涉及集成电路技术领域,尤其涉及一种标准单元的自动构建方法及装置、终端和存储介质。其中,该自动构建方法,包括:获取金属‑氧化物半导体场效应晶体管MOS序列,并对MOS序列进行布局前检查,得到满足布局前检查条件的MOS序列;基于摆放规则,对满足布局前检查条件的MOS序列进行自动摆放,得到摆放后的MOS序列;确定标准单元高度,并根据标准单元高度对摆放后的MOS序列进行统一高度布局,以得到MOS序列对应的标准单元。采用上述方案的本申请可以降低标准单元的设计周期,开发费用以及风险率。
Description
技术领域
本申请涉及集成电路技术领域,尤其涉及一种标准单元的自动构建方法及装置、终端和存储介质。
背景技术
集成电路(Integrated Circuit,IC),是把一定数量的常用电子元件,如电阻、电容、晶体管等,以及这些元件之间的连线,通过半导体工艺集成在一起的具有特定功能的微型电子器件或部件。因此,集成电路具有体积小、重量轻、引脚少、寿命长、可靠性高、成本低、性能好等优点,同时还便于大规模生产。
随着集成电路的高速发展,芯片集成度越来越高。芯片的功能越来越多。然而,使芯片的高度集成的背后是数百万计的门电路,从而导致芯片的版图布局过程繁琐且周期时间长。相关技术中,为了提高芯片的版图布局效率,可以采用标准单元库进行版图布局。
标准单元库(Standard Cell)是用全定制方法精心设计好各种单元电路的版图,然后把这些经过优化设计并验证通过的单元版图存入数据库。芯片的版图布局中根据设计需要调用单元库中的单元并将其排列成若干行,然后根据逻辑网表的连接要求将各单元的端口用金属线连接起来,最终得到所要求的芯片版图。其包含了组合逻辑、时序逻辑、功能单元和特殊类型单元,极大的提高了版图的设计效率。然而,标准单元库的设计周期较长,开发费用以及风险率也较高。
发明内容
本申请旨在至少在一定程度上解决相关技术中的技术问题之一。
为此,本申请的第一个目的在于提出一种标准单元的自动构建方法,以解决标准单元库的设计周期较长,开发费用以及风险率也较高的技术问题。
本申请的第二个目的在于提出一种标准单元的自动构建装置。
本申请的第三个目的在于提出一种终端。
本申请的第四个目的在于提出一种非临时性计算机可读存储介质。
本申请的第五个目的在于提出一种计算机程序产品。
为达到上述目的,本申请第一方面实施例提出的一种标准单元的自动构建方法,包括:
获取金属-氧化物半导体场效应晶体管MOS序列,并对所述MOS序列进行布局前检查,得到满足布局前检查条件的MOS序列;
基于摆放规则,对所述满足布局前检查条件的MOS序列进行自动摆放,得到摆放后的MOS序列;
确定标准单元高度,并根据所述标准单元高度对所述摆放后的MOS序列进行统一高度布局,以得到所述MOS序列对应的标准单元。
可选地,在本申请的一个实施例中,所述对所述MOS序列进行布局前检查,得到满足布局前检查条件的MOS序列,包括:
检查所述MOS序列是否满足共用有源区条件;
若所述MOS序列满足所述共用有源区条件,则对所述MOS序列进行共用有源区布局;
若所述MOS序列不满足所述共用有源区条件,则发出异常提示消息,并获取针对所述异常提示消息输入的MOS序列修正信息。
可选地,在本申请的一个实施例中,所述MOS序列包括NMOS和PMOS,所述对所述MOS序列进行共用有源区布局,包括:
控制所述NMOS对应的多晶硅层向上延伸,所述PMOS对应的多晶硅层向下延伸。
可选地,在本申请的一个实施例中,所述MOS序列仅包括NMOS,所述基于摆放规则,对所述满足布局前检查条件的MOS序列进行自动摆放,包括:
控制N+层包裹P区数字电源VDD层和NMOS层;
控制N阱层包裹用于包裹VDD层的N+层;
控制P+层包裹N区VDD层。
可选地,在本申请的一个实施例中,所述MOS序列仅包括PMOS,所述基于摆放规则,对所述满足布局前检查条件的MOS序列进行自动摆放,包括:
控制N+层包裹VDD层;
控制P+层包裹PMOS层和数字地VSS层;
控制N阱层包裹VDD层和PMOS层。
可选地,在本申请的一个实施例中,所述MOS序列包括NMOS和PMOS,所述基于摆放规则,对所述满足布局前检查条件的MOS序列进行自动摆放,包括:
控制N+层包裹VDD层和NMOS层;
控制P+层包裹PMOS层和VSS层;
控制N阱层包裹VDD层和PMOS层。
可选地,在本申请的一个实施例中,所述确定标准单元高度,包括:
根据摆放后的MOS序列确定标准单元高度。
为达到上述目的,本申请第二方面实施例提出的一种标准单元的自动构建装置,包括:
序列检查单元,用于获取金属-氧化物半导体场效应晶体管MOS序列,并对所述MOS序列进行布局前检查,得到满足布局前检查条件的MOS序列;
序列摆放单元,用于基于摆放规则,对所述满足布局前检查条件的MOS序列进行自动摆放,得到摆放后的MOS序列;
高度确定单元,用于确定标准单元高度,并根据所述标准单元高度对所述摆放后的MOS序列进行统一高度布局,以得到所述MOS序列对应的标准单元。
可选地,在本申请的一个实施例中,所述序列检查单元包括条件判断子单元、序列布局子单元和信息获取子单元,所述序列检查单元用于对所述MOS序列进行布局前检查,得到满足布局前检查条件的MOS序列时:
所述条件判断子单元,用于检查所述MOS序列是否满足共用有源区条件;
所述序列布局子单元,用于若所述MOS序列满足所述共用有源区条件,则对所述MOS序列进行共用有源区布局;
所述信息获取子单元,用于若所述MOS序列不满足所述共用有源区条件,则发出异常提示消息,并获取针对所述异常提示消息输入的MOS序列修正信息。
可选地,在本申请的一个实施例中,所述序列布局子单元,用于对所述MOS序列进行共用有源区布局时,具体用于:
控制所述NMOS对应的多晶硅层向上延伸;
控制所述PMOS对应的多晶硅层向下延伸。
可选地,在本申请的一个实施例中,所述MOS序列仅包括NMOS,所述序列摆放单元,用于基于摆放规则,对所述满足布局前检查条件的MOS序列进行自动摆放时,具体用于:
控制N+层包裹P区数字电源VDD层和NMOS层;
控制N阱层包裹用于包裹VDD层的N+层;
控制P+层包裹N区VDD层。
可选地,在本申请的一个实施例中,所述MOS序列仅包括PMOS,所述序列摆放单元,用于基于摆放规则,对所述满足布局前检查条件的MOS序列进行自动摆放时,具体用于:
控制N+层包裹VDD层;
控制P+层包裹PMOS层和数字地VSS层;
控制N阱层包裹VDD层和PMOS层。
可选地,在本申请的一个实施例中,所述MOS序列包括NMOS和PMOS,所述序列摆放单元,用于基于摆放规则,对所述满足布局前检查条件的MOS序列进行自动摆放时,具体用于:
控制N+层包裹VDD层和NMOS层;
控制P+层包裹PMOS层和VSS层;
控制N阱层包裹VDD层和PMOS层。
可选地,在本申请的一个实施例中,所述高度确定单元,用于确定标准单元高度时,具体用于:
根据摆放后的MOS序列确定标准单元高度。
为达到上述目的,本申请第三方面实施例提出了一种终端,包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行前述一方面中任一项所述的方法。
为达到上述目的,本申请第四方面实施例提出了一种存储有计算机指令的非瞬时计算机可读存储介质,其中,所述计算机指令用于使所述计算机执行前述一方面中任一项所述的方法。
为达到上述目的,本申请第五方面实施例提出了一种计算机程序产品,包括计算机程序,所述计算机程序在被处理器执行时实现前述一方面中任一项所述的方法。
综上,在本申请一个或多个实施例中,通过获取金属-氧化物半导体场效应晶体管MOS序列,并对所述MOS序列进行布局前检查,得到满足布局前检查条件的MOS序列;基于摆放规则,对所述满足布局前检查条件的MOS序列进行自动摆放,得到摆放后的MOS序列;确定标准单元高度,并根据所述标准单元高度对所述摆放后的MOS序列进行统一高度布局,以得到所述MOS序列对应的标准单元。因此,用户仅需提供MOS序列即可获取对应的标准单元,可以降低标准单元的设计周期。并且,由于标准单元构建过程中已经进行了摆放布局并统一高度,用户在设计MOS序列对应的标准单元时,可以减少在标准单元过程中对MOS的摆放以及高度的调整的情况,进而可以降低标准单元的设计周期、开发费用以及风险率。同时,通过基于摆放规则对MOS序列进行自动摆放,还可以提高标准单元的面积利用率。
本申请附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为本申请实施例所提供的一种标准单元的自动构建方法的流程图;
图2为本申请实施例所提供的第一种MOS序列的摆放示意图;
图3为本申请实施例所提供的第二种MOS序列的摆放示意图;
图4为本申请实施例所提供的第三种MOS序列的摆放示意图;
图5为本申请实施例提供的第一种标准单元的自动构建装置的结构示意图;
图6为本申请实施例提供的第二种标准单元的自动构建装置的结构示意图;
图7是用来实现本申请实施例的标准单元的自动构建方法的终端的框图。
具体实施方式
下面详细描述本申请的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。相反,本申请的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。
易于理解的是,相关技术中,标准单元的设计采用手工布局的方法。然而,仅采用手工布局的方法无法完成大规模的集成电路设计。并且,版图布局以及风险率较高并且低效。同时,对版图的面积利用率也不高。
下面结合具体的实施例对本申请进行详细说明。
图1为本申请实施例所提供的一种标准单元的自动构建方法的流程图。如图1所示,图1示出本申请实施例提供的一种标准单元的自动构建方法的流程示意图,该方法可依赖于计算机程序实现,可运行于进行标准单元的自动构建的装置上。该计算机程序可集成在应用中,也可作为独立的工具类应用运行。
其中,标准单元的自动构建装置可以是具有标准单元的自动构建功能的终端,该终端包括但不限于:可穿戴设备、手持设备、个人电脑、平板电脑、车载设备、智能手机、计算设备或连接到无线调制解调器的其它处理设备等。在不同的网络中终端可以叫做不同的名称,例如:用户设备、接入终端、用户单元、用户站、移动站、移动台、远方站、远程终端、移动设备、用户终端、终端、无线通信设备、用户代理或用户装置、蜂窝电话、无绳电话、个人数字处理(personal digital assistant,PDA)、第五代移动通信技术(5th Generation MobileCommunication Technology,5G)网络、第四代移动通信技术(the 4th generation mobilecommunication technology,4G)网络、第三代移动通信技术(3rd-Generation,3G)网络或未来演进网络中的终端等。
具体的,该标准单元的自动构建方法,包括以下步骤:
步骤110,获取金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor,MOSFET,MOS)序列,并对MOS序列进行布局前检查,得到满足布局前检查条件的MOS序列;
步骤120,基于摆放规则,对满足布局前检查条件的MOS序列进行自动摆放,得到摆放后的MOS序列;
步骤130,确定标准单元高度,并根据标准单元高度对摆放后的MOS序列进行统一高度布局,以得到MOS序列对应的标准单元。
根据一些实施例,MOS序列指的是终端获取到的构建标准单元时所用的序列。该MOS序列并不特指某一固定序列。例如,当MOS序列中的MOS数量发生变化时,该MOS序列可以发生变化。当MOS序列中的MOS类型发生变化时,该MOS序列也可以发生变化。
在本申请实施例中,对MOS序列进行布局前检查,得到满足布局前检查条件的MOS序列,包括:
检查MOS序列是否满足共用有源区条件;
若MOS序列满足共用有源区条件,则对MOS序列进行共用有源区布局;
若MOS序列不满足共用有源区条件,则发出异常提示消息,并获取针对异常提示消息输入的MOS序列修正信息。
根据一些实施例,当获取到针对异常提示消息输入的MOS序列修正信息。可以根据MOS序列修正信息对MOS序列进行修正。若修正后的MOS序列仍不满足共用有源区条件,则重新发出异常提示消息,并重新获取针对异常提示消息输入的MOS序列修正信息,直至修正后的MOS序列满足共用有源区条件。
在本申请实施例中,MOS序列包括NMOS和PMOS,对MOS序列进行共用有源区布局,包括:
控制NMOS对应的多晶硅层向上延伸;
控制PMOS对应的多晶硅层向下延伸。
易于理解的是,对MOS序列进行共用有源区布局,可以令MOS序列中的MOS之间相互共用有源区,从而可以减少版图的面积。
在本申请实施例中,图2为本申请实施例所提供的第一种MOS序列的摆放示意图。如图2所示,MOS序列仅包括NMOS,基于摆放规则,对满足布局前检查条件的MOS序列进行自动摆放,包括:
控制N+层NP包裹P区数字电源VDD层和NMOS层;
控制N阱层NW包裹用于包裹VDD层的N+层NP;
控制P+层PP包裹N区VDD层。
在本申请实施例中,图3为本申请实施例所提供的第二种MOS序列的摆放示意图。如图3所示,MOS序列仅包括PMOS,基于摆放规则,对满足布局前检查条件的MOS序列进行自动摆放,包括:
控制N+层NP包裹VDD层;
控制P+层PP包裹PMOS层和数字地VSS层;
控制N阱层NW包裹VDD层和PMOS层。
在本申请实施例中,图4为本申请实施例所提供的第三种MOS序列的摆放示意图。如图4所示,MOS序列包括NMOS和PMOS,基于摆放规则,对满足布局前检查条件的MOS序列进行自动摆放,包括:
控制N+层NP包裹VDD层和NMOS层;
控制P+层PP包裹PMOS层和VSS层;
控制N阱层NW包裹VDD层和PMOS层。
根据一些实施例,MOS序列包括NMOS和PMOS,与MOS序列仅包括PMOS时,P+层PP和N阱层NW采用相同的布局控制。
根据一些实施例,当控制P+层PP包裹PMOS层,控制N阱层NW包裹PMOS层时,包裹PMOS层的P+层PP和N阱层NW的大小不做限定。例如,P+层PP可以位于N阱层NW中。P+层PP也可以包裹N阱层NW。P+层PP还可以与N阱层NW为部分重叠关系。
在一些实施例中,如图3、图4所示,当控制P+层PP包裹PMOS层,控制N阱层NW包裹PMOS层时,还可以增设一层P+层PP,令该增设的P+层PP完全包裹住用于包裹PMOS层的P+层PP和N阱层NW。
在一些实施例中,当控制N阱层NW包裹VDD层时,包裹VDD层的N阱层NW的面积不做限定。例如,该包裹VDD层的N阱层NW可以仅包裹VDD层。该包裹VDD层的N阱层NW也可以包裹用于包裹VDD层的N+层NP。该包裹VDD层的N阱层NW还可以同时包裹VDD层和上述增设的P+层PP,如图3、图4所示。
在本申请实施例中,确定标准单元高度,包括:
根据摆放后的MOS序列确定标准单元高度。
根据一些实施例,确定标准单元高度时,统一MOS序列中MOS的栅极宽度、源极宽度和漏极宽度,进而可以简化标准单元的后续布线。
综上,本申请实施例提供的方法,通过获取金属-氧化物半导体场效应晶体管MOS序列,并对MOS序列进行布局前检查,得到满足布局前检查条件的MOS序列;基于摆放规则,对满足布局前检查条件的MOS序列进行自动摆放,得到摆放后的MOS序列;确定标准单元高度,并根据标准单元高度对摆放后的MOS序列进行统一高度布局,以得到MOS序列对应的标准单元。因此,用户仅需提供MOS序列即可获取对应的标准单元,可以降低标准单元的设计周期。并且,由于标准单元构建过程中已经进行了摆放布局并统一高度,用户在设计MOS序列对应的标准单元时,可以减少在标准单元过程中对MOS的摆放以及高度的调整的情况,进而可以降低标准单元的设计周期、开发费用以及风险率。同时,通过基于摆放规则对MOS序列进行自动摆放,可以提高标准单元的面积利用率。
为了实现上述实施例,本申请还提出一种标准单元的自动构建装置。
图5为本申请实施例提供的第一种标准单元的自动构建装置的结构示意图。
如图5所示,一种标准单元的自动构建装置,包括:
序列检查单元510,用于获取金属-氧化物半导体场效应晶体管MOS序列,并对MOS序列进行布局前检查,得到满足布局前检查条件的MOS序列;
序列摆放单元520,用于基于摆放规则,对满足布局前检查条件的MOS序列进行自动摆放,得到摆放后的MOS序列;
高度确定单元530,用于确定标准单元高度,并根据标准单元高度对摆放后的MOS序列进行统一高度布局,以得到MOS序列对应的标准单元。
在本申请实施例中,图6为本申请实施例提供的第二种标准单元的自动构建装置的结构示意图。如图6所示,序列检查单元510包括条件判断子单元511、序列布局子单元512和信息获取子单元513,序列检查单元510用于对MOS序列进行布局前检查,得到满足布局前检查条件的MOS序列时:
条件判断子单元511,用于检查MOS序列是否满足共用有源区条件;
序列布局子单元512,用于若MOS序列满足共用有源区条件,则对MOS序列进行共用有源区布局;
信息获取子单元513,用于若MOS序列不满足共用有源区条件,则发出异常提示消息,并获取针对异常提示消息输入的MOS序列修正信息。
在本申请实施例中,序列布局子单元512,用于对MOS序列进行共用有源区布局时,具体用于:
控制NMOS对应的多晶硅层向上延伸;
控制PMOS对应的多晶硅层向下延伸。
在本申请实施例中,MOS序列仅包括NMOS,序列摆放单元520,用于基于摆放规则,对满足布局前检查条件的MOS序列进行自动摆放时,具体用于:
控制N+层包裹P区数字电源VDD层和NMOS层;
控制N阱层包裹用于包裹VDD层的N+层;
控制P+层包裹N区VDD层。
在本申请实施例中,MOS序列仅包括PMOS,序列摆放单元520,用于基于摆放规则,对满足布局前检查条件的MOS序列进行自动摆放时,具体用于:
控制N+层包裹VDD层;
控制P+层包裹PMOS层和数字地VSS层;
控制N阱层包裹VDD层和PMOS层。
在本申请实施例中,MOS序列包括NMOS和PMOS,序列摆放单元520,用于基于摆放规则,对满足布局前检查条件的MOS序列进行自动摆放时,具体用于:
控制N+层包裹VDD层和NMOS层;
控制P+层包裹PMOS层和VSS层;
控制N阱层包裹VDD层和PMOS层。
在本申请实施例中,高度确定单元530,用于确定标准单元高度时,具体用于:
根据摆放后的MOS序列确定标准单元高度。
综上,在本申请实施例提供的装置,通过序列检查单元获取金属-氧化物半导体场效应晶体管MOS序列,并对MOS序列进行布局前检查,得到满足布局前检查条件的MOS序列;序列摆放单元基于摆放规则,对满足布局前检查条件的MOS序列进行自动摆放,得到摆放后的MOS序列;高度确定单元确定标准单元高度,并根据标准单元高度对摆放后的MOS序列进行统一高度布局,以得到MOS序列对应的标准单元。因此,用户仅需提供MOS序列即可获取对应的标准单元,可以降低标准单元的设计周期。并且,由于标准单元构建过程中已经进行了摆放布局并统一高度,用户在设计MOS序列对应的标准单元时,可以减少在标准单元过程中对MOS的摆放以及高度的调整的情况,进而可以降低标准单元的设计周期、开发费用以及风险率。同时,通过基于摆放规则对MOS序列进行自动摆放,可以提高标准单元的面积利用率。
根据本申请的实施例,本申请还提供了一种终端、一种可读存储介质和一种计算机程序产品。
图7示出了可以用来实施本申请的实施例的示例终端700的示意性框图。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例,并且不意在限制本文中描述的和/或者要求的本申请的实现。
如图7所示,终端700包括计算单元701,其可以根据存储在只读存储器(ROM)702中的计算机程序或者从存储单元708加载到随机访问存储器(RAM)703中的计算机程序,来执行各种适当的动作和处理。在RAM 703中,还可存储终端700操作所需的各种程序和数据。计算单元701、ROM 702以及RAM 703通过总线704彼此相连。输入/输出(I/O)接口705也连接至总线704。
终端700中的多个部件连接至I/O接口705,包括:输入单元706,例如键盘、鼠标等;输出单元707,例如各种类型的显示器、扬声器等;存储单元708,例如磁盘、光盘等;以及通信单元709,例如网卡、调制解调器、无线通信收发机等。通信单元709允许终端700通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元701可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元701的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元701执行上文所描述的各个方法和处理,例如标准单元的自动构建方法。例如,在一些实施例中,标准单元的自动构建方法可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元708。在一些实施例中,计算机程序的部分或者全部可以经由ROM 702和/或通信单元709而被载入和/或安装到终端700上。当计算机程序加载到RAM 703并由计算单元701执行时,可以执行上文描述的标准单元的自动构建方法的一个或多个步骤。备选地,在其他实施例中,计算单元701可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行标准单元的自动构建方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括:实施在一个或者多个计算机程序中,该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释,该可编程处理器可以是专用或者通用可编程处理器,可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令,并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本申请的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或终端上执行。
在本申请的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互,可以在计算机上实施此处描述的系统和技术,该计算机具有:用于向用户显示信息的显示装置(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向装置(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如,作为数据终端)、或者包括中间件部件的计算系统(例如,应用终端)、或者包括前端部件的计算系统(例如,具有图形用户界面或者网络浏览器的用户计算机,用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如,通信网络)来将系统的部件相互连接。通信网络的示例包括:局域网(LAN)、广域网(WAN)、互联网和区块链网络。
计算机系统可以包括客户机和终端。客户机和终端一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户机-终端关系的计算机程序来产生客户机和终端的关系。终端可以是云终端,又称为云计算终端或云主机,是云计算服务体系中的一项主机产品,以解决了传统物理主机与VPS服务("Virtual PrivateServer",或简称"VPS")中,存在的管理难度大,业务扩展性弱的缺陷。终端也可以为分布式系统的终端,或者是结合了区块链的终端。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本申请中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本申请公开的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本申请保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本申请的精神和原则之内所作的修改、等同替换和改进等,均应包含在本申请保护范围之内。
Claims (6)
1.一种标准单元的自动构建方法,其特征在于,包括:
获取金属-氧化物半导体场效应晶体管MOS序列,并对所述MOS序列进行布局前检查,得到满足布局前检查条件的MOS序列,包括:检查所述MOS序列是否满足共用有源区条件;若所述MOS序列满足所述共用有源区条件,则对所述MOS序列进行共用有源区布局;若所述MOS序列不满足所述共用有源区条件,则发出异常提示消息,并获取针对所述异常提示消息输入的MOS序列修正信息,直至所述MOS序列满足所述共用有源区条件;所述MOS序列包括NMOS和/或PMOS,对所述MOS序列进行共用有源区布局时,控制所述NMOS对应的多晶硅层向上延伸;控制所述PMOS对应的多晶硅层向下延伸;
基于摆放规则,对所述满足布局前检查条件的MOS序列进行自动摆放,得到摆放后的MOS序列,其中,若所述MOS序列仅包括NMOS,则控制N+层包裹P区数字电源VDD层和NMOS层,控制N阱层包裹用于包裹VDD层的N+层,控制P+层包裹N区VDD层;若所述MOS序列仅包括PMOS,则控制N+层包裹VDD层,控制P+层包裹PMOS层和数字地VSS层,控制N阱层包裹VDD层和PMOS层;若所述MOS序列包括NMOS和PMOS,则控制N+层包裹VDD层和NMOS层,控制P+层包裹PMOS层和VSS层,控制N阱层包裹VDD层和PMOS层;
确定标准单元高度,并根据所述标准单元高度对所述摆放后的MOS序列进行统一高度布局,以得到所述MOS序列对应的标准单元。
2.如权利要求1所述的方法,其特征在于,所述确定标准单元高度,包括:
根据摆放后的MOS序列确定标准单元高度。
3.一种标准单元的自动构建装置,其特征在于,包括:
序列检查单元,用于获取金属-氧化物半导体场效应晶体管MOS序列,并对所述MOS序列进行布局前检查,得到满足布局前检查条件的MOS序列,具体用于:检查所述MOS序列是否满足共用有源区条件;若所述MOS序列满足所述共用有源区条件,则对所述MOS序列进行共用有源区布局;若所述MOS序列不满足所述共用有源区条件,则发出异常提示消息,并获取针对所述异常提示消息输入的MOS序列修正信息,直至所述MOS序列满足所述共用有源区条件;所述MOS序列包括NMOS和/或PMOS,对所述MOS序列进行共用有源区布局时,控制所述NMOS对应的多晶硅层向上延伸;控制所述PMOS对应的多晶硅层向下延伸;
序列摆放单元,用于基于摆放规则,对所述满足布局前检查条件的MOS序列进行自动摆放,得到摆放后的MOS序列,其中,若所述MOS序列仅包括NMOS,则控制N+层包裹P区数字电源VDD层和NMOS层,控制N阱层包裹用于包裹VDD层的N+层,控制P+层包裹N区VDD层;若所述MOS序列仅包括PMOS,则控制N+层包裹VDD层,控制P+层包裹PMOS层和数字地VSS层,控制N阱层包裹VDD层和PMOS层;若所述MOS序列包括NMOS和PMOS,则控制N+层包裹VDD层和NMOS层,控制P+层包裹PMOS层和VSS层,控制N阱层包裹VDD层和PMOS层;
高度确定单元,用于确定标准单元高度,并根据所述标准单元高度对所述摆放后的MOS序列进行统一高度布局,以得到所述MOS序列对应的标准单元。
4.如权利要求3所述的装置,其特征在于,所述高度确定单元用于确定标准单元高度时,具体用于:
根据摆放后的MOS序列确定标准单元高度。
5.一种终端,包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行权利要求1-2中任一项所述的方法。
6.一种存储有计算机指令的非瞬时计算机可读存储介质,其中,所述计算机指令用于使所述计算机执行根据权利要求1-2中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210570158.7A CN115130422B (zh) | 2022-05-24 | 2022-05-24 | 标准单元的自动构建方法及装置、终端和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210570158.7A CN115130422B (zh) | 2022-05-24 | 2022-05-24 | 标准单元的自动构建方法及装置、终端和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115130422A CN115130422A (zh) | 2022-09-30 |
CN115130422B true CN115130422B (zh) | 2023-10-17 |
Family
ID=83375936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210570158.7A Active CN115130422B (zh) | 2022-05-24 | 2022-05-24 | 标准单元的自动构建方法及装置、终端和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115130422B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006210453A (ja) * | 2005-01-26 | 2006-08-10 | Sony Corp | 半導体装置 |
WO2017091338A1 (en) * | 2015-11-25 | 2017-06-01 | Eli Harari | Three-dimensional vertical nor flash thin film transistor strings |
CN111709213A (zh) * | 2020-06-18 | 2020-09-25 | 成都微光集电科技有限公司 | 标准单元库设计检查方法和系统以及可读存储介质 |
US10878160B1 (en) * | 2019-07-31 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Analog cells utilizing complementary mosfet pairs |
CN114154454A (zh) * | 2021-12-09 | 2022-03-08 | 清华大学 | 一种基于欧拉路径算法的自动布局方法及装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4236848B2 (ja) * | 2001-03-28 | 2009-03-11 | セイコーインスツル株式会社 | 半導体集積回路装置の製造方法 |
US20050236619A1 (en) * | 2004-04-21 | 2005-10-27 | Vipulkumar Patel | CMOS-compatible integration of silicon-based optical devices with electronic devices |
US8530286B2 (en) * | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
IT1399755B1 (it) * | 2010-04-30 | 2013-05-03 | St Microelectronics Srl | Cella di base per implementazione di un ordine di modifica o engineering change order (eco) perfezionata. |
CN102664165B (zh) * | 2012-05-18 | 2014-06-04 | 北京大学 | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 |
US10734377B2 (en) * | 2016-11-29 | 2020-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit, system for and method of forming an integrated circuit |
-
2022
- 2022-05-24 CN CN202210570158.7A patent/CN115130422B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006210453A (ja) * | 2005-01-26 | 2006-08-10 | Sony Corp | 半導体装置 |
WO2017091338A1 (en) * | 2015-11-25 | 2017-06-01 | Eli Harari | Three-dimensional vertical nor flash thin film transistor strings |
US10878160B1 (en) * | 2019-07-31 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Analog cells utilizing complementary mosfet pairs |
CN111709213A (zh) * | 2020-06-18 | 2020-09-25 | 成都微光集电科技有限公司 | 标准单元库设计检查方法和系统以及可读存储介质 |
CN114154454A (zh) * | 2021-12-09 | 2022-03-08 | 清华大学 | 一种基于欧拉路径算法的自动布局方法及装置 |
Non-Patent Citations (3)
Title |
---|
张川 ; 郎君 ; 朱莹 ; 何书专 ; 杨盛光 ; .PWM电源管理芯片的全定制版图设计.电子测量技术.2007,(第03期),第137-139页. * |
方芳等.基于TED平台的模拟集成电路自动布局.微纳电子与智能制造.2021,(第4期),第66-71页. * |
王仁平 ; 魏榕山 ; 高扬标 ; 江浩 ; .优化芯片面积的标准单元库改进.福州大学学报(自然科学版).2017,(第01期),第98-101页. * |
Also Published As
Publication number | Publication date |
---|---|
CN115130422A (zh) | 2022-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104618217A (zh) | 分享资源的方法、终端、服务器及系统 | |
CN105471704A (zh) | 一种实现多人通话的方法、装置及系统 | |
CN106776038A (zh) | 一种热门应用资源分配方法及移动终端 | |
CN103167007A (zh) | 用于计算用户之间的交互度的方法和装置 | |
CN107463435A (zh) | 应用进程优先级管理方法、装置、存储介质及电子设备 | |
CN108604106B (zh) | 侧信道感知的自动布局和布线 | |
CN103327029B (zh) | 一种恶意网址的检测方法和设备 | |
CN113626200A (zh) | 任务负载计算方法、装置、存储介质以及终端 | |
CN106940714B (zh) | 一种数据处理方法、装置及电子设备 | |
CN115130422B (zh) | 标准单元的自动构建方法及装置、终端和存储介质 | |
CN109033510B (zh) | 基于遗传算法的三维集成电路互连线长度优化方法及装置 | |
CN105245432A (zh) | 未读消息计数方法、装置及终端 | |
CN104102560A (zh) | 系统性能测试的方法及装置 | |
CN115221831B (zh) | 实现电路版图代码化半自动布局的方法及装置 | |
CN105005588A (zh) | 一种训练数据的处理方法及装置 | |
CN114138358A (zh) | 应用程序的启动优化方法、装置、设备和存储介质 | |
CN112073505A (zh) | 在云服务器上进行卸载的方法、控制装置、存储介质 | |
CN104866492A (zh) | 书签的管理方法及装置 | |
RU2471226C2 (ru) | Передатчик графических команд и способ передачи графических команд | |
WO2023116928A1 (en) | Method and system for determining carbon dioxide emission value of grading by website | |
CN117764012A (zh) | 一种电路和电路门级网表优化方法 | |
CN117096985A (zh) | 一种对外充电方法、装置、设备及存储介质 | |
CN112788101A (zh) | 服务器集群的控制方法、装置、终端及存储介质 | |
CN116306418A (zh) | 一种时序收敛方法、装置、电子设备及存储介质 | |
CN104679713A (zh) | 一种提高移动终端数据处理速度的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |