TW201342533A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201342533A
TW201342533A TW101147459A TW101147459A TW201342533A TW 201342533 A TW201342533 A TW 201342533A TW 101147459 A TW101147459 A TW 101147459A TW 101147459 A TW101147459 A TW 101147459A TW 201342533 A TW201342533 A TW 201342533A
Authority
TW
Taiwan
Prior art keywords
type
region
forming
mos transistor
concentration
Prior art date
Application number
TW101147459A
Other languages
English (en)
Other versions
TWI529858B (zh
Inventor
Yukimasa Minami
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201342533A publication Critical patent/TW201342533A/zh
Application granted granted Critical
Publication of TWI529858B publication Critical patent/TWI529858B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

[課題]謀求具有同極閘極之低耐壓元件及高耐壓元件之橫型MOS電晶體和縱型溝槽MOSFET混載的半導體裝置之電特性的安定化。[解決手段]在除去溝槽閘極電極之上的區域形成將成為光罩的光阻，並蝕刻除去溝槽閘極電極上之第3閘極絕緣膜。之後，不僅在第2、第3閘極絕緣膜上，即使在溝槽閘極電極上，形成無摻雜之多晶矽層，藉由離子注入法，各使用光罩對低耐壓及高耐壓之NMOS電晶體及PMOS電晶體之多晶矽層導入N型及P型之高濃度雜質。接著，進行各向異性蝕刻，形成第2閘極電極。藉由上述工程，使在溝槽內部之第1閘極電極和橫型MOS電晶體中所使用之第2閘極電極積層化，並抑制由於蝕刻所導致之偏差。

Description

半導體裝置之製造方法
本發明係關於混載具有同極閘極之低耐壓之橫型MOS電晶體和高耐壓之橫型MOS電晶體及縱型溝槽MOSFET的半導體裝置之製造方法。
近年來，流通著各式各樣的行動機器，用以使該些動作之電源多使用具有高能量密度，且不產生記憶效果之Li離子電池。隨此，也必須要有檢測Li離子電池之過充電、過放電之保護用IC。例如，行動電話用之Li離子電池雖然為3.6V左右之電池電壓，但於充電時，也有必須要施加20V以上之電壓的情形，就以保護用IC而言，要求具有高耐壓之元件。
可以滿足如此保護用IC規格之CMOS電晶體製程，必須可以形成適合低耐壓之MOS電晶體及適合高耐壓之MOS電晶體。這是因為高耐壓元件為了滿足其規格，必須將元件尺寸增大至某程度，故於以高耐壓元件構成IC之全體之時，最終的晶片尺寸增大，成為成本上無競爭力的IC，難以滿足對市場之價格的要求之故。因此，僅於施加高電壓之電路部分使用高耐壓元件，其他之電路區域使用低耐壓元件，依此必須抑制晶片尺寸。並且，於保護用IC內藏溝槽型之功率MOSFET之時，要求更縮小晶片尺寸，並且降低功率MOSFET之導通電阻。
由於如此之要求，保護用IC之半導體裝置之製程，必須為混載低耐壓製程及高耐壓製程以及溝槽製程之半導體裝置之製造方法。
以下，使用第11圖(a)~第14圖(b)簡潔表示具有同極閘極之低耐壓及高耐壓之橫型MOS電晶體和縱型溝槽MOSFET混載之半導體裝置之以往的製造方法。以下所記載之(1)~(5)之製造方法雖無圖示，但是被形成如(1)~(5)般。
(1)藉由離子注入法在溝槽形成預想區域形成高濃度填埋層。
(2)藉由磊晶法在P型半導體之基座基板上形成P型磊層。
(3)藉由離子注入法，形成低耐壓元件及高耐壓元件之橫型MOS電晶體及縱型溝槽MOSFET之各井層。
(4)藉由LOCOS法或淺溝槽法形成元件分離區域及高耐壓元件之電場緩和區域。
(5)藉由離子注入法在高耐壓元件之電場緩和區域形成第1低濃度區域。
之後，形成如第11圖(a)~第14圖(b)所示般，構成具有同極閘極之低耐壓元件102及高耐壓元件103之橫型MOS電晶體和縱型溝槽MOSFET101混載之半導體裝置。
(a)在N型之第1井層302上之N型之縱型MOS電晶體101形成預定區域，朝向P型半導體基板203之內部 進行各向異性蝕刻至不到達至N型之填埋層301之深度，形成溝槽310。
(b)沿著P型半導體基板203上之表面及溝槽之壁面藉由熱氧化形成第1閘極絕緣膜311。
(c)在第1閘極絕緣膜311上形成N型之摻雜離子的第1多晶矽層312。
(d)對第1多晶矽層312進行蝕刻，並在溝槽內形成閘極電極312。
(e)在P型半導體基板203上全面形成氮化膜313，使用光微影法在高耐壓元件以外之區域形成光阻，並將其光阻當作光罩，僅在形成高耐壓元件之閘極絕緣膜之區域，蝕刻除去氮化膜313。然後，藉由熱氧化形成相對性較厚的第2閘極絕緣膜314。
(f)於除去氮化膜313後，在P型半導體基板203上全面藉由熱氧化形成低耐壓元件用之橫型MOS電晶體102之第3閘極絕緣膜315。
(g)即使在第2及第3閘極絕緣膜(314及315)上及溝槽閘極電極上，形成無摻雜之第2多晶矽層322，藉由離子注入法各使用光罩導入N型及P型之高濃度雜質至低耐壓及高耐壓元件之NMOS電晶體及PMOS電晶體之第2多晶矽層322。
(h)對第2多晶矽層322進行蝕刻，形成低耐壓元件及高耐壓元件之橫型MOS電晶體之第2N型電極316及第2P型閘極電極317。
(i)將P型第2井層304上之N型之橫型MOS電晶體形成區域102之第2閘極電極316予以遮罩而自行整合地導入N型雜質，且形成第2低濃度N型雜質區域318。再者，將N型第2井層305上之P型之橫型MOS電晶體形成區域102之第2閘極電極317予以遮罩而自行整合地導入P型雜質，且形成第2低濃度P型雜質區域319。之後，以CVD法等形成氧化膜，藉由進行各向異性蝕刻，在第2閘極電極316、317之側壁形成氧化膜間隔物323。
(j)在P型第2井層304上之N型之橫型MOS電晶體形成區域102之從第2閘極電極316僅分離期待之距離的區域，及與N型之縱型MOS電晶體形成區域之溝槽310接合之表面區域，藉由離子注入法導入N型之高濃度雜質，形成源極汲極320。
(k)在N型第2井層305上之P型之橫型MOS電晶體形成區域102之從閘極電極僅分離期待之距離的區域，藉由離子注入法導入P型高濃度雜質，形成高濃度P型源極汲極321。
最後，雖然無圖示，但是形成層間絕緣膜，在層間絕緣膜開設電極形成用之孔，形成鋁電極。
〔先前技術文獻〕
〔專利文獻1〕日本特開2002-359294號公報
在混載第11圖(a)~第14圖(b)所示之以往的具有同極閘極之低耐壓元件及高耐壓元件之橫型MOS電晶體和縱型溝槽MOSFET之半導體裝置之製造方法中，於第12圖(a)之工程中，為了在溝藏內形成閘極電極，雖然形成多晶矽，全部蝕刻溝槽內部以外之多晶矽，但是由於此時之蝕刻偏差，溝槽內之閘極電極之厚度變動。藉由該變動，即使之後在P基板表面形成源極，源極也不到達至閘極電極端，有可能產生縱型溝槽MOSFET不滿足驅動能力特性之規格的問題。
本發明係考慮到如此之問題而創作出，其課題為提供在具有同極閘極之半導體裝置中，即使混載低耐壓元件及高耐壓元件之橫型MOS電晶體，亦可以難產生電特性之偏差，具有安定特性之縱型溝槽MOSFET之半導體裝置之製造方法。
本發明係為了解決上述課題，使用下述般之手段。
首先，為一種半導體裝置之製造方法，屬於在具有同極閘極之低耐壓及高耐壓之橫型MOS電晶體和縱型溝槽MOSFET混載之半導體裝置之製造方法中，具有：在P型半導體之基座基板之表面之N型之縱型MOS電晶體形成預定區域，形成N型填埋層之N型填埋層形成工程；在基座基板上形成P型之磊晶生長層之P型磊晶生長層形成工程；在磊晶生長層上之低耐壓元件用之橫型MOS電晶體 及高耐壓元件用之P型之橫型MOS電晶體及N型之縱型MOS電晶體形成預定區域，形成N型之第1井層的N型第1井層形成工程；在高耐壓元件用之N型之橫型MOS電晶體形成預定區域形成P型之第1井層的P型第1井層形成工程；在N型之第1井層上之低耐壓元件用之N型之橫型MOS電晶體形成P型之第2井層的P型第2井層形成工程；在N型之第1井層上之低耐壓元件用之P型之橫型MOS電晶體形成N型之第2井層的N型第2井層形成工程；在N型之第1井層上之N型之縱型MOS電晶體形成區域形成P型之主體區域的主體區域形成工程；形成元件分離區域及高耐壓元件之電場緩和區域之工程；在高耐壓元件之電場緩和區域形成第1低濃度區域之工程；在N型之第1井層上之N型之縱型MOS電晶體形成預定區域，朝向P型半導體基板之內部進行各向異性蝕刻至不到達至N型之填埋層之深度，形成溝槽之溝槽形成工程；沿著P型半導體基板上之表面及溝槽之壁面，形成第1閘極絕緣膜之第1閘極絕緣膜形成工程；在第1閘極絕緣膜上形成N型之摻雜離子的多晶矽層之第1N型多晶矽層形成工程；對第1N型多晶矽層進行蝕刻，在溝槽內形成第1閘極電極之第1閘極電極形成工程；在形成高耐壓元件之閘極絕緣膜之預定區域，形成相對性較厚的第2閘極絕緣膜之第2閘極絕緣膜形成工程；在P型半導體基板上全面形成低耐壓元件用之橫型MOS電晶體之相對性較薄的第3閘極絕緣膜的第3閘極絕緣膜形成工程；除去溝槽之第 1N型多晶矽層上之第3閘極絕緣膜之蝕刻工程；在第3閘極絕緣膜上形成無摻雜之第2多晶矽層之第2多晶矽層形成工程；在低耐壓元件及高耐壓元件之NMOS電晶體及PMOS電晶體之第2多晶矽層，導入N型及P型之高濃度雜質之工程；對第2多晶矽層進行蝕刻，將形成溝槽第1閘極電極上及低耐壓元件及高耐壓元件之橫型MOS電晶體之第2閘極電極的第2閘極電極形成工程和P型第2井層上之N型之橫型MOS電晶體形成區域之第2閘極電極予以遮罩而自行整合地導入N型雜質，形成第2低濃度N型雜質區域的低濃度N型區域形成工程；將N型第2井層上之P型之橫型MOS電晶體形成區域之第2閘極電極予以遮罩而自行整合地導入P型雜質，且形成第2低濃度P型雜質區域之低濃度P型區域形成工程；在P型第2井層上之N型之橫型MOS電晶體形成區域之從上述第2閘極電極分離之區域，及N型之縱型MOS電晶體形成區域之與溝槽接合之區域，導入N型雜質且形成高濃度N型雜質區域之N型源極、汲極形成工程；及在N型第2井層上之P型之橫型MOS電晶體形成區域之閘極電極僅離期待距離的區域，導入P型雜質，並形成高濃度P型雜質區域的P型源極汲極形成工程。
再者，為一種半導體裝置之製造方法，具有同極閘極之低耐壓元件及高耐壓元件之橫型MOS電晶體和縱型溝槽MOSFET混載之半導體裝置之製造方法中，同時進行在低耐壓元件及高耐壓元件之NMOS電晶體及PMOS電晶體 之第2多晶矽層導入N型及P型之高濃度雜質之工程，和在第2井層上之N型及P型之橫型MOS電晶體形成區域之從第2閘極電極僅離期待距離的區域及與N型之縱型MOS電晶體形成區域之溝槽接合之區域，導入N型雜質及P型雜質，且形成高濃度N型雜質區域及高濃度P型雜質區域之源極汲極形成工程。
在本發明之半導體積體裝置之製造方法中，於工程(f)之後，使用光微影法而在溝槽閘極電極上以外之區域形成光阻，將其光阻當作遮罩，而蝕刻除去溝槽閘極電極上之第3閘極絕緣膜。之後，在第2、第3閘極絕緣膜上及溝槽電極上，也形成無摻雜之多晶矽層，藉由離子注入法，各使用光罩對低耐壓元件及高耐壓元件之NMOS電晶體及PMOS電晶體之多晶矽層導入N型及P型之高濃度雜質。接著，進行各向異性蝕刻，形成第2閘極電極。藉由上述般之工程，藉由使在溝槽內部之第1閘極電極和橫型MOS電晶體中所使用之第2閘極電極疊層化，由於蝕刻偏差即使溝槽內之閘極電極之厚度產生變動，源極也無法到達閘極電極端，無法滿足特性之規格的問題被解決。
以下，根據圖面說明該發明之實施型態。
〔實施例1〕
針對實施例1，以第1圖(a)~第6圖(b)為基準予以說明。該些圖示為具有同極閘極之低耐壓及高耐壓之橫型MOS電晶體和縱型溝槽MOSFET混載之本發明之半導體裝置之製造方法。
首先，針對至形成第1圖(a)之構造的工程予以說明。首先，準備P型半導體之基座基板201，之後藉由離子注入法形成將成為N型縱型溝槽MOSFET101之汲極的N型高濃度填埋層301。雜質濃度必須極力抑制N型縱型溝槽MOSFET101之汲極電阻，以1×1021/cm3左右為佳。
接著，藉由磊晶法在基座基板201上形成P型磊晶層202，使成為P型之半導體基板。該P型磊晶層202之厚度及雜質濃度係由MOSFET之耐壓或驅動電流等，作成之半導體積體裝置所要求之性能所決定，大約1×1015/cm3之數位層級的濃度且數μm~10數μm之厚度。接著，在P型磊晶層202上之低耐壓元件區域102及高耐壓元件區域103之橫型PMOS電晶體及縱型溝槽MOSFET區域101形成第1N型井層302。此時，該第1N型井層302藉由雜質注入及高溫熱處理，在N型高濃度填埋層301之某區域形成到達此的深度。
在上述中，雖然表示在低耐壓元件區域102及高耐壓元件區域103之橫型PMOS電晶體中同時形成N型井層302之情形，但是即使準備另外之光罩，各自形成專用亦可。於以另外之光罩形成之時，能夠成為配合縱型溝槽MOSFET之特性的N型井層，例如即使較低耐壓元件區域 102及高耐壓元件區域103之橫型PMOS電晶體區域所需之第1N型井層提高雜質濃度，形成較深之擴散深度亦可。尤其，對於縱型溝槽MOSFET，因該第1N型井層302當作低濃度之汲極動作，故有為了提升驅動能力，要求增加濃度之情形。再者，同樣，藉由雜質注入及高溫熱處理，在高耐壓元件之橫型NMOS電晶體區域形成第1P型井層303。
接著，在第1N型井層302上之形成低耐壓元件區域102之橫型NMOS電晶體之區域，使用光罩藉由雜質注入及高溫熱處理形成表面濃度為1×1017/cm3之數位層級的第2P型井層304，並且於形成橫型PMOS電晶體之區域，使用另外之光罩藉由雜質注入及高溫熱處理形成表面濃度為1×1017/cm3之數位層級的第2N型井層305。
接著，在N型縱型溝槽MOSFET101之區域，藉由雜質注入及高溫熱處理形成用以形成該N型縱型溝槽MOSFET101之通道的P型主體區域306。該條件係隨著與之後所形成之N型高濃度之汲極的接合耐壓或驅動能力而改變，以表面濃度為1×1017/cm3之數位的層級為佳。
接著，藉由LOCOS法或淺溝槽法形成場絕緣膜309，成為元件分離區域及高耐壓元件103之電場緩和區域。接著，藉由離子注入法，各使用光罩將N型及P型之低濃度雜質導入至高耐壓元件區域103之NMOS電晶體及PMOS電晶體之電場緩和區域，形成第1N型低濃度區域307及第1P型低濃度區域308。
然後，在N型之第1井層302上之N型之縱型MOSFET101形成預定區域，朝向P型半導體基板203之內部進行各向異性蝕刻至不到達至N型之填埋層301之深度，形成溝槽310。經上述工程取得第1圖(a)之構造。
接著，如第1圖(b)所示般，沿著P型半導體基板203上之表面及溝槽之壁面藉由熱氧化形成第1閘極絕緣膜311。其厚度為從10至20nm左右。
接著，如第2圖(a)所示般，藉由減壓CVD法在第1閘極絕緣膜311上形成厚度0.5μm~1μm左右的N型之摻雜離子的多晶矽。或是以其他方法而言，也可在第1閘極絕緣膜311上形成無摻雜的多晶矽，且對N型之雜質進行離子注入，依此也可形成第1多晶矽層312。
接著，如第2圖(b)所示般，對第1多晶矽層312進行各向異性蝕刻，在溝槽內形成由第1多晶矽層312所構成之第1N型閘極電極312。
接著，如第3圖(a)所示般，在P型半導體基板203上全面形成氮化膜313，使用光微影法在高耐壓元件以外之區域形成光阻，並將其光阻當作光罩，僅在形成高耐壓元件之閘極絕緣膜之區域，蝕刻除去氮化膜313。然後，藉由熱氧化形成相對性較厚的第2閘極絕緣膜314。其厚度為從50至100nm左右。
於除去氮化膜313後，在P型半導體基板203上全面藉由熱氧化形成低耐壓元件用之橫型MOS電晶體102之相對性較薄的第3閘極絕緣膜315(第3圖(b))。其厚 度為從10至20nm左右。
接著，如第4圖(a)所示般，使用光微影法，在除去溝槽閘極電極上之區域形成光阻，就以其光阻當作遮罩，蝕刻除去成長在溝槽閘極電極上之第3閘極絕緣膜315。
之後，在第2、第3閘極絕緣膜(314、315)上，然後即使在溝槽閘極電極上，形成無摻雜之第2多晶矽層322，在形成N型縱型溝槽MOSFET101及低耐壓元件區域102之橫型NMOS電晶體及高耐壓元件區域103之橫型NMOS電晶體之區域，使用光罩而藉由離子注入法導入1×1021/cm3之N型高濃度閘雜質。並且，在形成低耐壓元件區域102之橫型PMOS驅動器及高耐壓元件區域103之橫型PMOS電晶體之區域，使用另外之光罩而藉由離子注入法導入P型高濃雜質，成為P型之導電型(第4圖(b))。依此，形成N型之多晶矽層322N和P型之多晶矽層322P。
接著，如地5圖(a)所示般，對第2多晶矽層322進行各向異性蝕刻，形成低耐壓元件及高耐壓元件之橫型MOS電晶體之第2N型電極316a及第2P型閘極電極317。此時，以也在N型縱型溝槽MOSFET之第1N型閘極電極312上疊層第2N型閘極電極316b之方式，進行蝕刻並除去。
接著，如第5圖(b)所示般，將P型第2井層304上之N型之橫型MOS電晶體形成區域102之第2閘極電 極316b予以遮罩而自行整合地導入1×1018/cm3前後之N型雜質，且形成第2低濃度N型雜質區域318。並且將N型第2井層305上之P型之橫型MOS電晶體形成區域102之第2閘極電極317予以遮罩而自行整合地導入1×1017/cm3前後之P型雜質，且形成第2低濃度P型雜質區域319。之後，以CVD法等形成300至600nm氧化膜，藉由進行各向異性蝕刻，在第2閘極電極316a、316b、317之側壁形成氧化膜間隔物323。
接著，在P型第2井層304上之N型之橫型MOS電晶體形成區域102之從第2閘極電極316b僅分離期待之距離的區域，及與N型之縱型MOS電晶體形成區域之溝槽310接合之表面區域，藉由離子注入法導入N型之高濃度雜質，形成源極汲極320(第6圖(a))。
接著，在N型第2井層305上之P型之橫型MOS電晶體形成區域102之從閘極電極僅分離期待之距離的區域，藉由離子注入法導入P型高濃度雜質，形成高濃度P型源極汲極321(第6圖(b))。為N型之時，雜質使用磷或砷，於P型之時，使用雜質或硼或BF2，在任一雜質區域中雜質濃度設為1×1021/cm3左右。
最後，雖然無圖示，但是當形成層間絕緣膜，在層間絕緣膜上開設電極形成用之孔，形成鋁電極之時，完成具有同極閘極之低耐壓元件及高耐壓元件之橫型MOS電晶體和縱型溝槽MOSFET混載之半導體裝置。在構成上述般之半導體裝置中，縱型溝槽MOSFET之閘極電極因成為N 型之第1閘極電極312和N型之第2閘極電極316之疊層構造，故可解消由於蝕刻偏差即使溝槽內之閘極電極之厚度變動，源極亦無法到達閘極電極端，不滿足特性之規格的不良情形。
〔實施例2〕
接著，使用第7圖~第10圖，說明用以表示本案發明之製造方法的實施例2之概略。實施例2也與實施例1相同，為具有同極閘極之低耐壓及高耐壓之橫型MOS電晶體和縱型溝槽MOSFET混載之半導體裝置之製造方法。第7圖(a)~第9圖(a)所示之本實施例之工程係與以第1圖(a)~第4圖(a)所示之實施例1之工程相同。依此，針對與實施例1之差異的部分，在以下說明。
在實施例1中，如第4圖(b)所示般，也在第2、第3閘極絕緣膜314、315上及溝槽閘極電極上形成無摻雜之第2多晶矽層322之後，使用另外之光罩而在形成N型MOS電晶體及P型MOS電晶體之區域，藉由離子注入法導入高濃度雜質，形成N型之第2閘極電極316和P型之第2閘極電極317，但是在實施例2中，形成無摻雜之第2多晶矽層322(第9圖(b))，不進行第2多晶矽層322之雜質導入，進行閘極電極之圖案製作(第9圖(c))，接著，形成氧化膜間隔物323(第10圖(a))。
然後，如第10圖(b)所示般，在P型第2井層304上之N型之橫型MOS電晶體形成區域102之僅離第2閘 極電極316期待距離之區域，及N型之縱型MOS電晶體形成區域之與溝槽310相接之表面區域，藉由離子注入法導入N型之高濃度雜質，於形成源極汲極320之時，也在非摻雜之第2多晶矽層322導入N型之高濃度雜質，且形成N型之第2N型閘極電極316。
再者，如第10圖(c)所示般，即使關於P型之MOS電晶體，也與N型相同，同時進行源極汲極之形成和對第2P型閘極電極317摻雜高濃度雜質。藉由構成上述般，比起實施例1所示之半導體裝置之製造方法，因可以刪減為了形成N型及P型之第2閘極電極所使用之光罩，故可以抑制成本。
101‧‧‧縱型溝槽MOSFET區域
102‧‧‧低耐壓元件之橫型MOS電晶體區域
103‧‧‧高耐壓元件之橫型MOS電晶體區域
201‧‧‧基座基板
202‧‧‧P型磊晶層
203‧‧‧P型半導體基板
301‧‧‧N型高濃度填埋層
302‧‧‧第1N型井層
303‧‧‧第1P型井層
304‧‧‧第2P型井層
305‧‧‧第2N型井層
306‧‧‧P型主體區域
307‧‧‧第1N型低雜質濃度區域
308‧‧‧第1P型低雜質濃度區域
309‧‧‧絕緣膜(元件分離區域)
310‧‧‧溝槽
311‧‧‧第1閘極絕緣膜
312‧‧‧第1N型閘極電極
313‧‧‧氮化膜
314‧‧‧第2閘極絕緣膜
315‧‧‧第3閘極絕緣膜
316‧‧‧第2N型閘極電極
317‧‧‧第2P型閘極電極
318‧‧‧第2N型低雜質濃度區域
319‧‧‧第2P型低雜質濃度區域
320‧‧‧N型高濃度源極汲極區域
321‧‧‧P型高濃度源極汲極區域
322‧‧‧無摻雜之第2多晶矽層
322N‧‧‧N型之多晶矽層
322P‧‧‧P型之多晶矽層
323‧‧‧氧化膜間隔物
第1圖為本發明之半導體裝置之製造方法之第1實施例的模式剖面圖。
第2圖為接續第1圖，表示本發明之半導體裝置之製造方法之第1實施例的模式剖面圖。
第3圖為接續第2圖，表示本發明之半導體裝置之製造方法之第1實施例的模式剖面圖。
第4圖為接續第3圖，表示本發明之半導體裝置之製造方法之第1實施例的模式剖面圖。
第5圖為接續第4圖，表示本發明之半導體裝置之製造方法之第1實施例的模式剖面圖。
第6圖為接續第5圖，表示本發明之半導體裝置之製 造方法之第1實施例的模式剖面圖。
第7圖為本發明之半導體裝置之製造方法之第2實施例的模式剖面圖。
第8圖為接續第7圖，表示本發明之半導體裝置之製造方法之第2實施例的模式剖面圖。
第9圖為接續第8圖，表示本發明之半導體裝置之製造方法之第2實施例的模式剖面圖。
第10圖為接續第9圖，表示本發明之半導體裝置之製造方法之第2實施例的模式剖面圖。
第11圖為以往之半導體裝置之製造方法的模式性剖面圖。
第12圖為接續第9圖，表示習知之半導體裝置之製造方法的模式性剖面圖。
第13圖為接續第10圖，表示習知之半導體裝置的模式性剖面圖。
第14圖為接續第11圖，表示習知之半導體裝置的模式性剖面圖。
316a、316b‧‧‧第2N型閘極電極
317‧‧‧第2P型閘極電極
318‧‧‧第2N型低雜質濃度區域
319‧‧‧第2P型低雜質濃度區域
323‧‧‧氧化膜間隔物

Claims (6)

  1. 一種半導體裝置之製造方法，其特徵為具有：在P型半導體之基座基板上形成N型填埋層之N型填埋層形成工程；在上述基座基板上形成P型之磊晶生長層，使成為半導體基板之磊晶生長層形成工程；在形成低耐壓之N型之第1橫型MOS電晶體之區域，形成第1P型井層的第1P型井層形成工程；在形成低耐壓之P型之第2橫型MOS電晶體之區域，形成第1N型井層的第1N型井層形成工程；在形成高耐壓之N型之第3橫型MOS電晶體之區域，形成第2P型井層的第2P型井層形成工程；在形成高耐壓之P型之第4橫型MOS電晶體及N型之縱型MOS電晶體之區域，各形成第2N型井層的第2N型井層形成工程；在形成上述縱型MOS電晶體之上述第2N型井層內之區域形成P型之主體區域的主體區域形成工程；藉由絕緣膜各形成元件分離區域和上述第3及上述第4橫型MOS電晶體之電場緩和區域之工程；在上述電場緩和區域形成第1低濃度區域之工程；在形成上述縱型MOS電晶體之區域，朝向上述半導體基板之內部進行各向異性蝕刻至不到達N型之填埋層的深度，形成溝槽之溝槽形成工程；沿著上述半導體基板上之表面及上述溝槽之壁面，形 成第1閘極絕緣膜之第1閘極絕緣膜形成工程；在上述第1閘極絕緣膜上形成N型之第1多晶矽層之第1多晶矽層形成工程；對上述第1多晶矽層進行蝕刻，在上述溝槽內形成第1閘極電極之第1閘極電極形成工程；在形成上述第3及上述第4橫型MOS電晶體之第3閘極絕緣膜之預定區域，形成相對性較厚的第2閘極絕緣膜之第2閘極絕緣膜形成工程；在上述半導體基板上，形成上述第1及上述第2橫型MOS電晶體用的相對性較薄的第3閘極絕緣膜之第3閘極絕緣膜形成工程；除去上述溝槽之上述第1閘極電極上之上述第3閘極絕緣膜之蝕刻工程；在上述半導體基板上形成無摻雜之第2多晶矽層之第2多晶矽層形成工程；在上述第1及上述第3橫型MOS電晶體之上述第2多晶矽層導入N型之高濃度雜質，在上述第2及上述第4橫型MOS電晶體之上述第2多晶矽層導入P型之高濃度雜質之朝第2多晶矽層的高濃度雜質導入工程；對上述第2多晶矽層進行蝕刻，形成上述第1閘極電極上之第2閘極電極，和上述第1至第4橫型MOS電晶體之第2閘極電極的第2閘極電極形成工程；將上述第1橫型MOS電晶體形成區域之上述第2閘極電極予以遮罩而自行整合地導入N型雜質，且形成第2 低濃度N型雜質區域之低濃度N型區域形成工程；將上述第2橫型MOS電晶體形成區域之上述第2閘極電極予以遮罩而自行整合地導入P型雜質，且形成第2低濃度P型雜質區域之低濃度P型區域形成工程；在上述第1橫型MOS電晶體形成區域之從上述第2閘極電極分離之區域，及上述縱型MOS電晶體形成區域之與溝槽接合之區域，導入N型雜質且形成高濃度N型雜質區域之N型源極、汲極形成工程；及在上述第2橫型MOS電晶體形成區域之從上述第2閘極電極分離之區域，導入P型雜質且形成高濃度P型雜質區域之P型源極、汲極形成工程。
  2. 一種半導體裝置之製造方法，其特徵為具有：在P型半導體之基座基板上形成N型填埋層之N型填埋層形成工程；在上述基座基板上形成P型之磊晶生長層，使成為半導體基板之磊晶生長層形成工程；在形成低耐壓之N型之第1橫型MOS電晶體之區域，形成第1P型井層的第1P型井層形成工程；在形成低耐壓之P型之第2橫型MOS電晶體之區域，形成第1N型井層的第1N型井層形成工程；在形成高耐壓之N型之第3橫型MOS電晶體之區域，形成第2P型井層的第2P型井層形成工程；在形成N型之縱型MOS電晶體之區域，形成第2N型井層的第2N型井層形成工程； 在形成上述縱型MOS電晶體之上述第2N型井層內之區域形成P型之主體區域的主體區域形成工程；藉由絕緣膜各形成元件分離區域和上述第3橫型MOS電晶體之電場緩和區域之工程；在上述電場緩和區域形成第1低濃度區域之工程；在形成上述縱型MOS電晶體之區域，朝向上述半導體基板之內部進行各向異性蝕刻至不到達N型之填埋層的深度，形成溝槽之溝槽形成工程；沿著上述半導體基板上之表面及上述溝槽之壁面，形成第1閘極絕緣膜之第1閘極絕緣膜形成工程；在上述第1閘極絕緣膜上形成N型之第1多晶矽層之第1多晶矽層形成工程；對上述第1多晶矽層進行蝕刻，在上述溝槽內形成第1閘極電極之第1閘極電極形成工程；在形成上述第3橫型MOS電晶體之閘極絕緣膜之預定區域，形成相對性較厚的第2閘極絕緣膜之第2閘極絕緣膜形成工程；在上述半導體基板上，形成上述第1及上述第2橫型MOS電晶體用的相對性較薄的第3閘極絕緣膜之第3閘極絕緣膜形成工程；除去上述溝槽之上述第1閘極電極上之上述第3閘極絕緣膜之蝕刻工程；在上述半導體基板上形成無摻雜之第2多晶矽層之第2多晶矽層形成工程； 在上述第1及上述第3橫型MOS電晶體之上述第2多晶矽層導入N型之高濃度雜質，在上述第2橫型MOS電晶體之上述第2多晶矽層導入P型之高濃度雜質之朝第2多晶矽層的高濃度雜質導入工程；對上述第2多晶矽層進行蝕刻，形成上述第1閘極電極上之第2閘極電極，和上述第1至第3橫型MOS電晶體之第2閘極電極的第2閘極電極形成工程；將上述第1橫型MOS電晶體形成區域之上述第2閘極電極予以遮罩而自行整合地導入N型雜質，且形成第2低濃度N型雜質區域之低濃度N型區域形成工程；將上述第2橫型MOS電晶體形成區域之上述第2閘極電極予以遮罩而自行整合地導入P型雜質，且形成第2低濃度P型雜質區域之低濃度P型區域形成工程；在上述第1橫型MOS電晶體形成區域之從上述第2閘極電極分離之區域，及上述縱型MOS電晶體形成區域之與溝槽接合之區域，導入N型雜質且形成高濃度N型雜質區域之N型源極、汲極形成工程；及在上述第2橫型MOS電晶體形成區域之從上述第2閘極電極分離之區域，導入P型雜質且形成高濃度P型雜質區域之P型源極、汲極形成工程。
  3. 一種半導體裝置之製造方法，其特徵為具有：在P型半導體之基座基板上形成N型填埋層之N型填埋層形成工程；在上述基座基板上形成P型之磊晶生長層，使成為半 導體基板之磊晶生長層形成工程；在形成低耐壓之N型之第1橫型MOS電晶體之區域，形成第1P型井層的第1P型井層形成工程；在形成低耐壓之P型之第2橫型MOS電晶體之區域，形成第1N型井層的第1N型井層形成工程；在形成N型之縱型MOS電晶體之區域，形成第2N型井層的第2N型井層形成工程；在形成上述縱型MOS電晶體之上述第2N型井層內之區域形成P型之主體區域的主體區域形成工程；藉由絕緣膜形成元件分離區域之工程；在形成上述縱型MOS電晶體之區域，朝向上述半導體基板之內部進行各向異性蝕刻至不到達N型之填埋層的深度，形成溝槽之溝槽形成工程；沿著上述半導體基板上之表面及上述溝槽之壁面，形成第1閘極絕緣膜之第1閘極絕緣膜形成工程；在上述第1閘極絕緣膜上形成N型之第1多晶矽層之第1多晶矽層形成工程；對上述第1多晶矽層進行蝕刻，在上述溝槽內形成第1閘極電極之第1閘極電極形成工程；在上述半導體基板上，形成上述第1及上述第2橫型MOS電晶體用的第3閘極絕緣膜之第3閘極絕緣膜形成工程；除去上述溝槽之上述第1閘極電極上之上述第3閘極絕緣膜之蝕刻工程； 在上述半導體基板上形成無摻雜之第2多晶矽層之第2多晶矽層形成工程；在上述第1橫型MOS電晶體之上述第2多晶矽層導入N型之高濃度雜質，在上述第2橫型MOS電晶體之上述第2多晶矽層導入P型之高濃度雜質之朝第2多晶矽層的高濃度雜質導入工程；對上述第2多晶矽層進行蝕刻，形成上述第1閘極電極上之第2閘極電極，和上述第1至第2橫型MOS電晶體之第2閘極電極的第2閘極電極形成工程；將上述第1橫型MOS電晶體形成區域之上述第2閘極電極予以遮罩而自行整合地導入N型雜質，且形成第2低濃度N型雜質區域之低濃度N型區域形成工程；將上述第2橫型MOS電晶體形成區域之上述第2閘極電極予以遮罩而自行整合地導入P型雜質，且形成第2低濃度P型雜質區域之低濃度P型區域形成工程；在上述第1橫型MOS電晶體形成區域之從上述第2閘極電極分離之區域，及上述縱型MOS電晶體形成區域之與上述溝槽接合之區域，導入N型雜質且形成高濃度N型雜質區域之N型源極、汲極形成工程；及在上述第2橫型MOS電晶體形成區域之從上述第2閘極電極分離之區域，導入P型雜質且形成高濃度P型雜質區域之P型源極、汲極形成工程。
  4. 如申請專利範圍第1項所記載之半導體裝置之製造方法，其中 同時進行朝上述第2多晶矽層之高濃度雜質導入工程中之上述N型之高濃度雜質之導入和上述N型源極、汲極形成工程，並同時進行朝上述第2多晶矽層之高濃度雜質導入工程中之上述P型之高濃度雜質之導入和上述P型源極、汲極形成工程。
  5. 如申請專利範圍第2項所記載之半導體裝置之製造方法，其中同時進行朝上述第2多晶矽層之高濃度雜質導入工程中之上述N型之高濃度雜質之導入和上述N型源極、汲極形成工程，並同時進行朝上述第2多晶矽層之高濃度雜質導入工程中之上述P型之高濃度雜質之導入和上述P型源極、汲極形成工程。
  6. 如申請專利範圍第3項所記載之半導體裝置之製造方法，其中同時進行朝上述第2多晶矽層之高濃度雜質導入工程中之上述N型之高濃度雜質之導入和上述N型源極、汲極形成工程，並同時進行朝上述第2多晶矽層之高濃度雜質導入工程中之上述P型之高濃度雜質之導入和上述P型源極、汲極形成工程。
TW101147459A 2011-12-21 2012-12-14 Manufacturing method of semiconductor device TWI529858B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011280118A JP5882046B2 (ja) 2011-12-21 2011-12-21 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
TW201342533A true TW201342533A (zh) 2013-10-16
TWI529858B TWI529858B (zh) 2016-04-11

Family

ID=48637781

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147459A TWI529858B (zh) 2011-12-21 2012-12-14 Manufacturing method of semiconductor device

Country Status (5)

Country Link
US (1) US8574974B2 (zh)
JP (1) JP5882046B2 (zh)
KR (1) KR101873600B1 (zh)
CN (1) CN103178013B (zh)
TW (1) TWI529858B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102219291B1 (ko) 2014-11-25 2021-02-23 삼성전자 주식회사 반도체 소자 제조 방법
KR102316160B1 (ko) 2014-12-22 2021-10-26 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
US9698147B2 (en) * 2015-02-25 2017-07-04 Sii Semiconductor Corporation Semiconductor integrated circuit device having low and high withstanding-voltage MOS transistors
US10224407B2 (en) 2017-02-28 2019-03-05 Sandisk Technologies Llc High voltage field effect transistor with laterally extended gate dielectric and method of making thereof
JP6996331B2 (ja) * 2018-02-15 2022-01-17 富士電機株式会社 半導体集積回路の製造方法
CN113506826B (zh) * 2021-06-17 2023-07-07 重庆伟特森电子科技有限公司 一种沟槽型碳化硅晶体管及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285093A (en) * 1992-10-05 1994-02-08 Motorola, Inc. Semiconductor memory cell having a trench structure
JP3976374B2 (ja) * 1997-07-11 2007-09-19 三菱電機株式会社 トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法
JPH11354627A (ja) * 1998-06-05 1999-12-24 Nissan Motor Co Ltd 半導体集積回路及びその製造方法
JP4236848B2 (ja) * 2001-03-28 2009-03-11 セイコーインスツル株式会社 半導体集積回路装置の製造方法
JP2003060072A (ja) * 2001-08-10 2003-02-28 Seiko Epson Corp 半導体装置の製造方法及びこれにより製造された半導体装置
US7714381B2 (en) * 2005-04-01 2010-05-11 Semiconductor Components Industries, Llc Method of forming an integrated power device and structure
JP4591827B2 (ja) * 2005-05-24 2010-12-01 エルピーダメモリ株式会社 リセスチャネル構造を有するセルトランジスタを含む半導体装置およびその製造方法
JP5003856B2 (ja) * 2005-10-21 2012-08-15 セイコーエプソン株式会社 半導体装置
JP5065589B2 (ja) * 2005-11-29 2012-11-07 ローム株式会社 半導体装置および半導体装置の製造方法
US8384150B2 (en) * 2005-11-29 2013-02-26 Rohm Co., Ltd. Vertical double diffused MOS transistor with a trench gate structure
JP2007043208A (ja) * 2006-11-15 2007-02-15 Mitsubishi Electric Corp トレンチ構造を有する半導体装置及びその製造方法
KR101269342B1 (ko) * 2007-07-06 2013-05-29 세이코 인스트루 가부시키가이샤 배터리 상태 감시 회로 및 배터리 장치
KR100902596B1 (ko) * 2007-09-28 2009-06-11 주식회사 동부하이텍 반도체 소자와 그의 제조방법 및 반도체 소자를 이용한변압회로
US8410549B2 (en) * 2009-03-27 2013-04-02 National Semiconductor Corporation Structure and fabrication of field-effect transistor using empty well in combination with source/drain extensions or/and halo pocket

Also Published As

Publication number Publication date
JP2013131632A (ja) 2013-07-04
CN103178013A (zh) 2013-06-26
TWI529858B (zh) 2016-04-11
US20130171782A1 (en) 2013-07-04
JP5882046B2 (ja) 2016-03-09
KR101873600B1 (ko) 2018-08-02
US8574974B2 (en) 2013-11-05
CN103178013B (zh) 2016-12-28
KR20130072159A (ko) 2013-07-01

Similar Documents

Publication Publication Date Title
US10541326B2 (en) Multiple shielding trench gate FET
TWI529858B (zh) Manufacturing method of semiconductor device
US8809163B2 (en) Fabricating method of trench-gate metal oxide semiconductor device
TW201351637A (zh) 元件與其形成方法
JP2008135474A (ja) 半導体装置
TW201349509A (zh) 半導體裝置
JP2010087133A (ja) 半導体装置およびその製造方法
JP5616720B2 (ja) 半導体装置およびその製造方法
US20140291736A1 (en) Semiconductor device and method of manufacturing the same
TW201301482A (zh) 半導體裝置及其製造方法
TWI788389B (zh) 半導體裝置及其製造方法
CN104838501B (zh) 具有超结构造的纵型mosfet的半导体装置及其制造方法
TWI525817B (zh) Semiconductor device and method for manufacturing semiconductor device
KR20090064659A (ko) 반도체 소자 및 이의 제조방법
US9231101B2 (en) Semiconductor device and method of manufacturing the same
JP2010177342A (ja) 半導体装置及びその製造方法
JP2009224495A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP7201473B2 (ja) 半導体装置およびその製造方法
US7932140B2 (en) Semiconductor device and manufacturing method thereof
JP2010034147A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4950648B2 (ja) 半導体装置およびその製造方法
TW201015715A (en) Bipolar transistor and method for fabricating the same
US20140239385A1 (en) Field effect transistor and method of manufacturing the same
JP2004165697A (ja) 半導体装置及びその製造方法
JP2012191235A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees