JP2002217289A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002217289A JP2002217289A JP2001011296A JP2001011296A JP2002217289A JP 2002217289 A JP2002217289 A JP 2002217289A JP 2001011296 A JP2001011296 A JP 2001011296A JP 2001011296 A JP2001011296 A JP 2001011296A JP 2002217289 A JP2002217289 A JP 2002217289A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- wiring
- film
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 大規模集積回路（ＬＳＩ）においてＬＳＩ単
体の性能向上を図るため、配線間容量を低減させる。 【解決手段】 半導体基板１の上に第１の配線層パター
ンを表出する第1の層間絶縁膜３を積層し、さらに前記
第1の層間絶縁膜３の上に第２の配線層パターンを表出
し、かつ、第1の層間絶縁膜とエッチングレートの異な
る第2の層間絶縁膜８を積層させることにより、第２の
層間絶縁膜８のエッチングの際にフォトマスクずれが生
じても第１の層間絶縁膜３がオーバーエッチングされる
ことがない。したがって、比誘電率の高いエッチングス
トッパ膜を不要化して、実効的な配線容量を抑えること
ができ、また、エッチングストッパ膜を堆積させる製造
工程が不要となるため製造工程の簡略化を図ることが可
能となる。
体の性能向上を図るため、配線間容量を低減させる。 【解決手段】 半導体基板１の上に第１の配線層パター
ンを表出する第1の層間絶縁膜３を積層し、さらに前記
第1の層間絶縁膜３の上に第２の配線層パターンを表出
し、かつ、第1の層間絶縁膜とエッチングレートの異な
る第2の層間絶縁膜８を積層させることにより、第２の
層間絶縁膜８のエッチングの際にフォトマスクずれが生
じても第１の層間絶縁膜３がオーバーエッチングされる
ことがない。したがって、比誘電率の高いエッチングス
トッパ膜を不要化して、実効的な配線容量を抑えること
ができ、また、エッチングストッパ膜を堆積させる製造
工程が不要となるため製造工程の簡略化を図ることが可
能となる。
Description
【０００１】
【発明の属する技術分野】 本発明は、2層以上の多層
配線層を有する半導体装置及びその製造方法に関する。
配線層を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】 半導体装置の集積度を高めるため半導
体素子の微細化が進んでいるが、それに伴い配線間の容
量結合に起因するＲＣ遅延が半導体素子の高速動作を阻
害する。これに対し配線間容量の低減を図るうえで、低
誘電率絶縁材料の導入が進んでいる。また、半導体装置
の高集積化・高速化に伴い、多層配線構造化が進み、さ
らに、配線溝パターン、接続孔パターン等の微細化が進
むにつれて、フォトリソグラフィー工程での位置合わせ
ずれによる加工の困難さが顕著になってきている。例え
ば、フォトリソグラフィーによるパターニングとドライ
エッチングによる加工によって接続孔を形成する場合
に、フォトマスクと半導体基板との合わせずれにより必
要のない下地膜までオーバーエッチングしてしまう場合
が生ずる。その結果、幅の狭いオーバーエッチング部分
に金属充填が十分にされずボイドを形成したり、また、
下層配線と上層配線の距離が短くなって起こる耐圧低下
や短絡などによって歩留まりの低下を引き起こす。この
ため、通常、エッチングストッパ膜を下層の絶縁膜と上
層の絶縁膜の間に介在させ、下層の絶縁膜のオーバーエ
ッチングを回避している。
体素子の微細化が進んでいるが、それに伴い配線間の容
量結合に起因するＲＣ遅延が半導体素子の高速動作を阻
害する。これに対し配線間容量の低減を図るうえで、低
誘電率絶縁材料の導入が進んでいる。また、半導体装置
の高集積化・高速化に伴い、多層配線構造化が進み、さ
らに、配線溝パターン、接続孔パターン等の微細化が進
むにつれて、フォトリソグラフィー工程での位置合わせ
ずれによる加工の困難さが顕著になってきている。例え
ば、フォトリソグラフィーによるパターニングとドライ
エッチングによる加工によって接続孔を形成する場合
に、フォトマスクと半導体基板との合わせずれにより必
要のない下地膜までオーバーエッチングしてしまう場合
が生ずる。その結果、幅の狭いオーバーエッチング部分
に金属充填が十分にされずボイドを形成したり、また、
下層配線と上層配線の距離が短くなって起こる耐圧低下
や短絡などによって歩留まりの低下を引き起こす。この
ため、通常、エッチングストッパ膜を下層の絶縁膜と上
層の絶縁膜の間に介在させ、下層の絶縁膜のオーバーエ
ッチングを回避している。
【０００３】
【発明が解決しようとする課題】 しかし、上述のエッ
チングストッパ膜の使用は半導体製造工程を増加させて
しまう。また、エッチングストッパ膜は層間絶縁膜に比
べて比誘電率の高い絶縁膜を使用する場合が多い。配線
直上若しくは配線近くに比誘電率の高い絶縁膜が介在し
た場合には、せっかく層間絶縁膜に比誘電率の低い材料
を使用しても実効的な線間容量や層間容量が高くなって
しまい、低誘電率絶縁材料を使用した効果が損なわれて
しまう。そこで、本発明は層間絶縁膜間のエッチングス
トッパ膜を不要とすることで、半導体製造工程を簡略化
でき、かつ、エッチングストッパ膜に起因した実効的な
線間容量や層間容量の増大を回避し得る半導体装置及び
その製造方法を提供することにある。
チングストッパ膜の使用は半導体製造工程を増加させて
しまう。また、エッチングストッパ膜は層間絶縁膜に比
べて比誘電率の高い絶縁膜を使用する場合が多い。配線
直上若しくは配線近くに比誘電率の高い絶縁膜が介在し
た場合には、せっかく層間絶縁膜に比誘電率の低い材料
を使用しても実効的な線間容量や層間容量が高くなって
しまい、低誘電率絶縁材料を使用した効果が損なわれて
しまう。そこで、本発明は層間絶縁膜間のエッチングス
トッパ膜を不要とすることで、半導体製造工程を簡略化
でき、かつ、エッチングストッパ膜に起因した実効的な
線間容量や層間容量の増大を回避し得る半導体装置及び
その製造方法を提供することにある。
【０００４】
【課題を解決するための手段】 上記課題は，半導体基
板と、前記半導体基板上に形成された第１の層間絶縁膜
及び線間に前記第１の層間絶縁膜が表出するように形成
された第１の配線からなる第１の配線層構造と、前記第
１の層間絶縁膜上に形成された前記第１の層間絶縁膜と
互いにエッチングレートの異なる第２の層間絶縁膜及び
線間に前記第２の層間絶縁膜が表出するように形成され
た第２の配線からなる第２の配線層構造とを有し、前記
第１、第２の配線間を接続させるプラグからなる半導体
装置、さらに３層以上の多層配線層の形成において，前
記第１、第２の配線層構造が交互に積層されることを特
徴とする半導体装置により解決する。上記課題は，半導
体基板上に第１の層間絶縁膜を形成し、前記第１の層間
絶縁膜に第１の配線溝を形成し、前記第１の配線溝に金
属膜を埋め込み第１の配線層を形成する第１の配線層構
造の製造工程と、前記第１の層間絶縁膜上に前記第１の
層間絶縁膜とエッチングレートの異なる第２の層間絶縁
膜を形成し、前記第２の層間絶縁膜に第２の配線溝及び
第１の接続孔を形成し、前記第２の配線溝及び第１の接
続孔に金属膜を埋め込み第２の配線層を形成する第２の
配線層構造の製造工程とを有することを特徴とする半導
体装置の製造方法であって、さらに３層以上の多層配線
層の形成において，さらに、前記第２の配線層構造の製
造工程の後、前記第２の層間絶縁膜上に前記第２の層間
絶縁膜と互いにエッチングレートの異なる第３の層間絶
縁膜を形成し、前記第３の層間絶縁膜に第３の配線溝及
び第２の接続孔を形成し、前記第３の配線溝及び第２の
接続孔に金属膜を埋め込み第３の配線層を形成する第３
の配線層構造の製造工程を有し、前記第１の配線層構造
の製造工程の後、前記第２、第３の配線層構造の製造工
程を交互に繰返すことを特徴とする半導体装置の製造方
法により解決する。
板と、前記半導体基板上に形成された第１の層間絶縁膜
及び線間に前記第１の層間絶縁膜が表出するように形成
された第１の配線からなる第１の配線層構造と、前記第
１の層間絶縁膜上に形成された前記第１の層間絶縁膜と
互いにエッチングレートの異なる第２の層間絶縁膜及び
線間に前記第２の層間絶縁膜が表出するように形成され
た第２の配線からなる第２の配線層構造とを有し、前記
第１、第２の配線間を接続させるプラグからなる半導体
装置、さらに３層以上の多層配線層の形成において，前
記第１、第２の配線層構造が交互に積層されることを特
徴とする半導体装置により解決する。上記課題は，半導
体基板上に第１の層間絶縁膜を形成し、前記第１の層間
絶縁膜に第１の配線溝を形成し、前記第１の配線溝に金
属膜を埋め込み第１の配線層を形成する第１の配線層構
造の製造工程と、前記第１の層間絶縁膜上に前記第１の
層間絶縁膜とエッチングレートの異なる第２の層間絶縁
膜を形成し、前記第２の層間絶縁膜に第２の配線溝及び
第１の接続孔を形成し、前記第２の配線溝及び第１の接
続孔に金属膜を埋め込み第２の配線層を形成する第２の
配線層構造の製造工程とを有することを特徴とする半導
体装置の製造方法であって、さらに３層以上の多層配線
層の形成において，さらに、前記第２の配線層構造の製
造工程の後、前記第２の層間絶縁膜上に前記第２の層間
絶縁膜と互いにエッチングレートの異なる第３の層間絶
縁膜を形成し、前記第３の層間絶縁膜に第３の配線溝及
び第２の接続孔を形成し、前記第３の配線溝及び第２の
接続孔に金属膜を埋め込み第３の配線層を形成する第３
の配線層構造の製造工程を有し、前記第１の配線層構造
の製造工程の後、前記第２、第３の配線層構造の製造工
程を交互に繰返すことを特徴とする半導体装置の製造方
法により解決する。
【０００５】すなわち、奇数の配線層を形成する配線間
の層間絶縁膜は、第１の配線層を形成する第１の層間絶
縁膜と同等の材料で構成し、偶数の配線層を形成する配
線間の層間絶縁膜は、第２の配線層を形成する第２の層
間絶縁膜と同等の材料で構成された多層配線構造を形成
する。本発明によれば、例えば第２の配線層を形成する
際にフォトリソグラフィー工程で位置合わせずれが生じ
たために、第２の層間絶縁膜をエッチングし第１の層間
絶縁膜が露出しても、第１の層間絶縁膜自体がエッチン
グストッパ膜としての役割を果たす。よって、半導体製
造工程の簡略化を図りつつ、エッチングストッパ膜の存
在が無くとも第１の層間絶縁膜がオーバーエッチングさ
れることがない。また、上述の層間絶縁膜に低誘電率絶
縁材料を用いた場合、通常エッチングストッパ膜として
用いられている高誘電率の材料が配線直上若しくは配線
近くに介在することがないので、低誘電率絶縁材料を用
いた利点を十分に生かして低誘電率を保つことができ、
実効的な配線間容量の低減が図られる。
の層間絶縁膜は、第１の配線層を形成する第１の層間絶
縁膜と同等の材料で構成し、偶数の配線層を形成する配
線間の層間絶縁膜は、第２の配線層を形成する第２の層
間絶縁膜と同等の材料で構成された多層配線構造を形成
する。本発明によれば、例えば第２の配線層を形成する
際にフォトリソグラフィー工程で位置合わせずれが生じ
たために、第２の層間絶縁膜をエッチングし第１の層間
絶縁膜が露出しても、第１の層間絶縁膜自体がエッチン
グストッパ膜としての役割を果たす。よって、半導体製
造工程の簡略化を図りつつ、エッチングストッパ膜の存
在が無くとも第１の層間絶縁膜がオーバーエッチングさ
れることがない。また、上述の層間絶縁膜に低誘電率絶
縁材料を用いた場合、通常エッチングストッパ膜として
用いられている高誘電率の材料が配線直上若しくは配線
近くに介在することがないので、低誘電率絶縁材料を用
いた利点を十分に生かして低誘電率を保つことができ、
実効的な配線間容量の低減が図られる。
【０００６】
【発明の実施の形態】 本発明の実施例による半導体装
置の製造工程を図１〜図４で参照しながら説明する。図
１（ａ）に示すように、半導体基板１上に絶縁層２を堆
積する。前記絶縁層２の上に第１の配線を形成すべく、
比誘電率３．５以下の低い誘電率を有する第１の層間絶
縁膜３としてメチルポリシロキサン（比誘電率２．７）
を堆積する。さらに、前記第１の層間絶縁膜３の上に第
１の配線溝に対応した開口部４ａを有するレジストパタ
ーン４を形成する。続いて、図１（ｂ）に示すように前
記レジストパターン４をマスクとして前記第１の層間絶
縁膜３をフッ素系のエッチングガスを用いたドライエッ
チング法によりパターニングし、その後前記レジストパ
ターン４をアッシングにより除去する。第１の層間絶縁
膜３のエッチングにより、層間絶縁膜３中には前記レジ
ストパターン開口部４ａに対応した開口部、すなわち第
１の配線溝３ａが形成される。次に、図２（ｃ）に示す
ように前記第１の層間絶縁膜の配線溝３ａにＣｕの酸化
・拡散防止膜としての働きを有する窒化タンタルをスパ
ッタリングして配線溝３ａの側壁面及び底面を被覆する
ように２０ｎｍ堆積させる。さらに、前記堆積した窒化
タンタル膜上に約１００ｎｍのＣｕ膜をスパッタリング
し、電解めっき法によって配線溝３ａを埋めるように第
１の層間絶縁膜３上全面にも約８００ｎｍのＣｕ層を堆
積させる。
置の製造工程を図１〜図４で参照しながら説明する。図
１（ａ）に示すように、半導体基板１上に絶縁層２を堆
積する。前記絶縁層２の上に第１の配線を形成すべく、
比誘電率３．５以下の低い誘電率を有する第１の層間絶
縁膜３としてメチルポリシロキサン（比誘電率２．７）
を堆積する。さらに、前記第１の層間絶縁膜３の上に第
１の配線溝に対応した開口部４ａを有するレジストパタ
ーン４を形成する。続いて、図１（ｂ）に示すように前
記レジストパターン４をマスクとして前記第１の層間絶
縁膜３をフッ素系のエッチングガスを用いたドライエッ
チング法によりパターニングし、その後前記レジストパ
ターン４をアッシングにより除去する。第１の層間絶縁
膜３のエッチングにより、層間絶縁膜３中には前記レジ
ストパターン開口部４ａに対応した開口部、すなわち第
１の配線溝３ａが形成される。次に、図２（ｃ）に示す
ように前記第１の層間絶縁膜の配線溝３ａにＣｕの酸化
・拡散防止膜としての働きを有する窒化タンタルをスパ
ッタリングして配線溝３ａの側壁面及び底面を被覆する
ように２０ｎｍ堆積させる。さらに、前記堆積した窒化
タンタル膜上に約１００ｎｍのＣｕ膜をスパッタリング
し、電解めっき法によって配線溝３ａを埋めるように第
１の層間絶縁膜３上全面にも約８００ｎｍのＣｕ層を堆
積させる。
【０００７】次に、図２（ｄ）に示すように前記第１の
層間絶縁膜３を露出させるために化学機械研磨法(ＣＭ
Ｐ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈ)により不要部分の前記堆積したＣｕ層及びバリ
アメタル層を研磨・除去する。こうして、Ｃｕ層の平坦
化を行い、前記第1の層間絶縁膜の配線溝３ａ部分にの
みＣｕ層を充填し、第１の配線６ａ及びバリアメタル層
５を形成する。さらに、前記第１の配線６ａ部を一旦Ｃ
ＭＰによりリセスし、前記リセス部に窒化タンタル膜を
スパッタリングにて堆積した後、再度ＣＭＰにより層間
絶縁膜３が露出するまで不要部分の窒化タンタル膜を研
磨・除去し、平坦化を行う。この結果、前記第１の配線
溝６ａ上のみにバリアメタル層７が残り、第１の配線層
が形成される。次に、図３（ｅ）に示すように前記露出
した第１の層間絶縁膜３と第１の配線層の上に、第２の
層間絶縁膜８を堆積する。この第２の層間絶縁膜８は、
第１の層間絶縁膜３とエッチングレートが異なり、か
つ、比誘電率の低い絶縁膜である。本実施例では、第１
の層間絶縁膜のメチルポリシロキサンとエッチング選択
比が大きく、かつ、比誘電率も低い材料であるポリアリ
ーレンエーテル（商品名：FLARE、比誘電率２．７）を
用いる。
層間絶縁膜３を露出させるために化学機械研磨法(ＣＭ
Ｐ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈ)により不要部分の前記堆積したＣｕ層及びバリ
アメタル層を研磨・除去する。こうして、Ｃｕ層の平坦
化を行い、前記第1の層間絶縁膜の配線溝３ａ部分にの
みＣｕ層を充填し、第１の配線６ａ及びバリアメタル層
５を形成する。さらに、前記第１の配線６ａ部を一旦Ｃ
ＭＰによりリセスし、前記リセス部に窒化タンタル膜を
スパッタリングにて堆積した後、再度ＣＭＰにより層間
絶縁膜３が露出するまで不要部分の窒化タンタル膜を研
磨・除去し、平坦化を行う。この結果、前記第１の配線
溝６ａ上のみにバリアメタル層７が残り、第１の配線層
が形成される。次に、図３（ｅ）に示すように前記露出
した第１の層間絶縁膜３と第１の配線層の上に、第２の
層間絶縁膜８を堆積する。この第２の層間絶縁膜８は、
第１の層間絶縁膜３とエッチングレートが異なり、か
つ、比誘電率の低い絶縁膜である。本実施例では、第１
の層間絶縁膜のメチルポリシロキサンとエッチング選択
比が大きく、かつ、比誘電率も低い材料であるポリアリ
ーレンエーテル（商品名：FLARE、比誘電率２．７）を
用いる。
【０００８】かかる第１の層間絶縁膜３と第２の層間絶
縁膜８にエッチングレートの異なる材料を選択すること
によって、フォトリソグラフィー工程におけるマスクず
れが生じた場合であっても、第２の層間絶縁膜８のエッ
チングの際に第１の層間絶縁膜３がエッチングされるこ
とはないので、エッチングストッパ膜を堆積する必要が
なく製造工程が簡略化される。しかも通常、エッチング
ストッパ膜に使用される絶縁材料は比誘電率の高い材料
を使用するため、エッチングストッパ膜を配線直上又は
配線近くに介在するだけで比誘電率が高くなってしま
う。本発明の実施例では、このエッチングストッパ膜の
使用を避けることができるため、低誘電率を有した層間
絶縁膜の利点を生かし、比誘電率を低く保つことができ
る。さらに、第２の層間絶縁膜８には前記第１の配線に
達する第１の接続孔８ａを形成するため、第２の層間絶
縁膜８の上に第１の接続孔８ａに対応した開口部９ａを
有するレジストパターン９を形成する。前記レジストパ
ターン９をマスクとして酸素と窒素の混合エッチングガ
スを用いたドライエッチング法によるパターニング後、
前記レジスト９をアッシングにより除去し、第２の層間
絶縁膜８にレジストパターン開口部９ａに対応した接続
孔８ａが形成される。
縁膜８にエッチングレートの異なる材料を選択すること
によって、フォトリソグラフィー工程におけるマスクず
れが生じた場合であっても、第２の層間絶縁膜８のエッ
チングの際に第１の層間絶縁膜３がエッチングされるこ
とはないので、エッチングストッパ膜を堆積する必要が
なく製造工程が簡略化される。しかも通常、エッチング
ストッパ膜に使用される絶縁材料は比誘電率の高い材料
を使用するため、エッチングストッパ膜を配線直上又は
配線近くに介在するだけで比誘電率が高くなってしま
う。本発明の実施例では、このエッチングストッパ膜の
使用を避けることができるため、低誘電率を有した層間
絶縁膜の利点を生かし、比誘電率を低く保つことができ
る。さらに、第２の層間絶縁膜８には前記第１の配線に
達する第１の接続孔８ａを形成するため、第２の層間絶
縁膜８の上に第１の接続孔８ａに対応した開口部９ａを
有するレジストパターン９を形成する。前記レジストパ
ターン９をマスクとして酸素と窒素の混合エッチングガ
スを用いたドライエッチング法によるパターニング後、
前記レジスト９をアッシングにより除去し、第２の層間
絶縁膜８にレジストパターン開口部９ａに対応した接続
孔８ａが形成される。
【０００９】さらに、図３（ｆ）に示すように前記第２
の層間絶縁膜８の上に第２の配線溝８ｂに対応した開口
部１０ａを有するレジストパターン１０を形成する。前
記レジストパターン１０をマスクとして前記同様のパタ
ーニングを行うことにより、エッチングされた開口部８
ｂは第２の配線溝８ｂを形成する。その後、アッシング
によりレジストパターン１０は除去する。次に、図４
（ｈ）に示すように前記第２の層間絶縁膜８に形成した
接続孔８ａ及び配線溝８ｂの側壁面及び底面を被覆する
ように、Ｃｕの酸化・拡散防止膜として働きを有する窒
化タンタルを２０ｎｍ堆積させる。さらに、堆積した窒
化タンタル膜上に約１００ｎｍのＣｕ膜をスパッタリン
グし、電解めっき法によって接続孔８ａ及び配線溝８ｂ
を埋めるように第２の層間絶縁膜８上全面にも約８００
ｎｍのＣｕ層を堆積させる。次に、図４（ｉ）に示すよ
うに前記第２の層間絶縁膜８を露出させるためにＣＭＰ
により不要部分の前記堆積したＣｕ層及びバリアメタル
層を研磨・除去する。こうして、Ｃｕ層の平坦化を行
い、前記第２の層間絶縁膜８の接続孔８ａ及び配線溝８
ｂ部分にのみＣｕ層を充填し、第１のプラグ１２ａ、第
２の配線１２ｂ及びバリアメタル層１１を形成する。
の層間絶縁膜８の上に第２の配線溝８ｂに対応した開口
部１０ａを有するレジストパターン１０を形成する。前
記レジストパターン１０をマスクとして前記同様のパタ
ーニングを行うことにより、エッチングされた開口部８
ｂは第２の配線溝８ｂを形成する。その後、アッシング
によりレジストパターン１０は除去する。次に、図４
（ｈ）に示すように前記第２の層間絶縁膜８に形成した
接続孔８ａ及び配線溝８ｂの側壁面及び底面を被覆する
ように、Ｃｕの酸化・拡散防止膜として働きを有する窒
化タンタルを２０ｎｍ堆積させる。さらに、堆積した窒
化タンタル膜上に約１００ｎｍのＣｕ膜をスパッタリン
グし、電解めっき法によって接続孔８ａ及び配線溝８ｂ
を埋めるように第２の層間絶縁膜８上全面にも約８００
ｎｍのＣｕ層を堆積させる。次に、図４（ｉ）に示すよ
うに前記第２の層間絶縁膜８を露出させるためにＣＭＰ
により不要部分の前記堆積したＣｕ層及びバリアメタル
層を研磨・除去する。こうして、Ｃｕ層の平坦化を行
い、前記第２の層間絶縁膜８の接続孔８ａ及び配線溝８
ｂ部分にのみＣｕ層を充填し、第１のプラグ１２ａ、第
２の配線１２ｂ及びバリアメタル層１１を形成する。
【００１０】さらに、前記第２の配線１２ｂ部を一旦Ｃ
ＭＰによりリセスし、前記リセス部に窒化タンタル膜を
スパッタリングにて堆積した後、再度ＣＭＰにより層間
絶縁膜８が露出するまで不要部分の窒化タンタル膜を研
磨・除去し、平坦化を行う。この結果、前記第２の配線
１２ｂ上のみにバリアメタル層１３が残り、第２の配線
層が形成される。上述では、２層の配線についての実施
例を示したが、３層以上の多層配線を形成する場合は、
図４（ｊ）に示すように、前記第２の層間絶縁膜８の上
に前記第１の層間絶縁膜３と同様の絶縁材料であるメチ
ルポリシロキサンを第３の層間絶縁膜１４として堆積す
る。さらに、前記第３の層間絶縁膜に第２のプラグ１６
ａと第３の配線１６ｂを形成するためにレジストパター
ン形成、フッ素系ガスによるエッチング、レジストのア
ッシング、バリアメタル層の堆積、Ｃｕの充填、ＣＭＰ
によるＣｕの研磨・除去、バリアメタル層の形成の工程
を順次繰り返す。このように互いにエッチングレートの
異なる層間絶縁膜を交互に積層することによって特別な
エッチングストッパ膜を設けることなく、多層配線の形
成が可能になる。以上の実施例では、層間絶縁膜として
フッ素系エッチングガスによるエッチングが可能なメチ
ルポリシロキサンと酸素系エッチングガスによるエッチ
ングが可能なポリアリーレンエーテルとの組合せを例示
した。
ＭＰによりリセスし、前記リセス部に窒化タンタル膜を
スパッタリングにて堆積した後、再度ＣＭＰにより層間
絶縁膜８が露出するまで不要部分の窒化タンタル膜を研
磨・除去し、平坦化を行う。この結果、前記第２の配線
１２ｂ上のみにバリアメタル層１３が残り、第２の配線
層が形成される。上述では、２層の配線についての実施
例を示したが、３層以上の多層配線を形成する場合は、
図４（ｊ）に示すように、前記第２の層間絶縁膜８の上
に前記第１の層間絶縁膜３と同様の絶縁材料であるメチ
ルポリシロキサンを第３の層間絶縁膜１４として堆積す
る。さらに、前記第３の層間絶縁膜に第２のプラグ１６
ａと第３の配線１６ｂを形成するためにレジストパター
ン形成、フッ素系ガスによるエッチング、レジストのア
ッシング、バリアメタル層の堆積、Ｃｕの充填、ＣＭＰ
によるＣｕの研磨・除去、バリアメタル層の形成の工程
を順次繰り返す。このように互いにエッチングレートの
異なる層間絶縁膜を交互に積層することによって特別な
エッチングストッパ膜を設けることなく、多層配線の形
成が可能になる。以上の実施例では、層間絶縁膜として
フッ素系エッチングガスによるエッチングが可能なメチ
ルポリシロキサンと酸素系エッチングガスによるエッチ
ングが可能なポリアリーレンエーテルとの組合せを例示
した。
【００１１】その他フッ素系エッチングガスでエッチン
グ可能な絶縁膜として、ＨＳＱ（商品名：ＦＯｘ）、ポ
ーラスシリカ（商品名：Ｎａｎｏｇｌａｓｓ）等のシロ
キサン系又はＳｉＯ２系の材料が挙げられる。また、酸
素系エッチングガスでエッチング可能な絶縁膜としてポ
リイミド、ポリキノリン、フロロカーボン（商品名：Ｃ
ＹＴＯＰ）、ビスベンゾシクロブテン（商品名：ＢＣ
Ｂ）、ポーラス−ＰＡＥ（商品名：Ｐｏｒｏｕｓ−ＦＬ
ＡＲＥ）等の有機系の材料が挙げられる。また、ポリア
リーレンエーテル等の有機系材料をエッチングするガス
として水素系ガスを用いることも可能である。よって、
上記フッ素系エッチングガスと酸素系又は水素系エッチ
ングガスによってエッチング可能な絶縁膜をそれぞれ組
み合わせることによる本発明の実施が可能である。な
お、上述の層間絶縁膜を積層する組み合わせは、上層と
下層の層間絶縁膜の間で互いに選択比の異なるエッチン
グ条件を用いればよいので、使用する層間絶縁膜材料は
２種類に限定されない。すなわち、３層以上の多層配線
を形成する場合、必ずしも第３の層間絶縁膜材料は、第
１の層間絶縁膜と同一材料を用いる必要はなく、第１の
層間絶縁膜と同等のエッチング条件でエッチングが可能
であって、第２の層間絶縁膜とエッチングレートの異な
るような第１の層間絶縁膜材料と同等の材料であればよ
い。
グ可能な絶縁膜として、ＨＳＱ（商品名：ＦＯｘ）、ポ
ーラスシリカ（商品名：Ｎａｎｏｇｌａｓｓ）等のシロ
キサン系又はＳｉＯ２系の材料が挙げられる。また、酸
素系エッチングガスでエッチング可能な絶縁膜としてポ
リイミド、ポリキノリン、フロロカーボン（商品名：Ｃ
ＹＴＯＰ）、ビスベンゾシクロブテン（商品名：ＢＣ
Ｂ）、ポーラス−ＰＡＥ（商品名：Ｐｏｒｏｕｓ−ＦＬ
ＡＲＥ）等の有機系の材料が挙げられる。また、ポリア
リーレンエーテル等の有機系材料をエッチングするガス
として水素系ガスを用いることも可能である。よって、
上記フッ素系エッチングガスと酸素系又は水素系エッチ
ングガスによってエッチング可能な絶縁膜をそれぞれ組
み合わせることによる本発明の実施が可能である。な
お、上述の層間絶縁膜を積層する組み合わせは、上層と
下層の層間絶縁膜の間で互いに選択比の異なるエッチン
グ条件を用いればよいので、使用する層間絶縁膜材料は
２種類に限定されない。すなわち、３層以上の多層配線
を形成する場合、必ずしも第３の層間絶縁膜材料は、第
１の層間絶縁膜と同一材料を用いる必要はなく、第１の
層間絶縁膜と同等のエッチング条件でエッチングが可能
であって、第２の層間絶縁膜とエッチングレートの異な
るような第１の層間絶縁膜材料と同等の材料であればよ
い。
【００１２】また、実施例において、配線金属材料とし
てＣｕを使用したが、前記Ｃｕの代りにＡｌ、Ａｕ、Ａ
ｇ、Ｗ等の他の金属でも使用することも可能であり、さ
らに、実施例のデュアルダマシンプロセス以外にフォト
グラフィーとドライエッチングにより配線を形成するプ
ロセスへの適用も可能である。したがって、本発明は、
かかる特定の実施例に限定されるものではなく、特許請
求の範囲に記載した要旨内において様々な変形・変更が
可能である。
てＣｕを使用したが、前記Ｃｕの代りにＡｌ、Ａｕ、Ａ
ｇ、Ｗ等の他の金属でも使用することも可能であり、さ
らに、実施例のデュアルダマシンプロセス以外にフォト
グラフィーとドライエッチングにより配線を形成するプ
ロセスへの適用も可能である。したがって、本発明は、
かかる特定の実施例に限定されるものではなく、特許請
求の範囲に記載した要旨内において様々な変形・変更が
可能である。
【００１３】
【発明の効果】 以上に説明したように、本発明では互
いにエッチングレートの異なる層間絶縁膜を交互に積層
することにより、エッチングストッパ膜を使用せずに接
続孔加工の際に生じる可能性がある下層の絶縁膜のオー
バーエッチングを防止することができ、その結果半導体
製造工程の簡略化を図ることができる。また、層間絶縁
膜に低誘電率絶縁材料を用いることによって、比誘電率
が高いエッチングストッパ膜が介在しないため、実効的
な配線容量を低減することができ、ＬＳＩの動作性能を
向上させることが可能となる。
いにエッチングレートの異なる層間絶縁膜を交互に積層
することにより、エッチングストッパ膜を使用せずに接
続孔加工の際に生じる可能性がある下層の絶縁膜のオー
バーエッチングを防止することができ、その結果半導体
製造工程の簡略化を図ることができる。また、層間絶縁
膜に低誘電率絶縁材料を用いることによって、比誘電率
が高いエッチングストッパ膜が介在しないため、実効的
な配線容量を低減することができ、ＬＳＩの動作性能を
向上させることが可能となる。
【図１】 本発明の実施例による半導体装置の製造工程
を示す図（その１）
を示す図（その１）
【図２】 本発明の実施例による半導体装置の製造工程
を示す図（その２）
を示す図（その２）
【図３】 本発明の実施例による半導体装置の製造工程
を示す図（その３）
を示す図（その３）
【図４】 本発明の実施例による半導体装置の製造工程
を示す図（その４）
を示す図（その４）
１… 半導体基板、２… 絶縁層、３… 第１の層間絶
縁膜、３ａ… 第１の配線溝、４，９，１０… レジス
ト、４ａ，９ａ，１０ａ… レジスト開口部、５，７，
１１，１３，１５，１７… バリアメタル層、６，１２
… Ｃｕ層、６ａ… 第１の配線、８… 第２の層間絶
縁膜、８ａ… 第１の接続孔、８ｂ… 第２の配線溝、
１２ａ… 第１のプラグ、１２ｂ… 第２の配線、１４
… 第３の層間絶縁膜、１６ａ… 第２のプラグ、１６
ｂ… 第３の配線
縁膜、３ａ… 第１の配線溝、４，９，１０… レジス
ト、４ａ，９ａ，１０ａ… レジスト開口部、５，７，
１１，１３，１５，１７… バリアメタル層、６，１２
… Ｃｕ層、６ａ… 第１の配線、８… 第２の層間絶
縁膜、８ａ… 第１の接続孔、８ｂ… 第２の配線溝、
１２ａ… 第１のプラグ、１２ｂ… 第２の配線、１４
… 第３の層間絶縁膜、１６ａ… 第２のプラグ、１６
ｂ… 第３の配線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH11 HH13 HH14 HH19 HH32 JJ08 JJ11 JJ13 JJ14 JJ19 JJ32 KK08 KK11 KK13 KK14 KK19 KK32 MM01 MM02 MM05 MM12 MM13 NN06 NN07 PP15 PP16 PP27 PP33 QQ09 QQ11 QQ35 QQ48 RR01 RR04 RR21 RR22 RR23 RR24 RR25 RR29 TT03 TT04 XX01 XX15 XX24 XX25 XX27 XX33 XX34 5F058 AC02 AC03 AC05 AD04 AD05 AD06 AG04 BD02 BD04 BH12 BJ02
Claims (6)
- 【請求項１】 半導体基板と、 前記半導体基板上に形成された低誘電率絶縁材料からな
る第１の層間絶縁膜と、 線間に前記第１の層間絶縁膜が表出するように形成され
た第１の配線と、 前記第１の層間絶縁膜上に形成され、低誘電率絶縁材料
からなり、かつ、前記第１の層間絶縁膜とエッチングレ
ートの異なる第２の層間絶縁膜と、 線間に前記第２の層間絶縁膜が表出するように形成され
た第２の配線と、 前記第２の層間絶縁膜に形成された前記第１の配線と前
記第２の配線を接続させる第１のプラグとを有すること
を特徴とする半導体装置。 - 【請求項２】 半導体基板と、 前記半導体基板上に形成された第１の層間絶縁膜及び線
間に前記第１の層間絶縁膜が表出するように形成された
第１の配線からなる第１の配線層構造と、 前記第１の層間絶縁膜上に形成された前記第１の層間絶
縁膜と互いにエッチングレートの異なる第２の層間絶縁
膜及び線間に前記第２の層間絶縁膜が表出するように形
成された第２の配線からなる第２の配線層構造とを有
し、 前記第１、第２の配線間を接続させるプラグが対応する
層間絶縁膜に形成されながら前記第１、第２の配線層構
造が交互に積層されて３層以上の多層配線層が形成され
ることを特徴とする半導体装置。 - 【請求項３】 前記第1、第2の層間絶縁膜の一方がシロ
キサン系又はＳｉＯ２系の材料で構成され、前記第1、
第2の層間絶縁膜の他方が有機系の材料で構成されてい
ることを特徴とする請求項１又は請求項２記載の半導体
装置。 - 【請求項４】 前記配線上の全面に配線金属の絶縁膜中
への拡散及び酸化防止用の導体膜が形成されたことを特
徴とする請求項１乃至請求項３記載の半導体装置。 - 【請求項５】 半導体基板上に第１の層間絶縁膜を形成
し、 前記第１の層間絶縁膜に第１の配線溝を形成し、 前記第１の配線溝に金属膜を埋め込み第１の配線層を形
成する第１の配線層構造の製造工程と、 前記第１の層間絶縁膜上に前記第１の層間絶縁膜とエッ
チングレートの異なる第２の層間絶縁膜を形成し、 前記第２の層間絶縁膜に第２の配線溝及び第１の接続孔
を形成し、 前記第２の配線溝及び第１の接続孔に金属膜を埋め込み
第２の配線層を形成する第２の配線層構造の製造工程と
を有することを特徴とする半導体装置の製造方法。 - 【請求項６】 さらに、前記第２の配線層構造の製造工
程の後、 前記第２の層間絶縁膜上に前記第２の層間絶縁膜と互い
にエッチングレートの異なる第３の層間絶縁膜を形成
し、 前記第３の層間絶縁膜に第３の配線溝及び第２の接続孔
を形成し、 前記第３の配線溝及び第２の接続孔に金属膜を埋め込み
第３の配線層を形成する第３の配線層構造の製造工程を
有し、 前記第１の配線層構造の製造工程の後、前記第２、第３
の配線層構造の製造工程を交互に繰返して、３層以上の
多層配線層を形成することを特徴とする請求項５記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001011296A JP2002217289A (ja) | 2001-01-19 | 2001-01-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001011296A JP2002217289A (ja) | 2001-01-19 | 2001-01-19 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002217289A true JP2002217289A (ja) | 2002-08-02 |
Family
ID=18878446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001011296A Pending JP2002217289A (ja) | 2001-01-19 | 2001-01-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002217289A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005175479A (ja) * | 2003-12-08 | 2005-06-30 | Internatl Business Mach Corp <Ibm> | ライン・レベル・エア・ギャップ |
| JP2020061567A (ja) * | 2014-10-01 | 2020-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2001
- 2001-01-19 JP JP2001011296A patent/JP2002217289A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005175479A (ja) * | 2003-12-08 | 2005-06-30 | Internatl Business Mach Corp <Ibm> | ライン・レベル・エア・ギャップ |
| JP2020061567A (ja) * | 2014-10-01 | 2020-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2021180325A (ja) * | 2014-10-01 | 2021-11-18 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| US11211408B2 (en) | 2014-10-01 | 2021-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Wiring layer and manufacturing method therefor |
| US11616085B2 (en) | 2014-10-01 | 2023-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Wiring layer and manufacturing method therefor |
| JP7403503B2 (ja) | 2014-10-01 | 2023-12-22 | 株式会社半導体エネルギー研究所 | 撮像装置 |
| US11901372B2 (en) | 2014-10-01 | 2024-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Wiring layer and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3961412B2 (ja) | 半導体装置及びその形成方法 | |
| US7838415B2 (en) | Method of fabricating dual damascene structure | |
| JP2002246467A (ja) | 半導体装置及びその形成方法 | |
| JP3778174B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008294335A (ja) | 半導体装置の製造方法 | |
| US20090014887A1 (en) | Method of producing multilayer interconnection and multilayer interconnection structure | |
| JP2002313910A (ja) | 半導体装置とその製造方法 | |
| TW513738B (en) | Semiconductor device and its manufacturing method | |
| US6849920B2 (en) | Semiconductor capacitive element, method for manufacturing same and semiconductor device provided with same | |
| JP2003100724A (ja) | 誘電体エッチング用アルミニウムハードマスク | |
| JP2006253645A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004228111A (ja) | 半導体装置及びその製造方法 | |
| JPH11186391A (ja) | 半導体装置およびその製造方法 | |
| JP3715626B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US6376367B1 (en) | Method for manufacturing multilayer interconnects by forming a trench with an underlying through-hole in a low dielectric constant insulator layer | |
| JP2001053144A (ja) | 半導体装置及びその製造方法 | |
| JP2006216964A (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| JP2002373937A (ja) | 半導体装置及びその製造方法 | |
| JP2011171623A (ja) | 半導体装置及びその製造方法 | |
| JP5303139B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008021862A (ja) | 半導体装置およびその製造方法 | |
| JP2006517059A (ja) | 相互接続構造の金属エッチング方法およびそのような方法で得られた金属相互接続構造 | |
| JP2002217289A (ja) | 半導体装置及びその製造方法 | |
| JP2004247337A (ja) | 半導体装置及びその製造方法 | |
| JP2004311477A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |