JP2007243025A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007243025A JP2007243025A JP2006065933A JP2006065933A JP2007243025A JP 2007243025 A JP2007243025 A JP 2007243025A JP 2006065933 A JP2006065933 A JP 2006065933A JP 2006065933 A JP2006065933 A JP 2006065933A JP 2007243025 A JP2007243025 A JP 2007243025A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- plug
- film
- stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 80
- 239000000463 material Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 2
- 239000010949 copper Substances 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004380 ashing Methods 0.000 description 6
- 239000007795 chemical reaction product Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000002265 prevention Effects 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229920000265 Polyparaphenylene Polymers 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- -1 polyphenylene Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 ストッパー絶縁膜に起因した問題を防止することが可能な半導体装置を提供する。
【解決手段】 第１の層間絶縁膜１１と、第１の層間絶縁膜上に形成された第２の層間絶縁膜１８と、第１の層間絶縁膜に囲まれた下側部分及び第１の層間絶縁膜から突出し第２の層間絶縁膜に囲まれた上側部分を有するプラグ１３と、第２の層間絶縁膜内に形成され、プラグに接続された接続部分及びプラグに接続されていない非接続部分を有する配線２１と、第１の層間絶縁膜と配線の非接続部分との間の領域であって且つ第２の層間絶縁膜とプラグの上側部分との間の領域に形成されたストッパー絶縁膜１２とを備える。
【選択図】 図５
【解決手段】 第１の層間絶縁膜１１と、第１の層間絶縁膜上に形成された第２の層間絶縁膜１８と、第１の層間絶縁膜に囲まれた下側部分及び第１の層間絶縁膜から突出し第２の層間絶縁膜に囲まれた上側部分を有するプラグ１３と、第２の層間絶縁膜内に形成され、プラグに接続された接続部分及びプラグに接続されていない非接続部分を有する配線２１と、第１の層間絶縁膜と配線の非接続部分との間の領域であって且つ第２の層間絶縁膜とプラグの上側部分との間の領域に形成されたストッパー絶縁膜１２とを備える。
【選択図】 図５
Description
本発明は、半導体装置及びその製造方法に関する。
近年、半導体装置では、高集積化及び高速化の要求がますます高まってきており、いわゆるダマシン配線が広く提案されている（特許文献１参照）。
図６は、従来技術に係る半導体装置の構成を模式的に示した断面図である。５１は層間絶縁膜、５２はプラグ、５３はストッパー絶縁膜、５４は層間絶縁膜、５５は銅配線、５６は拡散防止膜である。
図６に示した従来の半導体装置では、隣接する銅配線５５間全体にストッパー絶縁膜が形成されている。そのため、ストッパー絶縁膜５３と層間絶縁膜５１との界面及びストッパー絶縁膜５３と層間絶縁膜５４との界面にリーク電流経路が形成され、配線間リークの大きな原因となる。また、ストッパー絶縁膜５３には通常、誘電率の高いシリコン窒化膜が用いられるため、配線間容量が増大し、動作速度低下の大きな原因となる。
また、図６に示した従来の半導体装置では、銅配線５５用の配線溝を形成する際に、ストッパー絶縁膜５３で完全にエッチングを止めることができず、層間絶縁膜５１もエッチングされる。そのため、図６に示されるように、プラグ５２の角部が銅配線５５に食い込むような形状となる。その結果、エレクトロマイグレーション特性が劣化し、配線の信頼性が低下するという問題がある。
このように、従来の半導体装置では、ストッパー絶縁膜に起因した問題があり、特性や信頼性に優れた半導体装置を得ることが困難であった。
特開平１１−３０７６３０号公報
本発明は、ストッパー絶縁膜に起因した問題を防止することが可能な半導体装置及びその製造方法を提供することを目的としている。
本発明の第１の視点に係る半導体装置は、第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、前記第１の層間絶縁膜に囲まれた下側部分及び前記第１の層間絶縁膜から突出し前記第２の層間絶縁膜に囲まれた上側部分を有するプラグと、前記第２の層間絶縁膜内に形成され、前記プラグに接続された接続部分及び前記プラグに接続されていない非接続部分を有する配線と、前記第１の層間絶縁膜と前記配線の非接続部分との間の領域であって且つ前記第２の層間絶縁膜と前記プラグの上側部分との間の領域に形成されたストッパー絶縁膜と、を備える。
本発明の第２の視点に係る半導体装置の製造方法は、第１の層間絶縁膜上にストッパー絶縁膜を形成する工程と、前記第１の層間絶縁膜及び前記ストッパー絶縁膜に接続穴を形成する工程と、前記ストッパー絶縁膜上及び前記接続穴内にプラグ材料膜を形成する工程と、前記ストッパー絶縁膜をストッパーとして用いて前記ストッパー絶縁膜上に形成されたプラグ材料膜を除去することにより、前記接続穴内にプラグを形成する工程と、前記ストッパー絶縁膜及び前記プラグ上にマスク部を形成する工程と、前記マスク部をマスクとして用いて前記ストッパー絶縁膜をエッチングして、前記第１の層間絶縁膜の上面を露出させる工程と、前記第１の層間絶縁膜上に、前記マスク部を囲む第２の層間絶縁膜を形成する工程と、前記マスク部を除去して配線溝を形成する工程と、前記配線溝内に前記プラグに接続された配線を形成する工程と、を備える。
本発明によれば、ストッパー絶縁膜に起因した問題を防止することができ、特性や信頼性に優れた半導体装置を得ることが可能となる。
以下、本発明の実施形態を図面を参照して説明する。
図５は、本発明の実施形態に係る半導体装置の構成を模式的に示した断面図である。以下、図５を参照して、本実施形態に係る半導体装置の構成を説明する。
半導体基板やトランジスタ等を含む下地領域（図示せず）上に、シリコン酸化膜で形成された層間絶縁膜（第１の層間絶縁膜）１１が設けられている。層間絶縁膜１１には、プラグ１３が形成されている。このプラグ１３は、接続穴のサイドウォールにバリアメタル膜（ライナーメタル膜）１４が形成され、その上にタングステン膜（Ｗ膜）等のメタル膜１５が形成されたものである。プラグ１３は、層間絶縁膜１１に囲まれた下側部分と、層間絶縁膜１１から突出し、層間絶縁膜１１上に形成された層間絶縁膜１８（第２の層間絶縁膜）に囲まれた上側部分とを有している。
層間絶縁膜１８は、シリコン酸化膜で形成されている。層間絶縁膜１８内には、層間絶縁膜１８に囲まれた配線２１が形成されている。この配線２１は、配線溝のサイドウォールにバリア膜２２が形成され、その上に銅膜（Ｃｕ膜）２３が形成されたものである。配線２１の幅は、プラグ１３の幅と等しくなるように設計されている。また、配線２１の両側面がプラグ１３の両側面に一致するように設計されている。しかしながら、配線２１とプラグ１３との間では通常、位置合わせずれが生じる。そのため、配線２１は、プラグ１３に接続された接続部分及びプラグ１３に接続されていない非接続部分を有している。
配線２１の非接続部分の直下の領域には、シリコン窒化膜で形成されたストッパー絶縁膜１２が設けられている。すなわち、層間絶縁膜１１と配線２１の非接続部分との間の領域であって且つ層間絶縁膜１８とプラグ１３の上側部分との間の領域に、ストッパー絶縁膜１２が形成されている。ストッパー絶縁膜１２は、ＣＭＰ（chemical mechanical polishing）によってプラグ１３を形成する際に、ＣＭＰストッパーとして用いられる。したがって、プラグ１３の上面はストッパー絶縁膜１２の上面と同一平面にある。層間絶縁膜１８上及び配線２１上には、拡散防止膜２４が形成されている。
上述したように、ストッパー絶縁膜１２は、配線２１の直下の領域にのみ形成されている。仮に、プラグの上側部分間の領域全体にストッパー絶縁膜１２が形成されているとすると、ストッパー絶縁膜１２と層間絶縁膜１１との界面及びストッパー絶縁膜１２と層間絶縁膜１８との界面にリーク電流経路が形成され、配線間リークの大きな原因となる。本実施形態では、配線２１の直下の領域にのみストッパー絶縁膜１２が形成されているため、リーク電流経路の形成を防止することができ、配線間リークを低減することが可能である。
また、ストッパー絶縁膜１２はシリコン窒化膜で形成されているが、シリコン窒化膜は層間絶縁膜１１及び１８に用いられるシリコン酸化膜よりも誘電率が高い。したがって、仮にプラグの上側部分間の領域全体にストッパー絶縁膜１２が形成されているとすると、配線間の容量が増大し、動作速度が低下してしまう。本実施形態では、配線２１の直下の領域にのみストッパー絶縁膜１２が形成されているため、配線間の容量を低減することができ、動作速度を向上させることが可能である。
また、プラグ１３の上面とストッパー絶縁膜１２の上面とは同一平面にある。そのため、プラグ１３と配線２１とは、プラグ１３の上面と配線２１の下面とでのみ接触している。すなわち、プラグ１３の角部が配線２１に食い込むようにして、プラグ１３と配線２１とが形成されているわけではない。したがって、エレクトロマイグレーション特性を向上させることができ、配線の信頼性低下を防止することが可能である。
以上のように、本実施形態の半導体装置によれば、配線間リークの増加や配線間容量の増加といった、ストッパー絶縁膜１２に起因した問題を防止することが可能である。また、エレクトロマイグレーション特性の向上をはかることも可能である。したがって、本実施形態によれば、特性や信頼性に優れた半導体装置を得ることが可能となる。
以下、図１〜図５を参照して、本実施形態に係る半導体装置の製造方法を説明する。図１〜図５は、本実施形態の半導体装置の製造工程を模式的に示した断面図である。
まず、図１に示すように、半導体基板やトランジスタ等を含む下地領域（図示せず）上に、層間絶縁膜（第１の層間絶縁膜）１１を形成する。層間絶縁膜１１には、シラン（ＳｉＨ4）を原料ガスとしたプラズマＣＶＤ（chemical vapor deposition）によって形成されたシリコン酸化膜が用いられる。続いて、層間絶縁膜１１上に、プラズマＣＶＤにより、ストッパー絶縁膜１２として厚さ３５ｎｍ程度のシリコン窒化膜を形成する。ストッパー絶縁膜１２には、シリコン窒化膜の他に、ＳｉＣ，ＳｉＣＮ，ＳｉＯＣ，ＳｉＣＨ，ＳｉＯＮ等を用いることも可能である。
次に、フォトリソグラフィにより、ストッパー絶縁膜１２上に、開口を有するフォトレジストパターン（図示せず）を形成する。続いて、フォトレジストパターンをマスクとして用いて、層間絶縁膜１１及びストッパー絶縁膜１２を、ＲＩＥ（reactive ion etching）によってエッチングする。エッチングガスには、例えばＣＨＦ3等を用いることができる。これにより、層間絶縁膜１１及びストッパー絶縁膜１２に接続穴（例えば、ヴィアホール）が形成される。続いて、フォトレジストパターンをアッシングによって除去する。アッシングは、酸素雰囲気中において、０．１Ｐａ〜５００Ｐａ程度の圧力、２００℃〜４００℃程度の温度で行われる。さらに、接続穴の内面に付着している反応生成物（エッチング時及びアッシング時に生成された反応生成物）を、無機系或いは有機系の薬液によって除去する。
次に、ストッパー絶縁膜１２上及び接続穴内にプラグ材料膜１３を形成する。具体的には、まず、全面にスパッタリングによってバリアメタル膜（ライナーメタル膜）１４を形成する。バリアメタル膜１４には、チタン膜（Ｔｉ膜）或いは、チタン膜（Ｔｉ膜）とチタン窒化膜（ＴｉＮ膜）との積層膜を用いることができる。続いて、バリアメタル膜１４上に、メタル膜１５として、ＣＶＤによってタングステン膜（Ｗ膜）を形成する。これにより、バリアメタル膜１４及びメタル膜１５によって形成されたプラグ材料膜１３が得られる。
次に、ストッパー絶縁膜１２をストッパーとして用いて、ＣＭＰ（chemical mechanical polishing）により、ストッパー絶縁膜１２上に形成されたプラグ材料膜１３（バリアメタル膜１４及びメタル膜１５）を除去する。その結果、接続穴内に、プラグ材料膜１３で形成されたプラグが形成される。このとき、プラグ１３がストッパー絶縁膜１２と同じ高さとなるようにＣＭＰを行う。すなわち、プラグ１３の上面がストッパー絶縁膜１２の上面と同一平面となるようにＣＭＰを行う。
次に、図２に示すように、ストッパー絶縁膜１２及びプラグ１３上全面に、塗布法によってマスク材料膜１６を形成する。マスク材料膜１６には、有機ポリフェニレンを用いることが可能である。さらに、塗布されたマスク材料膜１６に対して、１００℃〜４００℃程度の温度で熱処理を行う。続いて、マスク材料膜１６上にハードマスク膜１７を形成する。このハードマスク膜１７には、Ｄ−ＴＥＯＳを用いたシリコン酸化膜が用いられる。さらに、ハードマスク膜１７上に、フォトリソグラフィによってフォトレジストパターン（図示せず）を形成する。
次に、フォトレジストパターンをマスクとして用いてハードマスク膜１７をエッチングし、ハードマスクパターンを形成する。エッチングには、ＣＨＦ3等のガスが用いられる。続いて、ハードマスクパターン１７をマスクとして用いてマスク材料膜１６をエッチングし、マスク部を形成する。エッチングには、Ｏ2及びＣＨ4の混合ガス、或いはＮ2及びＨ2の混合ガスを用いる。さらに、ハードマスクパターン１７及びマスク部１６をマスクとして用いて、ＣＦ4ガスにより、ストッパー絶縁膜１２をエッチングする。これにより、層間絶縁膜１１の上面が露出する。また、マスク部１６の直下にストッパー絶縁膜１２の一部が残る。その後、ハードマスクパターン１７を除去する。さらに、ストッパー絶縁膜１２、プラグ１３及びマスク部１６の表面に付着している反応生成物（エッチング時に生成された反応生成物）を、無機系或いは有機系の薬液によって除去する。
次に、図３に示すように、全面に、層間絶縁膜（第２の層間絶縁膜）１８を形成する。この層間絶縁膜１８には、Ｄ−ＴＥＯＳを用いたシリコン酸化膜が用いられる。続いて、ＣＭＰにより、層間絶縁膜１８を平坦化する。このとき、層間絶縁膜１８がマスク部１６と同じ高さとなるようにＣＭＰを行う。これにより、マスク部１６が層間絶縁膜１８によって囲まれた構造が得られる。
次に、図４に示すように、マスク部１６を除去して配線溝１９を形成する。このとき、マスク部１６が、ストッパー絶縁膜１２、プラグ１３及び層間絶縁膜１８に対して選択的にエッチングされるようにする。マスク部１６に有機ポリフェニレンを用いた場合には、アッシングによってマスク部１６を選択的にエッチングすることができる。アッシングは、酸素雰囲気中において、０．１Ｐａ〜５００Ｐａ程度の圧力、２００℃〜４００℃程度の温度で行われる。さらに、配線溝１９の内面に付着している反応生成物（アッシング時生成された反応生成物）と、プラグ１３の表面に形成されている自然酸化膜を、無機系或いは有機系の薬液によって除去する。
次に、図５に示すように、層間絶縁膜１８上及び配線溝１９内に配線材料膜２１を形成する。具体的には、まず、バリア膜２２を形成する。このバリア膜２２は、銅膜（Ｃｕ膜）に含まれた銅の拡散を防止するためのものである。バリア膜２２には、タンタル膜（Ｔａ膜）、チタン（Ｔｉ膜）、Ｔａ合金膜或いはＴｉ合金膜等を用いることができる。続いて、バリア膜２２上に、Ｃｕシード層を形成する。続いて、電解メッキによって、Ｃｕシード層上に銅膜（Ｃｕ膜）２３を形成する。無電解メッキによって銅膜２３を形成してもよい。さらに、３００℃程度の温度でアニールを行う。このようにして、バリア膜２２及び銅膜２３で形成された配線材料膜２１が得られる。続いて、ＣＭＰにより、配線材料膜２１を平坦化する。これにより、配線溝１９内に、プラグ１３に接続された配線２１が形成される。
その後、層間絶縁膜１８上及び配線２１上に、拡散防止膜２４を形成する。拡散防止膜２４には、ＳｉＮ，ＳｉＣＮ，ＳｉＣ，ＳｉＯＣ或いはＳｉＯＮ等を用いることが可能である。このようにして、図５に示すように、シングルダマシン構造を有する配線構造が得られる。
以上のように、本実施形態の製造方法によれば、ストッパー絶縁膜１２を形成した後に、層間絶縁膜１１及びストッパー絶縁膜１２に接続穴を形成し、この接続穴内にプラグ１３を形成している。そして、マスク部１６をマスクとして用いてストッパー絶縁膜１２をエッチングしている。したがって、配線２１の直下の領域にのみストッパー絶縁膜１２が形成された構造を確実に形成することができる。その結果、ストッパー絶縁膜１２に起因した配線間リーク及び配線間容量を低減することができ、特性や信頼性に優れた半導体装置を確実に形成することが可能である。また、プラグ１３の上面とストッパー絶縁膜１２の上面とが同一平面にある構造が形成されるため、プラグ１３の角部が配線２１に食い込んだ形状が形成されることを防止することができ、エレクトロマイグレーション特性に優れた半導体装置を確実に形成することが可能となる。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
１１…層間絶縁膜 １２…ストッパー絶縁膜
１３…プラグ １４…バリアメタル膜
１５…メタル膜 １６…マスク部
１７…ハードマスクパターン １８…層間絶縁膜
１９…配線溝 ２１…配線
２２…バリア膜 ２３…銅膜
２４…拡散防止膜
１３…プラグ １４…バリアメタル膜
１５…メタル膜 １６…マスク部
１７…ハードマスクパターン １８…層間絶縁膜
１９…配線溝 ２１…配線
２２…バリア膜 ２３…銅膜
２４…拡散防止膜
Claims (5)
- 第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、
前記第１の層間絶縁膜に囲まれた下側部分及び前記第１の層間絶縁膜から突出し前記第２の層間絶縁膜に囲まれた上側部分を有するプラグと、
前記第２の層間絶縁膜内に形成され、前記プラグに接続された接続部分及び前記プラグに接続されていない非接続部分を有する配線と、
前記第１の層間絶縁膜と前記配線の非接続部分との間の領域であって且つ前記第２の層間絶縁膜と前記プラグの上側部分との間の領域に形成されたストッパー絶縁膜と、
を備えたことを特徴とする半導体装置。 - 前記プラグの上面と前記ストッパー絶縁膜の上面とは同一平面にある
ことを特徴とする請求項１に記載の半導体装置。 - 前記第２の層間絶縁膜は前記ストッパー絶縁膜よりも誘電率が低い
ことを特徴とする請求項１に記載の半導体装置。 - 第１の層間絶縁膜上にストッパー絶縁膜を形成する工程と、
前記第１の層間絶縁膜及び前記ストッパー絶縁膜に接続穴を形成する工程と、
前記ストッパー絶縁膜上及び前記接続穴内にプラグ材料膜を形成する工程と、
前記ストッパー絶縁膜をストッパーとして用いて前記ストッパー絶縁膜上に形成されたプラグ材料膜を除去することにより、前記接続穴内にプラグを形成する工程と、
前記ストッパー絶縁膜及び前記プラグ上にマスク部を形成する工程と、
前記マスク部をマスクとして用いて前記ストッパー絶縁膜をエッチングして、前記第１の層間絶縁膜の上面を露出させる工程と、
前記第１の層間絶縁膜上に、前記マスク部を囲む第２の層間絶縁膜を形成する工程と、
前記マスク部を除去して配線溝を形成する工程と、
前記配線溝内に前記プラグに接続された配線を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記マスク部を除去する工程において、前記マスク部は、前記ストッパー絶縁膜、前記プラグ及び前記第２の層間絶縁膜に対して選択的にエッチングされる
ことを特徴とする請求項４に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006065933A JP2007243025A (ja) | 2006-03-10 | 2006-03-10 | 半導体装置及びその製造方法 |
| US11/715,963 US20070210406A1 (en) | 2006-03-10 | 2007-03-09 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006065933A JP2007243025A (ja) | 2006-03-10 | 2006-03-10 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007243025A true JP2007243025A (ja) | 2007-09-20 |
Family
ID=38478089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006065933A Abandoned JP2007243025A (ja) | 2006-03-10 | 2006-03-10 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070210406A1 (ja) |
| JP (1) | JP2007243025A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9659864B2 (en) * | 2015-10-20 | 2017-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for forming self-aligned via with selectively deposited etching stop layer |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6350672B1 (en) * | 1997-07-28 | 2002-02-26 | United Microelectronics Corp. | Interconnect structure with gas dielectric compatible with unlanded vias |
| US6087724A (en) * | 1997-12-18 | 2000-07-11 | Advanced Micro Devices, Inc. | HSQ with high plasma etching resistance surface for borderless vias |
| JP2001223269A (ja) * | 2000-02-10 | 2001-08-17 | Nec Corp | 半導体装置およびその製造方法 |
| JP2001308181A (ja) * | 2000-04-27 | 2001-11-02 | Nec Corp | 半導体装置とその製造方法 |
| US6660598B2 (en) * | 2002-02-26 | 2003-12-09 | International Business Machines Corporation | Method of forming a fully-depleted SOI ( silicon-on-insulator) MOSFET having a thinned channel region |
| US6794304B1 (en) * | 2003-07-31 | 2004-09-21 | Lsi Logic Corporation | Method and apparatus for reducing microtrenching for borderless vias created in a dual damascene process |
-
2006
- 2006-03-10 JP JP2006065933A patent/JP2007243025A/ja not_active Abandoned
-
2007
- 2007-03-09 US US11/715,963 patent/US20070210406A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20070210406A1 (en) | 2007-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230298900A1 (en) | Selective Removal Of An Etching Stop Layer For Improving Overlay Shift Tolerance | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| US7868455B2 (en) | Solving via-misalignment issues in interconnect structures having air-gaps | |
| US5981377A (en) | Semiconductor device with improved trench interconnected to connection plug mating and method of making same | |
| JP2008294335A (ja) | 半導体装置の製造方法 | |
| US7109127B2 (en) | Manufacturing method of semiconductor device | |
| US9390967B2 (en) | Method for residue-free block pattern transfer onto metal interconnects for air gap formation | |
| JP2012209287A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010258215A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2010258213A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5161503B2 (ja) | 半導体装置の製造方法 | |
| JPH10261707A (ja) | 半導体装置の製造方法 | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| US20170148735A1 (en) | Interconnect Structure for Semiconductor Devices | |
| TW202303759A (zh) | 內連線結構的形成方法 | |
| JP2007243025A (ja) | 半導体装置及びその製造方法 | |
| JP4167672B2 (ja) | 半導体装置の製造方法 | |
| JP2007194566A (ja) | 半導体装置およびその製造方法 | |
| JP2015133382A (ja) | 半導体装置の製造方法 | |
| JP2008041783A (ja) | 半導体装置の製造方法 | |
| JP2009158657A (ja) | 配線構造の製造方法および配線構造 | |
| JP2004039879A (ja) | 半導体装置の製造方法 | |
| JP2007184338A (ja) | 半導体装置及びその製造方法 | |
| JP2005217223A (ja) | 半導体装置の製造方法 | |
| JP2002176098A (ja) | 多層配線構造を有する半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090309 |