JP5161503B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5161503B2
JP5161503B2 JP2007179753A JP2007179753A JP5161503B2 JP 5161503 B2 JP5161503 B2 JP 5161503B2 JP 2007179753 A JP2007179753 A JP 2007179753A JP 2007179753 A JP2007179753 A JP 2007179753A JP 5161503 B2 JP5161503 B2 JP 5161503B2
Authority
JP
Japan
Prior art keywords
forming
via hole
etching
gas
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007179753A
Other languages
English (en)
Other versions
JP2009016737A (ja
Inventor
祐輔 纓田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007179753A priority Critical patent/JP5161503B2/ja
Priority to US12/216,610 priority patent/US20090017620A1/en
Publication of JP2009016737A publication Critical patent/JP2009016737A/ja
Application granted granted Critical
Publication of JP5161503B2 publication Critical patent/JP5161503B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法に関する。
デュアルダマシン構造の加工方法のひとつとして、図3(a)〜(f)に示すようなビアファーストプロセスがある。図3(a)に示すように、例えば、シリコン基板(図示せず)上に、下層配線301、ストッパ膜303、低誘電率膜305、シリコン酸化膜307、および反射防止膜309を順次形成する。リソグラフィ技術を用いて所定の位置に開口部を有するレジスト膜311を形成後、ドライエッチングによりビアホール312を形成する(図3(b))。さらに、下層レジスト膜313を成膜後(図3(c))、その上に低温酸化膜315、反射防止膜317を順次形成する(図3(d))。再度、所定のパターンのレジスト膜319を形成して(図3(d))、ドライエッチングによりビアホールに接続する配線溝321を形成する(図3(e))。かかる工程により、デュアルダマシン構造の配線を形成することができる。
このとき、ビアのボトム径は、ビア抵抗、EM(エレクトロマイグレーション)耐性、およびSiV(Stress Induced Void)耐性確保のために一定以上の大きさである必要がある。一方、ビアエッチ時のトップ径は、ILD−TDDB(Inter−Layer Dielectrics−Time Dependent Dielectric BreakDown)耐性確保のために、一定以下の大きさである必要がある。この両者を満たすためには、ビアエッチ後のトップ径とボトム径との差が小さい垂直形状がよいことになる。
しかし、垂直形状のビアを形成した場合、溝エッチ後のビア開口径(ビアエッチ後では中間の径)が小さい。また、ビア側面が垂直であることにより、バリア膜およびシード膜のスパッタ後にオーバーハング形状やカバレッジ不足が生じる(図3(f))。その結果、Cuめっき時にビアボイド不良となる可能性がある。特にビア径および配線間距離が小さいデバイスでは上記の問題が顕著である。そこで、ILD−TDDB耐性確保と、ビア抵抗、EM耐性、およびSiV耐性との確保を両立しつつ、ビアボイド不良が起きにくいデュアルダマシン加工技術が求められている。
特開2001−135724号公報 特開平2−26020号公報 特開2004−327507号公報 特開2004−247568号公報 特開2000−299376号公報 特開2001−210627号公報
上記問題を改善するため、溝配線下部に接続されているビアを順テーパー形状にすることが有効である。これにより、バリアシードスパッタの付きまわりが良好となり、Cuめっき時のビアボイド不良が起きにくくなる。図4(a)〜(f)に、ビアファーストプロセスにおいて、順テーパー形状のビアを形成する工程を示す。前述の方法と同様にして、レジスト膜311形成後、図4(b)に示すように、まずビアホール312を順テーパー形状に加工する。その後、前述の方法と同様に下層レジスト膜313塗布(図4(c))および溝配線パターンの形成を行い、溝加工を行う(図4(d)および(e))。図4(f)に示すように、ビアが順テーパー形状に形成されるため、バリヤスパッタにおいてオーバーハング形状となることが回避できる。このような例として、特許文献5では、溝部を垂直形状に加工し、ビア部をテーパー形状とすることが示されている。
しかしながら、順テーパー形状においては、ビアのトップ径とボトム径との差が大きくなる。層間膜が厚く、アスペクト比が高いビアの加工を行うビアファーストプロセスの場合にはこの差は特に顕著となる。図5〜8に、配線溝部1の端部に設置されたビア部2が隣接している場合の配線できあがり形状を示す。図5は、層間絶縁膜3に垂直形状のビア部2を形成した場合の図である。図6は、順テーパー形状のビア部2を形成した場合の図である。図6に示すように、垂直形状のボトム径(b−1)と同程度のボトム径(b−2)を確保しつつ順テーパー形状を得ようとすると、ビアエッチ時のトップ径を広げなければならない。その結果、ビアトップ部分においてビア間の距離が狭くなり、ビアトップが配線をはみ出す状況が発生しやすくなる。したがって、配線間距離(a−2)が小さくなり、配線間ショートやILD−TDDB耐性の劣化が引き起こされやすくなる。
一方、図7に、垂直形状と比較して、トップ径を変えずに順テーパー形状にしたビアホールを示す。この場合、ボトム径(b−3)が小さくなる。その結果、ビア抵抗上昇、EM耐性およびSiV耐性の劣化が懸念される。
また、特許文献5には、ビア部のみ順テーパー形状で加工する方法が開示されている。順テーパー形状の加工を行う場合、エッチング保護膜となる反応生成物を発生させ、側壁に付着させながらエッチングを行う。しかしながら、この反応生成物が多量になると、ビアエッチまでも停止させたり、エッチング装置内への付着等によりパーティクルを発生させる要因ともなっていた。その結果、歩留まり低下を引き起こしやすくなるという問題があった。
一方、特許文献1には、層間絶縁膜間にエッチングストッパ膜を設け、これによりビアホールをボーイング形状に形成する方法が開示されている。しかしながら、特許文献1に記載の発明は、ボーイング形状によりエッチング残渣が残るのを防ぐものであって、上記課題は解決されていない。また、エッチングストッパ膜を用いてボーイング形状を形成するため、プロセスが煩雑である。
特許文献2には、層間絶縁膜としてSiOを用い、CFの混合比が30〜70%であるCHFとの混合ガスを反応ガスとして使用することにより、ホールをボーイング形状とすることができることが開示されている。しかし、特許文献2に開示の方法はコンタクトホール形成するためのものであり、同様の条件はデュアルダマシン構造の形成には適用できない。さらに、層間絶縁膜がSiOCの場合、フッ素系ガスによる制御だけではボーイング形状の制御はうまくいかない。
特許文献3では、ボーイング形状を防ぐために二段階でエッチングが行われている。特許文献3では、ボーイング形状が望ましくない形状として認識されており、ボーイング形状の制御に関しての記載はない。
特許文献4には、所望のホール形状を得るための低誘電率絶縁膜のエッチング条件が開示されている。しかしながら、ボーイング形状のビアホール形成についての記載はない。また、ダマシン構造に使用されるような低誘電率膜の場合、CF、CHFの混合比を調整するのみでは、ボーイング形状の加工は困難である。 また、特許文献6には、Nガスを添加して、SiCHO膜の加工を行い、エッチングレートを向上させることが開示されている。しかしながら、当該文献においても、ボーイング形状のビアホール形成についての記載はない。
本発明は、上記事情に鑑みてなされたものであり、デュアルダマシン構造において、ビアのボトム径を一定以上確保するとともに、ビアのトップ径を一定以下の大きさとすることにより、ビア抵抗を抑え、EM耐性・SiV耐性を確保するとともに、ILD−TDDB耐性を確保した半導体装置を提供するものである。
本発明によれば、半導体基板上に形成された下層導電膜上に、Si、O、およびCを含む材料からなる層間絶縁膜を形成する工程と、前記層間絶縁膜に、フルオロカーボン系ガスおよびNガスを含むエッチングガスを用いたドライエッチングによりビアホールを形成する工程と、つづいて前記層間絶縁膜に、前記ビアホールに接続する配線溝を形成し、当該層間絶縁膜に前記下層導電膜に接続するデュアルダマシン配線を形成するためのデュアルダマシン配線溝を形成する工程と、を含み、前記ビアホールを形成する工程において、ビアホールをボーイング形状に形成し、および前記配線溝を形成する工程において、前記ビアホールが最大径となる近傍領域の位置までエッチングして、配線溝を形成するとともに、前記配線溝の下部に順テーパー形状のビアを形成する、半導体装置の製造方法が提供される。
この発明によれば、ビアホールをボーイング形状に形成することにより、ビアのボトム径を一定以上確保するとともに、ビアのトップ径を一定以下の大きさとすることが可能となる。かかる構成により、ビア抵抗を抑え、EM耐性およびSiV耐性を確保するとともに、ILD−TDDB耐性を確保した半導体装置の提供が可能となる。
本発明によれば、デュアルダマシン構造の加工工程において、ビアホールがボーイング形状に制御される。かかる構成により、ビア抵抗を抑え、EM耐性およびSiV耐性を確保するとともに、ILD−TDDB耐性を確保した半導体装置が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1は、本実施の形態における半導体装置の製造方法を示す工程断面図である。本実施の形態において、デュアルダマシン構造の配線溝が形成される。
まず、シリコン基板(図示せず)上に下層導電膜101を形成する。半導体基板はシリコン基板以外のものを用いてもよい。下層導電膜101は、例えば、バリアメタルおよび銅含有導電膜により構成される。銅含有導電膜は、銅を主成分として含む材料により構成される。
次に、下層導電膜101上に、Si、O、およびCを含む材料からなる層間絶縁膜105を形成する。例えば、まずストッパ膜103を形成し、層間絶縁膜105、シリコン酸化膜107、反射防止膜109を順次形成する。ストッパ膜103は、例えば、SiCN、SiC、SiON等が挙げられる。
Si、O、およびCを含む材料からなる層間絶縁膜105としては、低誘電率材料が用いられ、例えば炭素含有シリコン酸化膜(SiOC膜)である。このような低誘電率材料は、寄生容量の低減に効果的である。また、本実施の形態では、このような低誘電率材料からなる層間絶縁膜に良好なボーイング形状のビアホールを安定的に形成できる。
つづいて、レジストを塗布し、露光によりビアのパターニングを行う。これにより、所定の位置に開口部を有するレジスト膜111が形成される(図1(a))。本実施の形態では、ホール直径は、例えば、110nm以上190nm以下である。
次に、図1(b)に示すように、レジスト膜111をマスクとして用い、ドライエッチングによりビアホールを形成する。本実施の形態では、ビアがボーイング形状となるような条件でエッチングを行う。例えば、二周波数RIE装置を用い、フルオロカーボン系ガスおよびNガスを含むエッチングガスを用いたドライエッチングを行い、所望のボーイング形状のビアホール112を形成する。その後、アッシングによりレジストを除去する。
次に、下層レジスト113を塗布してビアホール112を埋め込む(図1(c))。下層レジスト113全面にさらに、低温酸化膜115および反射防止膜117を形成する。つづいて、レジスト膜119を塗布し、リソグラフィ技術を用いて、所定の位置に開口部を有するレジスト膜119を形成する(図1(d))。
その後、ドライエッチングにより、ビアホールに接続する配線溝121を形成する。かかる配線溝121は、下層導電膜101に接続するデュアルダマシン配線を形成するためのデュアルダマシン配線溝である。
本実施の形態においては、配線溝を形成する工程において、ビアホール112が最大径となる近傍領域の位置までエッチングして、配線溝121を形成するとともに、配線溝121の下部に順テーパー形状のビアを形成するようにする(図1(e))。好ましくは、ビアのボーイング部と溝底部の位置関係は、溝底部がボーイング部よりも下になるようにする。ボーイング形状の上部を配線溝エッチングにより配線溝の一部とすることにより、残存するビア部は埋め込みに適したテーパー形状とすることができる。このようにして、ビアのボトム径を一定以上確保するとともに、ビアのトップ径を一定以下の大きさとした、デュアルダマシン配線を形成することができる。
本実施の形態において、ビアに関して用いるボーイング形状とは、ビア断面の最大径の位置がビア深さ方向の中間位置にあり、かつ該最大径の位置からビア上部および下部に向かってビアの断面形状が縮径している形状をいう。例えば、図1(b)において、dをビアトップ径(開口径)、cをビアトップとボトムとの間に位置するビア最大径(ボーイング部)、bをビアボトム径とすると、d<cかつc>bとなるような形状である。
本実施の形態において、ビアのトップ径dに対するボーイング部cの比率として表すボーイング量(c/d)の望ましい範囲は、例えば、1.03≦c/d≦1.1である。ボーイング量が上記の範囲内であると、ボーイング形状が保たれるので好ましい。また、ボーイング部のショートを防止する観点から、ボーイング量は上記の上限値以下であることが好ましい。
上記プロセスにおいて、本実施の形態ではボーイング形状のビアホールを一段階で形成する。特許文献1では、溝エッチングストッパ膜を用いるため、プロセスが煩雑である。また、溝ストッパなしの構造において、特許文献1におけるオーバーエッチをかけるエッチングを行い、ボーイング形状のビアを形成することは困難である。したがって、特許文献1に記載の条件は、本実施の形態における溝ストッパレス構造に同様に適用することはできない。一方、本実施の形態は、溝エッチングストッパ膜等を用いないため、より低コストな方法であり、プロセスも簡便である。
さらに、本実施の形態では、ビアホールをボーイング形状に制御するとともに、深さ方向においてもビア径を制御できる。
本実施の形態において、ボーイング形状およびビアの深さ方向におけるビア径の制御は、エッチングガス、ステージ温度、エッチングガスの温度、レジスト膜のホールサイズ等の種々の条件を調節することにより達成することができる。具体的には、ビアのボーイング形状は、下記の種々の因子を適宜調節して達成することができる。
本実施形態において、エッチングガスとして、フルオロカーボン系ガスおよびNガスとの混合ガスをエッチングガスとして用いる。例えば、フルオロカーボンとしては、C2n−m+2(n、mは整数)で表される化合物を用いることができる。このようなフルオロカーボンとして、CHF、C、CF等が挙げられる。本実施形態においては、CFとCHFとの混合ガスをフルオロカーボン系ガスとして用いることができる。
本実施の形態において、フルオロカーボン系ガスのガス流量の比率は、エッチングガスの総流量に対して、例えば、2%以上10%以下である。また、フルオロカーボン系ガスのガス流量は、例えば、20sccm以上100sccm以下である。
ガス流量によってもボーイング量のさらなる調整が可能である。例えば、Nガスの流量が170sccm以上350sccm以下、好ましくは170sccm以上220sccm以下となるようにして、ボーイング形状を調節してもよい。Nガス流量が上記範囲内であると、良好なボーイング形状のビアホールを形成することができる。
ここで、Nガス流量が少なすぎると、ビアホールがテーパー形状となり、ボーイング形状が形成されない可能性がある。したがって、Nガス流量が上記下限値以上である場合、良好なボーイング形状を形成することができる。また、隣接する配線がない場合、ボーイング形状のビアホールが接近しすぎるという問題は生じない。したがって、ショートの危険性もないため、Nガス流量の上限値は特に制限されない。しかしながら、Nガス流量が多すぎる場合、ウェハの場所によってはエッチングストップが生じることがある。これにより、エッチレートの面内不均一性が生じ、歩留まりに問題が起こる場合がある。このため、Nガス流量は上記上限値以下が望ましい。
または、Nガスの流量の比が、エッチングガスの総流量に対して、15%以上25%以下となるようにして、ボーイング形状を調節してもよい。Nガス流量の比が上記範囲内であると、良好なボーイング形状のビアホールを形成することができる。
ここで、Nガスの流量の比が少なすぎると、ビアホールがテーパー形状となり、ボーイング形状が形成されない可能性がある。したがって、Nガス流量の比が上記下限値以上である場合、良好なボーイング形状を形成することができる。また、隣接する配線がない場合、ボーイング形状のビアホールが接近しすぎるという問題は生じない。したがって、ショートの危険性もないため、Nガス流量の比の上限値は特に制限されない。しかしながら、Nガス流量が多すぎる場合、ウェハの場所によってはエッチングストップが生じることがある。これにより、エッチレートの面内不均一性が生じ、歩留まりに問題が起こる場合がある。このため、Nガス流量の比は上記上限値以下が望ましい。
さらに、ビアの深さ方向におけるボーイングが入る位置は、ステージ温度で調整することが可能である。好ましい温度範囲は、特に限定されないが、例えば、0℃以上40℃以下である。
エッチングガスは、さらに、本実施の形態の効果を損なわない範囲において、上記以外の他のガス、例えば不活性ガス等を含んでもよい。不活性ガスとして、Ar、He等を用いることができる。
また、ステージ温度は、特に限定されないが、好ましくは0℃以上40℃以下である。かかる範囲内で、良好なボーイング形状のビアホールを形成することができる。さらに、ビアの深さ方向におけるボーイングが入る位置は、ステージ温度により調整することが可能である。ボーイングが入る位置の調整においても、特に限定されないが、好ましくは上記の温度範囲で行うことができる。
ボーイング形状は、通常、以下のような過程を経て形成される。エッチングの際、まず、ホール間口に集中してカーボンリッチなデポが付着していく。かかるデポの量が増加すると、その下のホール内部にはデポが入りにくくなる。そのため、デポが薄くなる部分が発生する。かかるデポの薄い部分がラジカルエッチされ、横方向のエッチングが進むことにより、ボーイング形状が形成される。 ここで、ステージ温度が低すぎる場合、ホール間口に付着するカーボンリッチなデポの量が増えすぎる可能性がある。その結果、エッチングが阻害されてエッチストップが発生し、歩留に問題が生じる可能性がある。一方、ステージ温度を上げていくと、ホール間口に付着するカーボンリッチなデポの付着係数が下がっていく。それにより、デポが間口に集中する度合いが下がるとともに、デポの集中する位置が下がっていく。その結果、ボーイングの位置が下がっていく。このような手段を用いて、ボーイングが入る位置の調整が可能である。しかしながら、ステージ温度が高すぎる場合、カーボンリッチなデポは集中して付着しにくくなる。したがって、ボーイング形状が形成されない可能性があり、ステージ温度は一定の温度以下であることが好ましい。
さらに、ビアのホールサイズ(開口径)によってもボーイング量の調節が可能である。好ましいホールサイズは、特に限定されないが、例えば、110nm以上、190nm以下である。ただし、一定以上のボトム径を得るためには、ホールサイズは140nm以上、190nm以下であることがより好ましい。
本実施の形態では、形成されたボーイング形状のビアホール上側は最終的には配線溝部1となる。したがって、ビアホールに接続する配線溝を形成したときに、ビア部2の形状は最終的には良好なテーパー形状となる。本実施の形態では、ビアのボトム径(b−2)を保ったままテーパー形状としたときよりも(図6)、ビアのトップ径(d−4)は小さい(図8)。さらに、配線溝エッチ後のビア開口径(c−4)をビアをテーパー形状にした場合と略同サイズにすることができる。したがって、ビアボイド不良が起きにくいビア形状が得られ、ビアエッチ後のトップ径を小さくしたいというILD−TDDB耐性確保からの要求と、ビアのボトム径を大きくしたいというビア抵抗確保、EM耐性・SiV耐性確保からの要求とを同時に満たすことが可能となる。
さらに、本実施の形態におけるボーイング形状のドライエッチングは、テーパー形状のエッチングよりも側壁保護を弱めた状態で行われるため、エッチング中の反応生成物の量を低減させることができる。これによって多量の生成物によるエッチング停止やパーティクル発生による歩留まり低下がおきにくくすることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
(実施例1)
上記実施の形態と同様の方法により、ボーイング形状のビアホールを形成した。本実施例において、180sccmのNガス流量条件を用いてビアホールを形成した。なお、層間絶縁膜の構成およびエッチング条件等は以下のとおりであった。
(層間絶縁膜)
・ストッパ膜:SiCN(厚さ50nm)
・層間絶縁膜:SiOC(厚さ400nm)
・シリコン酸化防止膜(厚さ180nm)
(エッチング条件)
二周波数RIE装置を用い、以下の条件を用いて、ボーイング形状を得た。
・ターゲットホールサイズ:170nm
・エッチングガス:CF 30sccm、CHF 30sccm、Ar 1000sccm、N 180sccm
・条件:上部投入電力2000W、下部投入電力、Bias2000W、ステージ温度20℃
(比較例1)
ガス流量条件を60sccmとした以外は、実施例1と同様の条件を用いてビアホールを形成した。
(比較例2)
ガス流量条件を120sccmとした以外は、実施例1と同様の条件を用いてビアホールを形成した。
上述の実施例1、比較例1および2において、ビアホール形成後、ボーイング量のNガス流量依存性を調べた。図9に、ターゲットホールサイズ(d)170nmにおける、ボーイング量のNガス流量依存性を示す。縦軸はボーイング量(c/d)を表し、Nガス流量(sccm)を表す。本実施例および比較例において、ボーイング量(c/d)は、図2に示すように、ビアトップ径dに対するビア最大径cの比で表した。ビア最大径cは、層間絶縁膜の厚さをYとし、層間絶縁膜の厚み方向の中間位置、Y/2の位置におけるビア径c'として計算した。ボーイング量(c/d)の望ましい範囲を、1.03≦c/d≦1.1としたとき、実施例1において、良好なボーイング形状のビアが形成された。また、図9に示すとおり、ターゲットホールサイズ(d)170nmおよび本実施例および比較例で用いた条件では、Nガス流量170sccm〜220sccmの範囲において良好なボーイング量を達成することができた。
(実施例2)
ガス流量180sccmを用い、種々のホールサイズを用いた以外は、実施例1
と同様の条件を用いてボーイング形状のビアホールを形成した。本実施例では、120nm、140nm、160nm、180nm、および190nmのホールサイズを用いた。
本実施例の結果から、Nガス流量180sccmにおける、ボーイング量のホールサイズ(d)依存性を調べた。図10に、ホールサイズ(d)に応じたボーイング量の変化を示す。図10から、本実施例で用いたエッチング条件において、120nm、140nm、160nm、180nm、および190nmのそれぞれのホールサイズにおいて望ましい範囲のボーイング量が達成された。
本実施の形態にかかる製造方法を説明する工程断面図である。 本実施例で形成されるボーイング形状のビアの概略断面図である。 垂直形状のビアを形成する従来のプロセスを説明する工程断面図である。 テーパー形状のビアを形成する従来のプロセスを説明する工程断面図である。 隣接した垂直形状のビア部を含む配線断面図である。 隣接したテーパー形状のビア部を含む配線断面図である。 隣接したテーパー形状のビア部を含む配線断面図である。 隣接したボーイング形状のビア部を含む配線断面図である。 ボーイング量(c/d)のNガス流量依存性を示すグラフである。 ボーイング量(c/d)のホールサイズ(d)依存性を示すグラフである。
符号の説明
1 溝配線部
2 ビア部
3 層間絶縁膜
101 下層導電膜
103 ストッパ膜
105 層間絶縁膜
107 シリコン酸化膜
109 反射防止膜
111 レジスト膜
112 ビアホール
113 下層レジスト膜
115 低温酸化膜
117 反射防止膜
119 レジスト膜
121 配線溝
301 下層配線
303 ストッパ膜
305 低誘電率膜
307 シリコン酸化膜
309 反射防止膜
311 レジスト膜
312 ビアホール
313 下層レジスト膜
315 低温酸化膜
317 反射防止膜
319 レジスト膜
321 配線溝

Claims (6)

  1. 半導体基板上に形成された下層導電膜上に、Si、O、およびCを含む材料からなる層間絶縁膜を形成する工程と、
    前記層間絶縁膜に、フルオロカーボン系ガスおよびNガスを含むエッチングガスを用いたドライエッチングによりビアホールを形成する工程と、
    つづいて前記層間絶縁膜に、前記ビアホールに接続する配線溝を形成し、当該層間絶縁膜に前記下層導電膜に接続するデュアルダマシン配線を形成するためのデュアルダマシン配線溝を形成する工程と、
    を含み、
    前記ビアホールを形成する工程において、ビアホールをボーイング形状に形成し、および前記配線溝を形成する工程において、前記ビアホールが最大径となる近傍領域の位置までエッチングして、前記配線溝を形成するとともに、前記配線溝の下部に順テーパー形状のビアを形成する、
    半導体装置の製造方法。
  2. 前記配線溝形成前の前記ビアホールの開口径dとビアホールの最大径c部分との比が1.03≦c/d≦1.1の範囲である、請求項1に記載の半導体装置の製造方法。
  3. 前記Nガスの流量が170sccm以上350sccm以下である、請求項1または2に記載の半導体装置の製造方法。
  4. エッチングガスの総流量に対する前記Nガスの流量の比率が15%以上25%以下である、請求項1乃至3のいずれかに記載の半導体装置の製造方法。
  5. 前記配線溝形成前の前記ビアホールの開口径dが、110nm以上190nm以下の範囲である、請求項1乃至4のいずれかに記載の半導体装置の製造方法。
  6. ビアホールを形成する前記工程において、ステージ温度が、0℃以上40℃以下である、請求項1乃至5のいずれかに記載の半導体装置の製造方法。
JP2007179753A 2007-07-09 2007-07-09 半導体装置の製造方法 Expired - Fee Related JP5161503B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007179753A JP5161503B2 (ja) 2007-07-09 2007-07-09 半導体装置の製造方法
US12/216,610 US20090017620A1 (en) 2007-07-09 2008-07-08 Method of manufacturing semiconductor device for dual damascene wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007179753A JP5161503B2 (ja) 2007-07-09 2007-07-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009016737A JP2009016737A (ja) 2009-01-22
JP5161503B2 true JP5161503B2 (ja) 2013-03-13

Family

ID=40253506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007179753A Expired - Fee Related JP5161503B2 (ja) 2007-07-09 2007-07-09 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20090017620A1 (ja)
JP (1) JP5161503B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5357710B2 (ja) * 2009-11-16 2013-12-04 東京エレクトロン株式会社 基板処理方法,基板処理装置,プログラムを記録した記録媒体
JP2013021001A (ja) * 2011-07-07 2013-01-31 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US9564359B2 (en) * 2014-07-17 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive structure and method of forming the same
US9613861B2 (en) 2015-08-05 2017-04-04 Globalfoundries Inc. Damascene wires with top via structures
US9679850B2 (en) * 2015-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating semiconductor structure
WO2017190117A1 (en) * 2016-04-30 2017-11-02 BioLegend, Inc. Compositions and methods for performing magnetibuoyant separations
US10964648B2 (en) * 2017-04-24 2021-03-30 International Business Machines Corporation Chip security fingerprint
US10752496B2 (en) * 2017-09-22 2020-08-25 Applied Materials, Inc. Pore formation in a substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135724A (ja) * 1999-11-10 2001-05-18 Mitsubishi Electric Corp 半導体装置の製造方法
US7502936B2 (en) * 2001-02-14 2009-03-10 Jsm Technologies, L.L.C. System and method providing secure access to a computer system
KR100454128B1 (ko) * 2002-04-02 2004-10-26 삼성전자주식회사 금속간 절연막 패턴 및 그 형성 방법
JP2004031759A (ja) * 2002-06-27 2004-01-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7115517B2 (en) * 2003-04-07 2006-10-03 Applied Materials, Inc. Method of fabricating a dual damascene interconnect structure
JP3976703B2 (ja) * 2003-04-30 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20090017620A1 (en) 2009-01-15
JP2009016737A (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
US10714379B2 (en) Reducing contact resistance in vias for copper interconnects
JP5161503B2 (ja) 半導体装置の製造方法
JP2002043419A (ja) 半導体装置の製造方法及び半導体装置
US11594419B2 (en) Reduction of line wiggling
JP2003514397A (ja) 自己整合されたビア構造における空隙誘電体
US8377820B2 (en) Method of forming a metallization system of a semiconductor device by using a hard mask for defining the via size
US20090087992A1 (en) Method of minimizing via sidewall damages during dual damascene trench reactive ion etching in a via first scheme
JP2007251105A (ja) 半導体装置及びその製造方法
US7157380B2 (en) Damascene process for fabricating interconnect layers in an integrated circuit
US20120199980A1 (en) Integrated circuits having interconnect structures and methods for fabricating integrated circuits having interconnect structures
KR20080024066A (ko) 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법
US10923423B2 (en) Interconnect structure for semiconductor devices
US20130161798A1 (en) Graded density layer for formation of interconnect structures
JP4559973B2 (ja) 半導体装置の製造方法
KR100576367B1 (ko) 반도체 소자의 배선방법
JP2005005697A (ja) 半導体装置の製造方法
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
US6352919B1 (en) Method of fabricating a borderless via
JP2009158657A (ja) 配線構造の製造方法および配線構造
KR20010025972A (ko) 반도체 장치의 배선 형성방법
KR100928107B1 (ko) 반도체 소자 및 그 제조 방법
JP2007243025A (ja) 半導体装置及びその製造方法
TWI518766B (zh) 在半導體基底上形成開口的方法
JP2003174085A (ja) デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法
KR20100073779A (ko) 반도체 소자의 금속배선 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121214

R150 Certificate of patent or registration of utility model

Ref document number: 5161503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees