JP2001135724A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001135724A
JP2001135724A JP31913299A JP31913299A JP2001135724A JP 2001135724 A JP2001135724 A JP 2001135724A JP 31913299 A JP31913299 A JP 31913299A JP 31913299 A JP31913299 A JP 31913299A JP 2001135724 A JP2001135724 A JP 2001135724A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
film
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31913299A
Other languages
English (en)
Inventor
Yoshihiro Kusumi
嘉宏 楠見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31913299A priority Critical patent/JP2001135724A/ja
Publication of JP2001135724A publication Critical patent/JP2001135724A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 層間絶縁膜15、17に接続孔19を開口し
た後、接続孔19内に有機化合物20を埋め込んだ状態
で、接続孔19に連通する配線溝22を接続孔19上層
に開口し、配線溝22および接続孔19に配線膜24を
埋め込んで埋め込み配線を形成する方法において、層間
絶縁膜17をエッチングして形成する配線溝22内にエ
ッチング残渣が残存することを防止して、配線溝22内
および接続孔19内での配線膜24の埋め込み不良を防
止する。 【解決手段】 2層の層間絶縁膜15、17の間に配線
溝22形成時のエッチングストッパ膜16を形成し、エ
ッチングストッパ膜16に達する位置で開口径寸法が最
大となるように接続孔19を形成して、配線溝22形成
時に層間絶縁膜17のエッチングにより露出する有機化
合物20周囲にエッチング残渣が形成されるのを防止す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置に関
し、特に半導体装置の多層配線構造を形成する埋め込み
配線技術に関するものである。
【0002】
【従来の技術】半導体装置の高集積化に伴い、近年、層
間絶縁膜に形成した溝内に配線層を埋め込む埋め込み配
線技術が注目されている。図4は、例えば特開平8−3
35634号公報記載の従来の埋め込み配線形成方法を
用いた半導体装置の製造方法を示す断面図である。ま
ず、素子構成された半導体基板(図示せず)上に下層配
線層1を形成し、この下層配線層1を覆う全面に酸化膜
から成る層間絶縁膜2を堆積する。この層間絶縁膜2上
の全面にホトレジスト膜3を形成し、リソグラフィ技術
を用いて接続孔形成用のレジストパターン3を形成する
(図4(a))。次に、レジストパターン3をマスクと
して層間絶縁膜2を異方性エッチングして、下層配線層
1に到達する接続孔としての開口部4を開口し、その後
ホトレジスト膜3を除去する(図4(b))。
【0003】次に、例えばレジスト膜等の有機化合物5
を、開口部4を埋め込んで層間絶縁膜2上の全面に塗布
形成し(図4(c))、層間絶縁膜2上の有機化合物5
を除去して有機化合物5を開口部4のみに残存させる。
なお、有機化合物5は層間絶縁膜2のエッチングに対し
て選択比が約1/2以下のものとする(図4(d))。
次に、全面にホトレジスト膜6を形成し、リソグラフィ
技術を用いて、層間絶縁膜2上における有機化合物5が
残存した開口部4を含む領域に抜きパターン6aを形成
した配線溝形成用のレジストパターン6を形成する(図
4(e))。次に、レジストパターン6をマスクとして
層間絶縁膜2を所定の深さまで異方性エッチングして、
配線溝7を形成し有機化合物5の上部を露出させる(図
4(f))。
【0004】次に、レジストパターン6と有機化合物5
とをアッシング等により同時に除去し(図4(g))、
配線溝7とそれに連通して下方に形成される開口部4と
を埋め込んで全面に配線膜8を堆積し、CMPなどの処
理により配線膜8を配線溝7および開口部4内のみに残
存させて、下層配線層1に接続形成される埋め込み配線
層(配線膜8)を形成する(図4(h))。この後、所
定の処理を施して半導体装置を完成する。
【0005】
【発明が解決しようとする課題】従来の埋め込み配線の
形成方法は、以上のように行われているため、図4
(f)に示す配線溝7形成のための層間絶縁膜2のエッ
チングにおいて、露出される有機化合物5の周囲にリン
グ状のエッチング残渣が形成され、このエッチング残渣
が有機化合物5除去後も残存するという問題があった。
【0006】このエッチング残渣発生について、図5に
基づいて以下に説明する。図5(a)に示すように配線
溝形成用のレジストパターン6を形成した後、レジスト
パターン6をマスクとして層間絶縁膜2を所定の深さま
で異方性エッチングして、配線溝7を形成し有機化合物
5の上部を露出させるが(図4(f)参照)、図5
(b)に示すように、わずかにエッチングが進んだ状態
で、層間絶縁膜2上に露出した有機化合物5の周囲にエ
ッチングデポ物9が付着する。この後続いてエッチング
すると、図5(c)に示すように、エッチングデポ物9
がマスクとなりその下層に層間絶縁膜2のエッチング残
渣10が発生し、即ち、有機化合物5の周囲にリング状
のエッチング残渣10が形成される。この後、レジスト
パターン6と有機化合物5とを除去しても、図5(d)
に示すように、エッチングデポ物9は同時に除去される
が、その下層のエッチング残渣10は配線溝7の中に残
存してしまう。これにより、次工程で配線膜8を配線溝
7および開口部4に埋め込む際、埋め込み不良を引き起
こすものであった。
【0007】また、上記のような配線溝7形成のエッチ
ング工程におけるエッチング残渣10発生の問題は、図
6に示すように層間絶縁膜2に形成される開口部4aの
上部がテーパ形状で、特にそのテーパ形状の上部まで有
機化合物5が埋め込まれている場合に、形成されるリン
グ状のエッチング残渣10の幅が広くなるため、顕著と
なる。通常、テーパ形状となる開口部4a上部は深さ1
0〜30nm程度で、開口部4a内に埋め込み形成する
有機化合物5は開口面よりも若干後退することが多く、
それにより、形成されるリング状のエッチング残渣10
の幅が広くなることが抑えられるものであるが、有機化
合物5の開口面からの後退量はバラツキが大きく制御す
ることが困難であった。
【0008】また、配線溝形成のためのレジストパター
ン6形成に反射防止膜として有機ARC膜を用いる場合
には、開口部4a内の有機化合物5が後退していると、
後退部内壁に有機ARC膜が形成されてしまい、リング
状のエッチング残渣10の幅は広くなる。これについて
図7に基づいて以下に示す。図7(a)に示すように、
層間絶縁膜2に上部がテーパ形状の開口部4aを形成
し、有機化合物5を開口部4a内のみに形成する。この
とき有機化合物5は開口部4a内で開口面より若干後退
しているとする。この後、有機ARC膜11を全面に塗
布すると、開口部4a内の有機化合物5上にも有機AR
C膜11が溜まるように形成される。この有機ARC膜
11を反射防止膜としてリソグラフィ技術により配線溝
形成用のレジストパターン6を形成した後、図7(b)
に示すように、有機ARC膜11を異方性エッチングす
ると、開口部4a内の側壁で有機化合物5上に有機AR
C膜11のサイドウォール11aが額縁状に形成され
る。この状態で図7(c)に示すように、さらに層間絶
縁膜2を所定の深さまで異方性エッチングして配線溝7
を形成すると、サイドウォール11a周囲にエッチング
デポ物9が付着し、その下層に層間絶縁膜2の比較的幅
の広いエッチング残渣10が有機化合物5の周囲にリン
グ状に形成される。この後、レジストパターン6と有機
化合物5とを除去しても、上述したようにエッチングデ
ポ物9は同時に除去されるが、その下層のエッチング残
渣10は配線溝7の中に残存して、その後の配線膜8形
成時に埋め込み不良を引き起こす。
【0009】この発明は上記のような問題点を解消する
ために成されたものであって、層間絶縁膜をエッチング
して形成する配線溝内にエッチング残渣が残存すること
を防止して、配線溝内およびその下層の接続孔内に配線
膜を良好に埋め込むことができる半導体装置の製造方法
を提供することを目的とする。
【0010】
【課題を解決するための手段】この発明に係る請求項1
記載の半導体装置の製造方法は、半導体基板上に形成さ
れた導電層を覆う全面に第1の層間絶縁膜、エッチング
ストッパ膜および第2の層間絶縁膜を順次形成する第1
の工程と、第2の層間絶縁膜上に形成した接続孔形成用
のレジストパターンをマスクとして、上記第2の層間絶
縁膜、上記エッチングストッパ膜、および上記第1の層
間絶縁膜を上記導電層に到達するまで異方性エッチング
して開口し、上記エッチングストッパ膜より上方での開
口径寸法が該エッチングストッパ膜への到達点で最大と
なるように接続孔を形成する第2の工程と、上記接続孔
内を埋め込んで上記第2の層間絶縁膜上の全面に有機化
合物を形成し、上記第2の層間絶縁膜上の上記有機化合
物を除去して上記接続孔内のみに残存させる第3の工程
と、上記第2の層間絶縁膜上における上記接続孔を含む
領域に抜きパターンを形成した配線溝形成用のレジスト
パターンをマスクとして、上記第2の層間絶縁膜を上記
エッチングストッパ膜に到達するまで異方性エッチング
して配線溝を形成し上記有機化合物上部を露出する第4
の工程と、上記有機化合物を除去した後、上記配線溝と
それに連通して下方に形成される上記接続孔とに配線膜
を埋め込んで上記導電層に接続形成する第5の工程とを
有するものである。
【0011】またこの発明に係る請求項2記載の半導体
装置の製造方法は、請求項1において、接続孔を形成す
る第2の工程が、まず第2の層間絶縁膜を、下層のエッ
チングストッパ膜に対して比較的高選択比で所定のオー
バーエッチ量でエッチングすることにより、下方の開口
径が拡がるように開口し、次いで、上記エッチングスト
ッパ膜および第1の層間絶縁膜を順次エッチングして開
口するものである。
【0012】またこの発明に係る請求項3記載の半導体
装置の製造方法は、半導体基板上に形成された導電層を
覆う全面に第1の層間絶縁膜、エッチングストッパ膜お
よび第2の層間絶縁膜を順次形成する第1の工程と、第
2の層間絶縁膜上に形成した接続孔形成用のレジストパ
ターンをマスクとして、上記第2の層間絶縁膜、上記エ
ッチングストッパ膜、および上記第1の層間絶縁膜を上
記導電層に到達するまで異方性エッチングにより開口し
て接続孔を形成する第2の工程と、上記接続孔内を埋め
込んで上記第2の層間絶縁膜上の全面に有機化合物を形
成し、上記第2の層間絶縁膜上の上記有機化合物を除去
して上記接続孔内のみに残存させる第3の工程と、上記
第2の層間絶縁膜上における上記接続孔を含む領域に抜
きパターンを形成した配線溝形成用のレジストパターン
をマスクとして、上記第2の層間絶縁膜を下層の上記エ
ッチングストッパ膜を所定の量でオーバーエッチするま
で異方性エッチングして配線溝を形成することにより、
上記有機化合物上部を露出してその根元部分周囲に上記
エッチングストッパ膜のリング状エッチング残渣を形成
する第4の工程と、上記有機化合物を除去した後、上記
エッチングストッパ膜のエッチング残渣をウエット処理
により除去する第5の工程と、上記配線溝とそれに連通
して下方に形成される上記接続孔とに配線膜を埋め込ん
で上記導電層に接続形成する第6の工程とを有するもの
である。
【0013】またこの発明に係る請求項4記載の半導体
装置の製造方法は、請求項3において、配線溝を形成す
る第4の工程が、第2の層間絶縁膜エッチング時に、有
機化合物周囲に上記第2の層間絶縁膜のリング状エッチ
ング残渣を形成するものであり、その後第5の工程にお
いて、エッチングストッパ膜のエッチング残渣を除去す
る際、上記第2の層間絶縁膜のエッチング残渣をリフト
オフにより同時に除去するものである。
【0014】またこの発明に係る請求項5記載の半導体
装置の製造方法は、半導体基板上に形成された導電層を
覆う全面に第1の層間絶縁膜を形成する第1の工程と、
該層間絶縁膜上に形成した接続孔形成用のレジストパタ
ーンをマスクとして、該層間絶縁膜を上記導電層に到達
するまで異方性エッチングにより開口して接続孔を形成
する第2の工程と、該接続孔内を埋め込んで上記層間絶
縁膜上の全面に有機化合物を形成し、上記層間絶縁膜上
の上記有機化合物を除去して上記接続孔内のみに開口面
よりも若干後退させて残存させる第3の工程と、上記有
機化合物が該層間絶縁膜表面から突出するまで上記層間
酸化膜を所定の厚さでエッチバックする第4の工程と、
有機ARC膜を全面に形成し、該有機ARC膜をリソグ
ラフィの反射防止膜として、上記層間絶縁膜上における
上記接続孔を含む領域に抜きパターンを形成した配線溝
形成用のレジストパターンを形成する第5の工程と、該
配線溝形成用のレジストパターンをマスクとして、上記
有機ARC膜さらに上記層間絶縁膜を所定の深さまで異
方性エッチングして配線溝を形成し上記有機化合物上部
を露出する第6の工程と、上記有機化合物を除去した
後、上記配線溝とそれに連通して下方に形成される上記
接続孔とに配線膜を埋め込んで上記導電層に接続形成す
る第7の工程とを有するものである。
【0015】またこの発明に係る請求項6記載の半導体
装置の製造方法は、請求項5において、第2の工程で形
成される接続孔が、上部がテーパ形状であり、層間絶縁
膜をエッチバックする第4の工程が、テーパ形状である
上記接続孔上部を切除するものである。
【0016】
【発明の実施の形態】実施の形態1.以下、この発明の
実施の形態1について図を用いて説明する。図1は、こ
の発明の実施の形態1による半導体装置の製造方法を示
す断面図である。まず、素子構成された半導体基板(図
示せず)上に形成されたプラズマTEOS等から成る層
間絶縁膜12上にCu等から成る導電層としての下層配
線層13を形成し、この下層配線層13を覆う全面に接
続孔形成時のエッチングストッパ膜14(以下、接続孔
ストッパ膜14と称す)を、膜厚60nm程度のプラズ
マSiN等で形成する。続いて、全面に膜厚500nm
程度のプラズマTEOS等から成る第1の層間絶縁膜1
5、膜厚60nm程度のプラズマSiN等から成る、配
線溝形成時のエッチングストッパ膜16(以下、配線溝
ストッパ膜16と称す)、および膜厚500nm程度の
プラズマTEOS等から成る第2の層間絶縁膜17を順
次形成する(図1(a))。
【0017】次に、第2の層間絶縁膜17上の全面にホ
トレジスト膜18を形成し、リソグラフィ技術を用いて
接続孔形成用のレジストパターン18を開口径寸法0.
25μm程度で形成する。このレジストパターン18を
マスクとして下地の第2の層間絶縁膜17を、異方性ド
ライエッチングにより開口する。このエッチングは、例
えばECR型RIE装置を用い、C48:CO:Ar=
1:4:8程度の混合ガスC48/CO/Arによるプ
ラズマエッチングで行う。このとき、配線溝ストッパ膜
16に対する選択比は約20程度の高いもので、第2の
層間絶縁膜17を膜厚300nm程度相当のオーバーエ
ッチ量でエッチングし、開口19aの形状は、開口面か
ら200nm程度の深さから下方に向かって開口径が拡
がり、配線溝ストッパ膜16に達した位置で開口径寸法
が最大となるように形成する(図1(b))。続いて、
配線溝ストッパ膜16をCF4:O2=4:1程度の混合
ガスCF4/O2によるプラズマエッチングにより開口
し、さらに第1の層間絶縁膜15をC48:O2:C
O:Ar=3:1:6:15程度の混合ガスC48/O
2/CO/Arによるプラズマエッチングで開口して、
下層配線層13上の接続孔ストッパ膜14に達する接続
孔19を開口する。接続孔19の第1の層間絶縁膜15
の部分では、垂直あるいは若干テーパ形状となり、即
ち、この接続孔19の形状は配線溝ストッパ膜16に達
した位置で開口径寸法が最大となるボーイング形状とな
る(図1(c))。
【0018】次に、レジストパターン18をアッシング
等により除去した後、接続孔19を埋め込んで第2の層
間絶縁膜17上の全面に、第2の層間絶縁膜17のエッ
チングに対して選択比が約1/2以下となる有機化合物
20を塗布し、全面エッチバックにより第2の層間絶縁
膜17上の有機化合物20を除去して接続孔19内のみ
に残存させる(図1(d))。次に、全面にホトレジス
ト膜21を形成し、リソグラフィ技術を用いて、第2の
層間絶縁膜17上の接続孔19形成領域を含む領域に抜
きパターン21aを設けた配線溝形成用のレジストパタ
ーン21を形成する。このレジストパターン21をマス
クとして下地の第2の層間絶縁膜17を、異方性ドライ
エッチングにより配線溝ストッパ膜16に達するまで開
口して配線溝22を形成し、有機化合物20の上部を露
出させる。このエッチングは、例えばECR型RIE装
置を用い、C48:O2:Ar=2:1:20程度の混
合ガスC48/O2/Arによるプラズマエッチングで
行う。このとき露出した有機化合物20の周囲側壁にエ
ッチングデポ膜23が形成される(図1(e))。
【0019】次に、レジストパターン21と有機化合物
20とをアッシング等により同時に除去する。このとき
有機化合物20周囲のエッチングデポ膜23も同時に除
去される。続いて、接続孔19底部に露出した接続孔ス
トッパ膜14を除去し、配線溝22とそれに連通して下
方に形成される接続孔19とを埋め込んで全面に配線膜
24を堆積し、CMPなどの処理により配線膜24を配
線溝22および接続孔19内のみに残存させて、下層配
線層13に接続形成される埋め込み配線層(配線膜2
4)を形成する(図1(f))。この後、所定の処理を
施して半導体装置を完成する。
【0020】この実施の形態では、接続孔19を形成す
るための第2の層間絶縁膜17のエッチングを、開口径
が裾広がりの逆テーパ形状で配線溝ストッパ膜16に達
した位置で開口径寸法が最大となるように行う。このた
め、接続孔19内に有機化合物20を埋め込んだ後の配
線溝22形成時の第2の層間絶縁膜17のエッチングに
おいて、露出される有機化合物20周囲にエッチングデ
ポ膜23が形成されても、その下層に第2の層間絶縁膜
17のエッチング残渣が形成されることはない。このた
め、配線溝22内にエッチング残渣が残存することな
く、配線溝22内およびその下層の接続孔19内に配線
膜24を良好に埋め込むことができ半導体装置の信頼性
が向上する。また、上記のような接続孔19の形成を、
配線溝ストッパ膜16に対して比較的高い選択比で、所
定のオーバーエッチ量で第2の層間絶縁膜17をエッチ
ングした後、配線溝ストッパ膜16、第1の層間絶縁膜
15を順次エッチングして行うため、容易にしかも確実
に、開口径寸法が配線溝ストッパ膜16に達した位置で
最大とでき、上述したようにエッチング残渣の形成を防
止できる。
【0021】また、接続孔19は、開口面から200n
m程度の深さから下方に向かって開口径が拡がり、配線
溝ストッパ膜16に達した位置で開口径寸法が最大とな
るように形成したため、開口面から所定の深さ(この場
合200nm)では逆テーパ形状ではなく、その部分で
第2の層間絶縁膜17のエッチング残渣が形成されるこ
とがあり得る。しかしながら、それより下層では開口径
寸法が拡がるためエッチング残渣は形成されず、上層に
エッチング残渣が存在したとしても、レジストパターン
21、有機化合物20、およびエッチングデポ膜23を
除去時にリフトオフにより同時に除去され、配線溝22
内に残存することはない。
【0022】なお、この実施の形態では下層配線層13
にCuを用い、Cuの酸化防止のため接続孔ストッパ膜
14を形成したが、下層配線層13にはAl合金など、
他の導電材料を用いても良く、その場合、接続孔ストッ
パ膜14は無くても良い。また、層間絶縁膜12、1
5、17にはプラズマTEOSを用いたが、CVD−T
EOS、SOG等の他の形成方法による酸化膜を用いて
も良い。また、エッチングストッパ膜14、16につい
ても、プラズマSiNに限らず、層間絶縁膜15、17
のエッチングに対して選択比が約1/5以下となる絶縁
膜であれば良い。さらにまた、接続孔19および配線溝
22形成のための層間絶縁膜15、17の異方性ドライ
エッチングは、ECR型RIE装置に限らず、平行平板
型RIE装置、マグネトロンRIE装置あるいはICP
型RIE装置等の他の方式のドライエッチング装置を用
いても良い。
【0023】実施の形態2.次に、この発明の実施の形
態2について説明する。図2は、この発明の実施の形態
2による半導体装置の製造方法を示す断面図である。ま
ず、上記実施の形態1と同様に、半導体基板(図示せ
ず)上の層間絶縁膜12上に下層配線層13、接続孔ス
トッパ膜14、第1の層間絶縁膜15、配線溝ストッパ
膜16、および第2の層間絶縁膜17を順次形成し(図
2(a))、第2の層間絶縁膜17上に接続孔形成用の
レジストパターン18を形成する。このレジストパター
ン18をマスクとして下地の第2の層間絶縁膜17、配
線溝ストッパ膜16、さらに第1の層間絶縁膜15を順
次異方性ドライエッチングして、下層配線層13上の接
続孔ストッパ膜14に達する接続孔25を開口する(図
2(b))。次に、レジストパターン18をアッシング
等により除去した後、接続孔25を埋め込んで第2の層
間絶縁膜17上の全面に、第2の層間絶縁膜17のエッ
チングに対して選択比が約1/2以下となる有機化合物
20を塗布し、全面エッチバックにより第2の層間絶縁
膜17上の有機化合物20を除去して接続孔25内のみ
に残存させる(図2(c))。
【0024】次に、全面にホトレジスト膜21を形成
し、リソグラフィ技術を用いて、第2の層間絶縁膜17
上の接続孔25形成領域を含む領域に抜きパターン21
aを設けた配線溝形成用のレジストパターン21を形成
する。このレジストパターン21をマスクとして下地の
第2の層間絶縁膜17を、異方性ドライエッチングによ
り開口して配線溝22を形成し、有機化合物20の上部
を露出させる。このエッチングは、例えばECR型RI
E装置を用い、C48:O2:Ar=5:3:40程度
の混合ガスC48/O2/Arによるプラズマエッチン
グで、配線溝ストッパ膜16に対する選択比が約4程度
の比較的低いもので、第2の層間絶縁膜17を膜厚10
0nm程度相当のオーバーエッチ量でエッチングする。
これにより、下地の配線溝ストッパ膜16は所定の量で
途中までエッチングが進行する。このような異方性ドラ
イエッチングでは、わずかにエッチングが進んだ状態
で、第2の層間絶縁膜17上に露出した有機化合物20
の周囲にエッチングデポ物26が付着し、続いてエッチ
ングすると、エッチングデポ物26がマスクとなりその
下層に第2の層間絶縁膜17のリング状エッチング残渣
である酸化膜残渣27が形成され、さらに下層で露出し
た有機化合物20の根元部分周囲に配線溝ストッパ膜1
6のリング状エッチング残渣である窒化膜残渣28が形
成される(図2(d))。
【0025】次に、レジストパターン21と有機化合物
20とをアッシング等により同時に除去する。このとき
有機化合物20周囲のエッチングデポ膜26も同時に除
去されるが、その下の酸化膜残渣27および窒化膜残渣
28はリング状に残存する。この後、熱リン酸等による
ウェット処理を施して窒化膜残渣28をエッチング除去
すると、この窒化膜残渣28上の酸化膜残渣27もリフ
トオフにより同時に除去される。このウェット処理で
は、配線溝22底部および接続孔25底部に露出したエ
ッチングストッパ膜16、14も同時に所定の量でエッ
チングが進行する(図2(e))。この後、接続孔25
底部に残存した接続孔ストッパ膜14を除去し、上記実
施の形態1と同様に、配線溝22とそれに連通して下方
に形成される接続孔25とに配線膜24を埋め込んで、
下層配線層13に接続形成される埋め込み配線層(配線
膜24)を形成し(図1(f)参照)、この後所定の処
理を施して半導体装置を完成する。
【0026】この実施の形態では、配線溝22形成のた
めの第2の層間絶縁膜17のエッチングを、下層の配線
溝ストッパ膜16を所定の量でオーバーエッチするまで
行うことにより、露出した有機化合物20の根元部分周
囲に窒化膜残渣28を形成する。露出した有機化合物2
0周囲には、まず上層にエッチングデポ物26が、その
下層に酸化膜残渣27が、そして最下層の根元部分に窒
化膜残渣28が形成される。このため、レジストパター
ン21、有機化合物20、およびエッチングデポ物26
を除去した時点では、酸化膜残渣27は窒化膜残渣28
上に残存するが、その後ウエット処理で窒化膜残渣28
を除去する際、リフトオフにより同時に除去され、配線
溝22内に残存することはない。また、形成した接続孔
25の上部がテーパ形状で、特にそのテーパ形状の上部
まで有機化合物20が埋め込まれている場合、上述した
ように、形成されるリング状のエッチング残渣27、2
8の幅は広くなるが、酸化膜残渣27はその下に窒化膜
残渣28が形成されているため、上記リフトオフにより
容易で確実に除去できる。このため、配線溝22内にエ
ッチング残渣27、28が残存することなく、配線溝2
2内およびその下層の接続孔25内に配線膜24を良好
に埋め込むことができ半導体装置の信頼性が向上する。
【0027】なお、形成される接続孔25の形状によっ
ては、露出した有機化合物20周囲に形成される層は、
必ずしもエッチングデポ物26/酸化膜残渣27/窒化
膜残渣28の3層構造とならず、例えばエッチングデポ
物26/酸化膜残渣27/エッチングデポ物26/酸化
膜残渣27/窒化膜残渣28と成るような場合もあり得
るが、最下層には必ず窒化膜残渣28が形成される。こ
のため、レジストパターン21、有機化合物20、およ
びエッチングデポ物26を除去した時点で残存する酸化
膜残渣27は、窒化膜残渣28を除去する際に、リフト
オフにより同時に確実に除去される。
【0028】実施の形態3.次に、この発明の実施の形
態3について説明する。図3は、この発明の実施の形態
3による半導体装置の製造方法を示す断面図である。ま
ず、上記実施の形態1と同様に、半導体基板(図示せ
ず)上の層間絶縁膜12上に下層配線層13、接続孔ス
トッパ膜14、第1の層間絶縁膜15、配線溝ストッパ
膜16、および第2の層間絶縁膜17を順次形成し(図
3(a))、第2の層間絶縁膜17上に接続孔形成用の
レジストパターン18を形成する。このレジストパター
ン18をマスクとして下地の第2の層間絶縁膜17、配
線溝ストッパ膜16、さらに第1の層間絶縁膜15を順
次異方性ドライエッチングして、下層配線層13上の接
続孔ストッパ膜14に達する接続孔29を、上部がテー
パ形状になるように形成する(図3(b))。
【0029】次に、レジストパターン18をアッシング
等により除去した後、接続孔29を埋め込んで第2の層
間絶縁膜17上の全面に、第2の層間絶縁膜17のエッ
チングに対して選択比が約1/2以下となる有機化合物
20を塗布し、全面エッチバックにより第2の層間絶縁
膜17上の有機化合物20を除去して接続孔29内のみ
に、開口面から若干後退させて残存させる。この後、第
2の層間絶縁膜17を所定の厚みで、有機化合物20が
第2の層間絶縁膜17表面から突出するまでエッチバッ
クして、テーパ形状である接続孔29上部を切除する。
このエッチングは、例えばECR型RIE装置を用い、
48:CO:Ar=1:1:10程度の混合ガスC4
8/CO/Arによるプラズマエッチングで、有機化
合物20に対する選択比は約10程度で行う。この後、
全面に有機ARC膜30を形成する(図3(c))。
【0030】次に、全面にホトレジスト膜21を形成
し、有機ARC膜30を反射防止膜としてリソグラフィ
技術により、第2の層間絶縁膜17上の接続孔29形成
領域を含む領域に抜きパターン21aを設けた配線溝形
成用のレジストパターン21を形成する。このレジスト
パターン21をマスクとして下地の有機ARC膜30を
異方性ドライエッチングして開口する。このエッチング
は、例えばECR型RIE装置を用い、C48:O2
Ar=1:2:20程度の混合ガスC48/O2/Ar
によるプラズマエッチングで行う(図3(d))。続い
て、第2の層間絶縁膜17を、異方性ドライエッチング
により配線溝ストッパ膜16に達するまで開口して配線
溝22を形成し、有機化合物20の上部を露出させ(図
3(e))、この後上記実施の形態1と同様に、レジス
トパターン21と有機化合物20とをアッシング等によ
り同時に除去して、接続孔29底部に露出した接続孔ス
トッパ膜14を除去し、配線溝22とそれに連通して下
方に形成される接続孔19とに配線膜24を埋め込み、
下層配線層13に接続形成される埋め込み配線層(配線
膜24)を形成する(図1(f)参照)。この後、所定
の処理を施して半導体装置を完成する。
【0031】この実施の形態では、第2の層間絶縁膜1
7をエッチバックして、接続孔29内の有機化合物20
が第2の層間絶縁膜17表面から突出するようにするた
め、その後に形成する有機ARC膜30が接続孔29内
に入り込むことなく、従来のように有機化合物20上に
額縁状に形成されることはない。このため、その後の配
線溝22形成時の第2の層間絶縁膜17のエッチングに
おいて、第2の層間絶縁膜17のエッチング残渣が幅広
に形成されることはなく、エッチング残渣の形成が抑制
される。このため、配線溝22内にエッチング残渣の残
存が抑えられ、配線溝22内およびその下層の接続孔2
5内に配線膜24を良好に埋め込むことができ半導体装
置の信頼性が向上する。
【0032】なお、図3(e)で図示は省略したが、配
線溝22形成のための第2の層間絶縁膜17のエッチン
グにおいて、露出した有機化合物20周囲には、薄いエ
ッチング残渣がリング状に形成されることがある。この
ような薄いエッチング残渣は、レジストパターン21と
有機化合物20と除去した後に残存したとしても、ウエ
ット処理を施すことにより、短時間で容易に、接続孔2
9の形状に影響することなく除去できる。
【0033】また、この実施の形態では、配線溝22形
成時のエッチングの制御性が良好であれば、配線溝スト
ッパ膜16は無くても良い。接続孔ストッパ膜14に関
しては、上記実施の形態1と同様であり、下層配線層1
3の材料によっては無くても良い。
【0034】
【発明の効果】以上のようにこの発明に係る請求項1記
載の半導体装置の製造方法は、半導体基板上に形成され
た導電層を覆う全面に第1の層間絶縁膜、エッチングス
トッパ膜および第2の層間絶縁膜を順次形成する第1の
工程と、第2の層間絶縁膜上に形成した接続孔形成用の
レジストパターンをマスクとして、上記第2の層間絶縁
膜、上記エッチングストッパ膜、および上記第1の層間
絶縁膜を上記導電層に到達するまで異方性エッチングし
て開口し、上記エッチングストッパ膜より上方での開口
径寸法が該エッチングストッパ膜への到達点で最大とな
るように接続孔を形成する第2の工程と、上記接続孔内
を埋め込んで上記第2の層間絶縁膜上の全面に有機化合
物を形成し、上記第2の層間絶縁膜上の上記有機化合物
を除去して上記接続孔内のみに残存させる第3の工程
と、上記第2の層間絶縁膜上における上記接続孔を含む
領域に抜きパターンを形成した配線溝形成用のレジスト
パターンをマスクとして、上記第2の層間絶縁膜を上記
エッチングストッパ膜に到達するまで異方性エッチング
して配線溝を形成し上記有機化合物上部を露出する第4
の工程と、上記有機化合物を除去した後、上記配線溝と
それに連通して下方に形成される上記接続孔とに配線膜
を埋め込んで上記導電層に接続形成する第5の工程とを
有するため、配線溝内でのエッチング残渣の形成が防止
できて、配線溝内およびその下層の接続孔内に配線膜を
良好に埋め込むことができ半導体装置の信頼性が向上す
る。
【0035】またこの発明に係る請求項2記載の半導体
装置の製造方法は、請求項1において、接続孔を形成す
る第2の工程が、まず第2の層間絶縁膜を、下層のエッ
チングストッパ膜に対して比較的高選択比で所定のオー
バーエッチ量でエッチングすることにより、下方の開口
径が拡がるように開口し、次いで、上記エッチングスト
ッパ膜および第1の層間絶縁膜を順次エッチングして開
口するため、上記エッチングストッパ膜より上方での開
口径寸法が、容易にしかも確実にエッチングストッパ膜
への到達点で最大とでき、エッチング残渣の形成を防止
できる。
【0036】またこの発明に係る請求項3記載の半導体
装置の製造方法は、半導体基板上に形成された導電層を
覆う全面に第1の層間絶縁膜、エッチングストッパ膜お
よび第2の層間絶縁膜を順次形成する第1の工程と、第
2の層間絶縁膜上に形成した接続孔形成用のレジストパ
ターンをマスクとして、上記第2の層間絶縁膜、上記エ
ッチングストッパ膜、および上記第1の層間絶縁膜を上
記導電層に到達するまで異方性エッチングにより開口し
て接続孔を形成する第2の工程と、上記接続孔内を埋め
込んで上記第2の層間絶縁膜上の全面に有機化合物を形
成し、上記第2の層間絶縁膜上の上記有機化合物を除去
して上記接続孔内のみに残存させる第3の工程と、上記
第2の層間絶縁膜上における上記接続孔を含む領域に抜
きパターンを形成した配線溝形成用のレジストパターン
をマスクとして、上記第2の層間絶縁膜を下層の上記エ
ッチングストッパ膜を所定の量でオーバーエッチするま
で異方性エッチングして配線溝を形成することにより、
上記有機化合物上部を露出してその根元部分周囲に上記
エッチングストッパ膜のリング状エッチング残渣を形成
する第4の工程と、上記有機化合物を除去した後、上記
エッチングストッパ膜のエッチング残渣をウエット処理
により除去する第5の工程と、上記配線溝とそれに連通
して下方に形成される上記接続孔とに配線膜を埋め込ん
で上記導電層に接続形成する第6の工程とを有するた
め、配線溝内でのエッチング残渣の残存が防止できて、
配線溝内およびその下層の接続孔内に配線膜を良好に埋
め込むことができ半導体装置の信頼性が向上する。
【0037】またこの発明に係る請求項4記載の半導体
装置の製造方法は、請求項3において、配線溝を形成す
る第4の工程が、第2の層間絶縁膜エッチング時に、有
機化合物周囲に上記第2の層間絶縁膜のリング状エッチ
ング残渣を形成するものであり、その後第5の工程にお
いて、エッチングストッパ膜のエッチング残渣を除去す
る際、上記第2の層間絶縁膜のエッチング残渣をリフト
オフにより同時に除去するため、形成されたエッチング
残渣を容易に確実に除去でき、エッチング残渣の残存が
防止できる。
【0038】またこの発明に係る請求項5記載の半導体
装置の製造方法は、半導体基板上に形成された導電層を
覆う全面に第1の層間絶縁膜を形成する第1の工程と、
該層間絶縁膜上に形成した接続孔形成用のレジストパタ
ーンをマスクとして、該層間絶縁膜を上記導電層に到達
するまで異方性エッチングにより開口して接続孔を形成
する第2の工程と、該接続孔内を埋め込んで上記層間絶
縁膜上の全面に有機化合物を形成し、上記層間絶縁膜上
の上記有機化合物を除去して上記接続孔内のみに開口面
よりも若干後退させて残存させる第3の工程と、上記有
機化合物が該層間絶縁膜表面から突出するまで上記層間
酸化膜を所定の厚さでエッチバックする第4の工程と、
有機ARC膜を全面に形成し、該有機ARC膜をリソグ
ラフィの反射防止膜として、上記層間絶縁膜上における
上記接続孔を含む領域に抜きパターンを形成した配線溝
形成用のレジストパターンを形成する第5の工程と、該
配線溝形成用のレジストパターンをマスクとして、上記
有機ARC膜さらに上記層間絶縁膜を所定の深さまで異
方性エッチングして配線溝を形成し上記有機化合物上部
を露出する第6の工程と、上記有機化合物を除去した
後、上記配線溝とそれに連通して下方に形成される上記
接続孔とに配線膜を埋め込んで上記導電層に接続形成す
る第7の工程とを有するため、配線溝内でのエッチング
残渣の形成が抑制でき、配線溝内およびその下層の接続
孔内に配線膜を良好に埋め込むことができ半導体装置の
信頼性が向上する。
【0039】またこの発明に係る請求項6記載の半導体
装置の製造方法は、請求項5において、第2の工程で形
成される接続孔が、上部がテーパ形状であり、層間絶縁
膜をエッチバックする第4の工程が、テーパ形状である
上記接続孔上部を切除するため、エッチング残渣の形成
が効果的に抑制できる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による半導体装置の
製造方法を示す断面図である。
【図2】 この発明の実施の形態2による半導体装置の
製造方法を示す断面図である。
【図3】 この発明の実施の形態3による半導体装置の
製造方法を示す断面図である。
【図4】 従来の半導体装置の製造方法を示す断面図で
ある。
【図5】 従来の半導体装置の製造方法の問題点を説明
する断面図である。
【図6】 従来の半導体装置の製造方法の問題点を説明
する断面図である。
【図7】 従来の別例による半導体装置の製造方法を示
す断面図である。
【符号の説明】
12 半導体基板上の層間絶縁膜、13 導電層として
の下層配線層、15 第1の層間絶縁膜、16 エッチ
ングストッパ膜、17 第2の層間絶縁膜、18 レジ
ストパターン、19 接続孔、19a 開口、20 有
機化合物、21 レジストパターン、21a 抜きパタ
ーン、22 配線溝、25 接続孔、27 第2の層間
絶縁膜のエッチング残渣、28 エッチングストッパ膜
のエッチング残渣、29 接続孔、30 有機ARC
膜。
フロントページの続き Fターム(参考) 4M104 AA01 CC01 DD07 DD08 DD09 DD10 DD16 DD17 FF21 5F004 AA05 AA09 AA11 BA14 DA00 DA01 DA23 DA26 DB03 DB07 DB09 EA15 EA23 EA26 EA27 EB01 EB02 EB03 5F033 KK09 KK11 MM02 NN32 QQ04 QQ09 QQ12 QQ13 QQ16 QQ19 QQ25 QQ31 QQ33 QQ37 QQ48 QQ93 QQ94 RR06 RR09 SS04 SS11 SS15 TT02 XX21

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成された導電層を覆う
    全面に第1の層間絶縁膜、エッチングストッパ膜および
    第2の層間絶縁膜を順次形成する第1の工程と、第2の
    層間絶縁膜上に形成した接続孔形成用のレジストパター
    ンをマスクとして、上記第2の層間絶縁膜、上記エッチ
    ングストッパ膜、および上記第1の層間絶縁膜を上記導
    電層に到達するまで異方性エッチングして開口し、上記
    エッチングストッパ膜より上方での開口径寸法が該エッ
    チングストッパ膜への到達点で最大となるように接続孔
    を形成する第2の工程と、上記接続孔内を埋め込んで上
    記第2の層間絶縁膜上の全面に有機化合物を形成し、上
    記第2の層間絶縁膜上の上記有機化合物を除去して上記
    接続孔内のみに残存させる第3の工程と、上記第2の層
    間絶縁膜上における上記接続孔を含む領域に抜きパター
    ンを形成した配線溝形成用のレジストパターンをマスク
    として、上記第2の層間絶縁膜を上記エッチングストッ
    パ膜に到達するまで異方性エッチングして配線溝を形成
    し上記有機化合物上部を露出する第4の工程と、上記有
    機化合物を除去した後、上記配線溝とそれに連通して下
    方に形成される上記接続孔とに配線膜を埋め込んで上記
    導電層に接続形成する第5の工程とを有することを特徴
    とする半導体装置の製造方法。
  2. 【請求項2】 接続孔を形成する第2の工程が、まず第
    2の層間絶縁膜を、下層のエッチングストッパ膜に対し
    て比較的高選択比で所定のオーバーエッチ量でエッチン
    グすることにより、下方の開口径が拡がるように開口
    し、次いで、上記エッチングストッパ膜および第1の層
    間絶縁膜を順次エッチングして開口することを特徴とす
    る請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 半導体基板上に形成された導電層を覆う
    全面に第1の層間絶縁膜、エッチングストッパ膜および
    第2の層間絶縁膜を順次形成する第1の工程と、第2の
    層間絶縁膜上に形成した接続孔形成用のレジストパター
    ンをマスクとして、上記第2の層間絶縁膜、上記エッチ
    ングストッパ膜、および上記第1の層間絶縁膜を上記導
    電層に到達するまで異方性エッチングにより開口して接
    続孔を形成する第2の工程と、上記接続孔内を埋め込ん
    で上記第2の層間絶縁膜上の全面に有機化合物を形成
    し、上記第2の層間絶縁膜上の上記有機化合物を除去し
    て上記接続孔内のみに残存させる第3の工程と、上記第
    2の層間絶縁膜上における上記接続孔を含む領域に抜き
    パターンを形成した配線溝形成用のレジストパターンを
    マスクとして、上記第2の層間絶縁膜を下層の上記エッ
    チングストッパ膜を所定の量でオーバーエッチするまで
    異方性エッチングして配線溝を形成することにより、上
    記有機化合物上部を露出してその根元部分周囲に上記エ
    ッチングストッパ膜のリング状エッチング残渣を形成す
    る第4の工程と、上記有機化合物を除去した後、上記エ
    ッチングストッパ膜のエッチング残渣をウエット処理に
    より除去する第5の工程と、上記配線溝とそれに連通し
    て下方に形成される上記接続孔とに配線膜を埋め込んで
    上記導電層に接続形成する第6の工程とを有することを
    特徴とする半導体装置の製造方法。
  4. 【請求項4】 配線溝を形成する第4の工程が、第2の
    層間絶縁膜エッチング時に、有機化合物周囲に上記第2
    の層間絶縁膜のリング状エッチング残渣を形成するもの
    であり、その後第5の工程において、エッチングストッ
    パ膜のエッチング残渣を除去する際、上記第2の層間絶
    縁膜のエッチング残渣をリフトオフにより同時に除去す
    ることを特徴とする請求項3記載の半導体装置の製造方
    法。
  5. 【請求項5】 半導体基板上に形成された導電層を覆う
    全面に第1の層間絶縁膜を形成する第1の工程と、該層
    間絶縁膜上に形成した接続孔形成用のレジストパターン
    をマスクとして、該層間絶縁膜を上記導電層に到達する
    まで異方性エッチングにより開口して接続孔を形成する
    第2の工程と、該接続孔内を埋め込んで上記層間絶縁膜
    上の全面に有機化合物を形成し、上記層間絶縁膜上の上
    記有機化合物を除去して上記接続孔内のみに開口面より
    も若干後退させて残存させる第3の工程と、上記有機化
    合物が該層間絶縁膜表面から突出するまで上記層間酸化
    膜を所定の厚さでエッチバックする第4の工程と、有機
    ARC膜を全面に形成し、該有機ARC膜をリソグラフ
    ィの反射防止膜として、上記層間絶縁膜上における上記
    接続孔を含む領域に抜きパターンを形成した配線溝形成
    用のレジストパターンを形成する第5の工程と、該配線
    溝形成用のレジストパターンをマスクとして、上記有機
    ARC膜さらに上記層間絶縁膜を所定の深さまで異方性
    エッチングして配線溝を形成し上記有機化合物上部を露
    出する第6の工程と、上記有機化合物を除去した後、上
    記配線溝とそれに連通して下方に形成される上記接続孔
    とに配線膜を埋め込んで上記導電層に接続形成する第7
    の工程とを有することを特徴とする半導体装置の製造方
    法。
  6. 【請求項6】 第2の工程で形成される接続孔が、上部
    がテーパ形状であり、層間絶縁膜をエッチバックする第
    4の工程が、テーパ形状である上記接続孔上部を切除す
    るものであることを特徴とする請求項5記載の半導体装
    置の製造方法。
JP31913299A 1999-11-10 1999-11-10 半導体装置の製造方法 Pending JP2001135724A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31913299A JP2001135724A (ja) 1999-11-10 1999-11-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31913299A JP2001135724A (ja) 1999-11-10 1999-11-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001135724A true JP2001135724A (ja) 2001-05-18

Family

ID=18106823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31913299A Pending JP2001135724A (ja) 1999-11-10 1999-11-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001135724A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016737A (ja) * 2007-07-09 2009-01-22 Nec Electronics Corp 半導体装置の製造方法
JP2009152438A (ja) * 2007-12-21 2009-07-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法
CN110060956A (zh) * 2011-10-04 2019-07-26 索尼公司 半导体装置的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016737A (ja) * 2007-07-09 2009-01-22 Nec Electronics Corp 半導体装置の製造方法
JP2009152438A (ja) * 2007-12-21 2009-07-09 Fujitsu Microelectronics Ltd 半導体装置の製造方法
CN110060956A (zh) * 2011-10-04 2019-07-26 索尼公司 半导体装置的制造方法
CN110060956B (zh) * 2011-10-04 2022-11-18 索尼公司 半导体装置的制造方法

Similar Documents

Publication Publication Date Title
US5466639A (en) Double mask process for forming trenches and contacts during the formation of a semiconductor memory device
US6828229B2 (en) Method of manufacturing interconnection line in semiconductor device
KR20030020301A (ko) 오가노실리케이트 글래스의 이중 다마신 구조를 에칭하는방법
TWI235452B (en) Manufacturing method of semiconductor device
US7381640B2 (en) Method of forming metal line and contact plug of flash memory device
JP2006222208A (ja) 半導体装置の製造方法
JP2001135724A (ja) 半導体装置の製造方法
US20050142830A1 (en) Method for forming a contact of a semiconductor device
JPH11284068A (ja) 半導体装置及びその製造方法
JP3279302B2 (ja) 半導体装置の製造方法
KR100668831B1 (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법
JPH09129730A (ja) 半導体装置の製造方法
JP3317279B2 (ja) 半導体装置の製造方法
US7537990B2 (en) Method of manufacturing semiconductor devices
KR20090080281A (ko) 반도체 소자의 제조 방법
JP3567635B2 (ja) コンタクト形成方法
JP2695861B2 (ja) 半導体装置の製造方法
KR100800728B1 (ko) 반도체 소자의 금속배선 형성방법
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
KR100304967B1 (ko) 반도체소자의 배선 및 그의 형성방법
KR100313537B1 (ko) 커패시터 제조방법
US7842608B2 (en) Method for manufacturing semiconductor device having via plug
KR20020049373A (ko) 반도체 소자의 제조방법
KR20040042562A (ko) 얕은 트렌치 격리 공정
KR20020050514A (ko) 반도체 소자의 플러그 형성방법