JP2009152438A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009152438A
JP2009152438A JP2007329860A JP2007329860A JP2009152438A JP 2009152438 A JP2009152438 A JP 2009152438A JP 2007329860 A JP2007329860 A JP 2007329860A JP 2007329860 A JP2007329860 A JP 2007329860A JP 2009152438 A JP2009152438 A JP 2009152438A
Authority
JP
Japan
Prior art keywords
gas
etching
nitride film
film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007329860A
Other languages
English (en)
Other versions
JP5277628B2 (ja
Inventor
Masanori Tsutsumi
昌則 堤
Hisanori Ogura
寿典 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007329860A priority Critical patent/JP5277628B2/ja
Priority to TW097147111A priority patent/TWI378534B/zh
Priority to US12/333,716 priority patent/US7892969B2/en
Priority to KR1020080128259A priority patent/KR101064978B1/ko
Publication of JP2009152438A publication Critical patent/JP2009152438A/ja
Application granted granted Critical
Publication of JP5277628B2 publication Critical patent/JP5277628B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】製造歩留まりや信頼性を損なうことなく微細なコンタクトホールを形成し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上に第１の窒化膜２４、第１の酸化膜２６、第２の窒化膜２８を順次形成する工程と、第２の窒化膜上にフォトレジスト膜３４を形成する工程と、フォトレジスト膜に開口部３６を形成する工程と、フォトレジスト膜をマスクとして、第２の窒化膜２８をエッチングし、開口部を第１の酸化膜まで到達させる第１のエッチング工程と、第２の窒化膜をマスクとして、第１の酸化膜をエッチングし、開口部を第１の窒化膜まで到達させる第２のエッチング工程と、開口部の底部の径ｄ２を広げるとともに、第１の窒化膜を途中までエッチングする第３のエッチング工程と、第１の窒化膜を更にエッチングし、半導体基板に達するコンタクトホール３８を形成する第４のエッチング工程とを有している。
【選択図】 図８

Description

本発明は、半導体装置の製造方法に係り、特にコンタクトホールの微細化を実現しうる半導体装置の製造方法に関する。
従来の半導体装置の製造方法を以下に説明する。
まず、半導体基板上にゲート電極とソース／ドレイン拡散層とを有するトランジスタを形成する。次に、半導体基板上に、トランジスタを覆うように層間絶縁膜を形成する。次に、層間絶縁膜上にフォトレジスト膜を形成する。次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部を形成する。次に、例えばドライエッチングにより、ソース／ドレイン拡散層に達するコンタクトホールを層間絶縁膜に形成する。次に、コンタクトホール内に導電性プラグを埋め込む。次に、層間絶縁膜上に、導電性プラグに接続された配線を形成する。
こうして、従来の半導体装置が製造されていた。
近時、半導体装置の高集積化に伴い、半導体装置の各構成要素を微細化することが求められており、コンタクトホールの径も小さくすることが求められている。
特開２００５−１３６０９７号公報 特開２００５−２２９０５２号公報 特開２００１−３３２５１０号公報
しかしながら、コンタクトホールの径を単に小さくした場合には、コンタクトホールを確実に形成することが困難となり、製造歩留まりや信頼性を確保することが困難となる。
本発明の目的は、製造歩留まりや信頼性を損なうことなく微細なコンタクトホールを形成し得る半導体装置の製造方法を提供することにある。
本発明の一観点によれば、半導体基板上に第１の窒化膜を形成する工程と、前記第１の窒化膜上に第１の酸化膜を形成する工程と、前記第１の酸化膜上に第２の窒化膜を形成する工程と、前記第２の窒化膜上にフォトレジスト膜を形成する工程と、前記フォトレジスト膜に開口部を形成する工程と、前記フォトレジスト膜をマスクとして、前記第２の窒化膜をエッチングし、前記開口部を前記第１の酸化膜まで到達させる第１のエッチング工程と、前記第２の窒化膜をマスクとして、前記第１の酸化膜をエッチングし、前記開口部を前記第１の窒化膜まで到達させる第２のエッチング工程と、前記開口部の底部の径を広げるとともに、前記第１の窒化膜を途中までエッチングする第３のエッチング工程と、前記第１の窒化膜を更にエッチングし、前記開口部を前記半導体基板まで到達させることにより、前記半導体基板に達するコンタクトホールを形成する第４のエッチング工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、開口部が第１の窒化膜まで達した後に、オーバーエッチングを行うことにより、開口部の底部の径ｄ２を広げるため、径の小さいコンタクトホールを形成する場合であっても、コンタクトホールの底部の径ｄ２を十分に大きくすることができる。従って、本発明によれば、製造歩留まりや信頼性を損なうことなくコンタクトホールの微細化を実現することができる。
［一実施形態］
本発明の一実施形態による半導体装置の製造方法を図１乃至図１６を用いて説明する。図１乃至図９は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、図１（ａ）に示すように、例えばシリコンより成る半導体基板に、素子領域を画定する素子分離領域１２を形成する。素子分離領域１２は、例えばＳＴＩ（Shallow Trench Isolation）法により形成することができる。
次に、全面に、例えば膜厚１〜２０ｎｍのゲート絶縁膜１４を形成する。ゲート絶縁膜１４は、例えば熱酸化法により形成することできる。
次に、全面に、例えば膜厚５０〜１５０ｎｍのポリシリコン膜を形成する。この後、フォトリソグラフィ技術を用い、ポリシリコン膜をゲート電極１６の形状にパターニングする。ポリシリコン膜をパターニングする際には、例えば異方性のドライエッチングを用いる。こうして、ポリシリコンより成るゲート電極１６が形成される。
次に、例えばイオン注入法により、ゲート電極１６をマスクとして、ゲート電極１６の両側の半導体基板１０内にドーパント不純物を導入する。こうして、ゲート電極１６の両側の半導体基板１０内に、エクステンションソース／ドレイン構造の浅い領域を構成する不純物拡散領域１８ａ、即ちエクステンション領域が形成される。
次に、全面に、例えばＣＶＤ法により、例えば膜厚１０〜５０ｎｍのシリコン酸化膜を形成する。
次に、シリコン酸化膜を異方性エッチングする。こうして、ゲート電極１６の側壁部分に、シリコン酸化膜から成るサイドウォール絶縁膜２０が形成される。
次に、例えばイオン注入法により、ゲート電極１６及びサイドウォール絶縁膜２０をマスクとして、半導体基板１０内にドーパント不純物を導入する。こうして、側壁部分にサイドウォール絶縁膜２０が形成されたゲート電極１６の両側の半導体基板１０内に、エクステンションソース／ドレイン構造の深い領域を構成する不純物拡散領域１８ｂが形成される。浅い不純物拡散領域１８ａと深い不純物拡散領域１８ｂとにより、エクステンションソース／ドレイン構造のソース／ドレイン拡散層１８が構成される。
次に、例えばＲＴＡ（Rapid Thermal Annealing）法により、ソース／ドレイン拡散層１８に導入されたドーパント不純物を活性化するための熱処理を行う。
次に、全面に、例えばスパッタ法により、例えばＣｏ等の高融点金属より成る金属膜を形成する。金属膜の膜厚は、例えば１〜３０ｎｍとする。
次に、熱処理を行うことにより、金属膜のＣｏと半導体基板１０のＳｉとを反応させる。こうして、例えばコバルトシリサイドより成る金属シリサイド膜２２が形成される。この後、Ｓｉと反応しなかった金属をエッチング除去する。こうして、金属シリサイド膜より成るソース／ドレイン電極２２が、ソース／ドレイン拡散層１８上に形成される（図１（ｂ）参照）。ソース／ドレイン電極２２の厚さは、例えば１〜４０ｎｍ程度とする。
こうして、ゲート電極１６とソース／ドレイン拡散層１８とを有するトランジスタ２３が形成される。
次に、図１（ｃ）に示すように、全面に、例えばＣＶＤ法により、シリコン窒化膜２４（第１のシリコン窒化膜）を形成する。シリコン窒化膜２４の膜厚は、例えば６０ｎｍとする。
次に、図２に示すように、全面に、例えばＣＶＤ法により、シリコン酸化膜（第１のシリコン酸化膜）２６を形成する。シリコン酸化膜２６の膜厚は、例えば２６０ｎｍとする。
次に、全面に、例えばＣＶＤ法により、シリコン窒化膜（第２のシリコン窒化膜）２８を形成する。シリコン窒化膜２８の膜厚は、例えば６０ｎｍとする。かかるシリコン窒化膜２８は、シリコン酸化膜２６をエッチングする際にハードマスクとなるものである。
次に、全面に、例えばＣＶＤ法により、シリコン酸化膜（第２のシリコン酸化膜）３０を形成する。シリコン酸化膜３０の膜厚は、例えば１０ｎｍとする。
ハードマスクとなるシリコン窒化膜２８上にかかるシリコン酸化膜３０を形成するのは、以下のような理由によるものである。
即ち、シリコン窒化膜２８上には後工程においてフォトレジスト膜３４（図３参照）が形成され、かかるフォトレジスト膜３４はフォトリソグラフィ技術を用いて、露光・現像される。露光・現像されたフォトレジスト膜３４が所定の規格を満たさない場合には、かかるフォトレジスト膜３４を剥離して、フォトレジスト膜を再度形成することが必要となる。シリコン窒化膜２８上にシリコン酸化膜３０を形成することなくフォトレジスト膜３４を形成した場合には、フォトレジスト膜３４を剥離する際にシリコン窒化膜２８にダメージが加わってしまう虞がある。そこで、本実施形態では、フォトレジスト膜３４を剥離する際にシリコン窒化膜２８を保護すべく、シリコン窒化膜２８上にシリコン酸化膜３０を形成している。本実施形態によれば、シリコン窒化膜２８上にシリコン酸化膜３０が形成されているため、フォトレジスト膜３４を剥離する際にシリコン窒化膜２８にダメージが加わるのを防止することが可能となる。
次に、図３に示すように、全面に、例えばスピンコート法により、反射防止膜３２を形成する。反射防止膜３２の材料としては、例えばＡＲＣ２９Ａ（商品名）を用いる。反射防止膜３２の膜厚は、例えば８２ｎｍとする。
次に、全面に、例えばスピンコート法により、フォトレジスト膜３４を形成する。フォトレジスト膜３４の膜厚は、例えば２００ｎｍとする。
次に、図４に示すように、フォトリソグラフィ技術を用い、フォトレジスト膜３４に開口部３６を形成する。開口部３６の径は、例えば６５ｎｍ程度とする。開口部３６の平面形状は、例えば円形状とする。
次に、図５に示すように、フォトレジスト膜３６をマスクとして、反射防止膜３２、シリコン酸化膜３０、シリコン窒化膜２８をエッチングする。これにより、開口部３６がシリコン酸化膜２６の上部まで到達する。エッチングガスとしては、例えばＣＦ４ガスを用いる。ＣＦ４ガスの流量は、例えば１６０ｓｃｃｍとする。チャンバ内の圧力は、例えば１００ｍＴｏｒｒとする。ＲＦパワーは、例えば６００Ｗとする。反射防止膜３２、シリコン酸化膜３０及びシリコン窒化膜２８をエッチングする際には、エッチングにより生じた反応生成物が開口部３６の側壁（内壁）に再付着する。このため、開口部３６の形状は、図５に示すように、開口部３６の底部に向かって先細った形状となる。
フォトレジスト膜３４に形成する開口部３６の径を例えば６５ｎｍとし、反射防止膜３２、シリコン酸化膜３０及びシリコン窒化膜２８を、ＣＦ４ガスより成るエッチングガスを用いてエッチングすると、シリコン窒化膜（ハードマスク）２８の上面における開口部３６の径ｄ１、即ち、上部ホール径ｄ１は例えば４８ｎｍとなる。即ち、ＣＦ４ガスより成るエッチングガスを用いて反射防止膜３２、シリコン酸化膜３０及びシリコン窒化膜２８をエッチングした場合には、シリコン窒化膜２８に形成される開口部３６の径が比較的大きくなる。
なお、ここでは、反射防止膜３２、シリコン酸化膜３０及びシリコン窒化膜２８をエッチングする際にＣＦ４ガスより成るエッチングガスを用いる場合を例に説明したが、反射防止膜３２、シリコン酸化膜３０及びシリコン窒化膜２８をエッチングする際のエッチングガスは、これに限定されるものではない。
例えば、反射防止膜３２、シリコン酸化膜３０及びシリコン窒化膜２８をエッチングする際に、ＣＦ４ガスとＣＨＦ３ガスとの混合ガスから成るエッチングガスを用いてもよい。即ち、ＣＦ４ガスにＣＨＦ３ガスを添加して成るエッチングガスを用いてもよい。
図１０は、エッチングガス中に含まれる添加ガスの割合Ｘとハードマスク２８の上面における開口部３６の径ｄ１との関係を示すグラフである。
図１０において□印で示すプロットは、ＣＦ４ガスにＣＨＦ３ガスを添加して成る混合ガスをエッチングガスとして用いた場合を示している。図１０の横軸はエッチングガス中に含まれる添加ガスの割合Ｘを示しており、縦軸はハードマスク２８の上面における開口部３６の径ｄ１を示している。
図１１は、ＣＦ４ガスにＣＨＦ３ガスを添加して成る混合ガスをエッチングガスとして用いた場合の開口部の顕微鏡写真を示す図である。図１１は、添加ガス（ＣＨＦ３ガス）の割合Ｘが０％、５％、１０％、１５％、２０％、２５％、３０％の場合について、それぞれ観測したものである。
図１０及び図１１に示すように、混合ガス中における添加ガス（ＣＨＦ３ガス）の割合Ｘが大きくなるに伴って、ハードマスク２８の上面における開口部３６の径ｄ１が小さくなる。
ＣＦ４ガスとＣＨＦ３ガスとの混合ガス中におけるＣＨＦ３ガスの割合Ｘを４０％より大きく設定した場合には、ハードマスク２８の上面における開口部３６の径ｄ１が小さくなりすぎてしまう。ハードマスク２８の上面における開口部３６の径ｄ１が小さくなりすぎると、コンタクトホール３８の底部の径を十分に大きくすることが困難となる。また、ハードマスク２８の上面における開口部３６の径が小さくなりすぎると、コンタクトホール３８を形成するのに長時間を要してしまうこととなる。また、ハードマスク２８の上面における開口部３６の径ｄ１が小さくなりすぎると、トランジスタ２３のソース／ドレイン電極２２に達するようにコンタクトホール３８を形成することが困難となる。従って、ＣＦ４ガスとＣＨＦ３ガスとの混合ガス中におけるＣＨＦ３ガスの割合Ｘは、４０％以下とすることが望ましい。
なお、ＣＦ４ガスとＣＨＦ３ガスとの混合ガスを用いて、上記のように反射防止膜３２、シリコン酸化膜３０及びシリコン窒化膜２８をエッチングした場合にも、開口部３６の形状は、開口部３６の底部に向かって先細った形状となる。
また、反射防止膜３２、シリコン酸化膜３０及びシリコン窒化膜２８をエッチングする際のエッチングガスとして、ＣＦ４ガスにＣＨ２Ｆ２ガスを添加して成る混合ガスを用いてもよい。
図１０において○印で示すプロットは、ＣＦ４ガスにＣＨ２Ｆ２ガスを添加して成る混合ガスをエッチングガスとして用いた場合を示している。
図１２は、ＣＦ４ガスにＣＨ２Ｆ２ガスを添加して成る混合ガスをエッチングガスとして用いた場合の開口部の顕微鏡写真を示す図である。図１２は、添加ガス（ＣＨ２Ｆ２ガス）の割合Ｘが０％、２．５％、５％、７．５％の場合について、それぞれ観測したものである。
図１０及び図１２に示すように、混合ガス中における添加ガス（ＣＨ２Ｆ２ガス）の割合Ｘが増加するに伴って、ハードマスク２８の上面における開口部３６の径ｄ１が小さくなる。
ＣＦ４とＣＨ２Ｆ２ガスとの混合ガス中におけるＣＨ２Ｆ２ガスの割合Ｘを１０％より大きく設定した場合には、ハードマスク２８の上面における開口部３６の径ｄ１が小さくなりすぎてしまう。ハードマスク２８の上面における開口部３６の径１が小さくなりすぎると、所望の径のコンタクトホール３８（図８参照）を形成することが困難となる。また、ハードマスク２８の上面における開口部３６の径ｄ１が小さくなりすぎると、コンタクトホール３８を形成するのに長時間を要してしまうこととなる。また、ハードマスク２８の上面における開口部３６の径ｄ１が小さくなりすぎると、トランジスタ２３のソース／ドレイン電極２２に達するようにコンタクトホール３８を形成することが困難となる。従って、ＣＦ４ガスとＣＨ２Ｆ２ガスとの混合ガス中におけるＣＨ２Ｆ２ガスの割合Ｘは、１０％以下とすることが望ましい。
なお、ＣＦ４とＣＨ２Ｆ２ガスとの混合ガスを用いて反射防止膜３２、シリコン酸化膜３０及びシリコン窒化膜２８をエッチングした場合にも、開口部３６形状は、開口部３６の底部に向かって先細った形状となる。
また、反射防止膜３２、シリコン酸化膜３０及びシリコン窒化膜２８をエッチングする際のエッチングガスとして、ＣＦ４ガスにＣＨＦ３とＣＨ２Ｆ２ガスとを添加して成る混合ガスを用いてもよい。
図１０において◇印で示すプロットは、ＣＦ４ガスにＣＨＦ３ガスとＣＨ２Ｆ２ガスとを添加して成る混合ガスをエッチングガスとして用いた場合であって、ＣＨＦ３ガスとＣＨ２Ｆ２ガスとの流量比を４：１とした場合を示している。
図１０に示すように、混合ガス中における添加ガス（ＣＨＦ３ガス及びＣＨ２Ｆ２ガス）の割合Ｘが大きくなるに伴って、ハードマスク２８の上面における開口部３６の径ｄ１が小さくなる。
ＣＦ４ガスとＣＨＦ３ガスとＣＨ２Ｆ２ガスとの混合ガス中におけるＣＨＦ３ガスとＣＨ２Ｆ２ガスとの和の割合Ｘを２５％より大きく設定した場合には、ハードマスク２８の上面における開口部３６の径ｄ１が小さくなりすぎてしまう。ハードマスク２８の上面における開口部３６の径１が小さくなりすぎると、所望の径のコンタクトホール３８（図８参照）を形成することが困難となる。また、ハードマスク２８の上面における開口部３６の径ｄ１が小さくなりすぎると、コンタクトホール３８を形成するのに長時間を要してしまうこととなる。また、ハードマスク２８の上面における開口部３６の径ｄ１が小さくなりすぎると、トランジスタ２３のソース／ドレイン電極２２に達するようにコンタクトホール３８を形成することが困難となる。従って、ＣＦ４ガスとＣＨＦ３ガスとＣＨ２Ｆ２ガスとの混合ガス中におけるＣＨＦ３ガスとＣＨ２Ｆ２ガスとの和の割合Ｘは、２５％以下とすることが望ましい。
図１０において△印で示すプロットは、ＣＦ４ガスにＣＨＦ３ガスとＣＨ２Ｆ２ガスとを添加して成る混合ガスをエッチングガスとして用いた場合であって、ＣＨＦ３ガスとＣＨ２Ｆ２ガスとの流量比を２：１とした場合を示している。
図１０に示すように、混合ガス中における添加ガス（ＣＨＦ３ガス及びＣＨ２Ｆ２ガス）の割合Ｘが増加するに伴って、ハードマスクの上面における開口部の径が小さくなる。
ＣＦ４ガスとＣＨＦ３ガスとＣＨ２Ｆ２ガスとの混合ガス中におけるＣＨＦ３ガスとＣＨ２Ｆ２ガスとの和の割合Ｘを１５％より大きく設定した場合には、ハードマスク２８の上面における開口部３６の径ｄ１が小さくなりすぎてしまう。ハードマスク２８の上面における開口部３６の径１が小さくなりすぎると、所望の径のコンタクトホール３８（図８参照）を形成することが困難となる。また、ハードマスク２８の上面における開口部３６の径ｄ１が小さくなりすぎると、コンタクトホール３８を形成するのに長時間を要してしまうこととなる。また、ハードマスク２８の上面における開口部３６の径ｄ１が小さくなりすぎると、トランジスタ２３のソース／ドレイン電極２２に達するようにコンタクトホール３８を形成することが困難となる。従って、ＣＦ４ガスとＣＨＦ３ガスとＣＨ２Ｆ２ガスとの混合ガス中におけるＣＨＦ３ガスとＣＨ２Ｆ２ガスとの和の割合Ｘは、１５％以下とすることが望ましい。
なお、ＣＦ４ガスとＣＨＦ３とＣＨ２Ｆ２ガスとの混合ガスを用いて反射防止膜３２、シリコン酸化膜３０及びシリコン窒化膜２８をエッチングした場合にも、開口部３６の形状は、開口部３６の底部に向かって先細った形状となる。
次に、図６に示すように、開口部３６が形成されたシリコン窒化膜（ハードマスク）２８をマスクとして、開口部３６がシリコン窒化膜２４の表面に達するまで、シリコン酸化膜２６をエッチングする。シリコン窒化膜２６をエッチングする際には、異方性のドライエッチングを用いる。シリコン酸化膜２６をエッチングする際のエッチング条件は、例えば以下の通りとする。エッチングガスとしては、ＡｒガスとＯ２ガスとＣ４Ｆ６ガスとの混合ガスを用いる。チャンバ内の圧力は、例えば４０ｍＴｏｒｒとする。ＲＦパワーは、例えば１４００Ｗとする。Ｏ２ガスの流量は、例えば９ｓｃｃｍとする。Ａｒガスの流量は、例えば６００ｓｃｃｍとする。Ｃ４Ｆ６ガスの流量は、例えば９ｓｃｃｍとする。上記のようなエッチング条件を、ここでは条件１という。このようなエッチング条件に設定した場合には、シリコン窒化膜２４に対するシリコン酸化膜２６の選択比は例えば４程度となる。
このようなエッチング条件でシリコン酸化膜２６をエッチングするのは、シリコン窒化膜２４に対するシリコン酸化膜２６の選択比が極めて高くなるような条件でシリコン酸化膜２６をエッチングした場合には、コンタクトホール３８の平面形状が円形にならず、コンタクトホール３８の平面形状が菱形に近い状態になってしまうからであり、また、断面形状がテーパー形状になってしまうからである。本実施形態では、上記のようなエッチング条件でシリコン酸化膜２６をエッチングするため、所望の平面形状及び断面形状のコンタクトホール３８を形成することが可能となる。
開口部３６がシリコン窒化膜２８の上面まで到達した段階では、開口部３６の形状は、開口部３６の底部に向かって先細った形状のまま維持されている。
次に、図７に示すように、シリコン酸化膜２６に対するオーバーエッチングを行うことにより、開口部３６の底部の径ｄ２、即ち、下部ホール径ｄ２を広げる。シリコン酸化膜２６に対するオーバーエッチングを行う際には、シリコン窒化膜２４もある程度エッチングされるため、シリコン窒化膜２４が途中までエッチングされることとなる。オーバーエッチングを行う際には、シリコン窒化膜（ハードマスク）２８における開口部３６の径（上部ホール径）ｄ１を広げることなく、開口部３６の底部の径（下部ホール径）ｄ２を広げる。開口部３６の底部の径は、シリコン酸化膜２６に対してのオーバーエッチング量に基づいて制御される。本明細書中において、オーバーエッチング量とは、シリコン酸化膜２６をエッチングするのに要する時間ｔ１に対するオーバーエッチングの時間ｔ２の割合（ｔ２／ｔ１）のことである。
オーバーエッチングを行う際のエッチング条件は、例えば以下の通りとする。エッチングガスとしては、例えばＡｒガスとＯ２ガスとＣ４Ｆ６ガスとの混合ガスを用いる。チャンバ内の圧力は、例えば４０ｍＴｏｒｒとする。ＲＦパワーは、例えば１０００Ｗとする。Ｏ２ガスの流量は、例えば７ｓｃｃｍとする。Ａｒガスの流量は、例えば６００ｓｃｃｍとする。Ｃ４Ｆ６ガスの流量は、例えば１１ｓｃｃｍとする。オーバーエッチングを行う際におけるシリコン窒化膜に対するシリコン酸化膜の選択比は、例えば８とする。このようなエッチング条件を、ここでは条件２という。
オーバーエッチングを行う際に用いられるエッチングガス中に含まれるＣ４Ｆ６ガスの割合は、シリコン窒化膜２８をマスクとしてシリコン酸化膜２６をエッチングする際に用いられるエッチングガス中に含まれるＣ４Ｆ６ガスの割合より大きい。また、オーバーエッチングを行う際に用いられるエッチングガス中に含まれるＯ２ガスの割合は、シリコン窒化膜２８をマスクとしてシリコン酸化膜２６をエッチングする際に用いられるエッチングガス中に含まれるＯ２ガスの割合より小さくなっている。即ち、オーバーエッチングを行う際に用いられるエッチングガスのＣＦ系ポリマの含有率は、シリコン窒化膜２８をマスクとしてシリコン酸化膜２６をエッチングする際に用いられるエッチングガスのＣＦ系ポリマの含有率より大きい。オーバーエッチングを行う際に用いられるエッチングガスのＣＦ系ポリマの含有率を比較的大きく設定するのは、シリコン窒化膜２４に対するシリコン酸化膜２６の選択比を十分に大きく設定するためである。
上述したように、シリコン窒化膜２８をマスクとしてシリコン酸化膜２６をエッチングする際における、シリコン窒化膜２４に対するシリコン酸化膜２６の選択比は４程度と比較的小さい。これに対し、オーバーエッチングを行う工程では、シリコン窒化膜２４に対するシリコン酸化膜２６の選択比が８程度と比較的大きい。
オーバーエッチングを行う工程において、シリコン窒化膜２４に対するシリコン酸化膜２６の選択比を比較的大きくしているのは、以下のような理由によるものである。即ち、シリコン窒化膜２４に対するシリコン酸化膜２６の選択比が比較的小さい条件でオーバーエッチングを行った場合には、開口部３６の底部の径ｄ２を広げる際に、シリコン窒化膜２４が比較的深くエッチングされてしまうこととなる。オーバーエッチングを行う際にシリコン窒化膜２４が過度に深くエッチングされた場合には、開口部３６がシリコン窒化膜２４を突き抜けてソース／ドレイン電極２２にまで達してしまい、ソース／ドレイン電極２２までもが大きくエッチングされてしまう虞がある。このため、オーバーエッチングを行う際には、シリコン窒化膜２４に対するシリコン酸化膜２６の選択比が十分に大きい条件でエッチングを行う。
図１３は、オーバーエッチング量とシリコン窒化膜のエッチング量との関係を示すグラフである。横軸は、シリコン酸化膜２６に対するオーバーエッチング量を示している。縦軸は、シリコン窒化膜２４のエッチング量、即ち、シリコン窒化膜２４に形成される凹部の深さを示している。図１３において△印で示すプロットは、上述した条件１でオーバーエッチングを行った場合を示している。図１３において□印で示すプロットは、上述した条件２でオーバーエッチングを行った場合を示している。
上述した条件１でオーバーエッチングを行った場合、即ち、シリコン窒化膜２８をマスクとしてシリコン酸化膜２６をエッチングする際の条件と同じ条件でオーバーエッチングを行った場合には、オーバーエッチング量が比較的小さい場合であっても、シリコン窒化膜２４が比較的大きくエッチングされてしまう。
これに対し、上述した条件２でオーバーエッチングを行った場合には、オーバーエッチング量を比較的大きく設定した場合であっても、シリコン窒化膜２４のエッチング量は比較的小さい。シリコン窒化膜２４のエッチング量が比較的小さいため、オーバーエッチング量を比較的大きく設定した場合であっても、開口部３６がシリコン窒化膜２４を突き抜けてしまうのを防止することができ、ひいては、ソース／ドレイン電極２２が過度にエッチングされてしまうのを防止することができる。
図１４は、オーバーエッチング量と開口部の径ｄ１、ｄ２との関係を示すグラフである。図１４における横軸はオーバーエッチング量を示しており、縦軸は開口部の径ｄ１、ｄ２を示している。
図１４において△印で示すプロットは、上述した条件１でオーバーエッチングを行った場合における開口部３６の上部ホール径ｄ１を示している。図１４において▲印で示すプロットは、上述した条件１でオーバーエッチングを行った場合における開口部３６の下部ホール径ｄ２を示している。図１４において□印で示すプロットは、上述した条件２でオーバーエッチングを行った場合における開口部３６の上部ホール径１を示している。図１４において■印で示すプロットは、上述した条件２でオーバーエッチングを行った場合における開口部３６の下部ホール径ｄ２を示している。
図１５は、上述した条件１でオーバーエッチングを行った際の開口部の顕微鏡写真を示す図である。図１５は、オーバーエッチング量が１９％、３１％、５０％の場合について、それぞれ観測したものである。
図１６は、上述した条件２でオーバーエッチングを行った際の開口部の顕微鏡写真を示す図である。図１６は、オーバーエッチング量が９％、１８％、３０％、５０％、６３％、８１％、１００％、１１６％の場合について、それぞれ観測したものである。
図１４乃至図１６から分かるように、開口部３６の下部ホール径ｄ２は、オーバーエッチング量に応じて増加する。即ち、開口部３６の下部ホール径ｄ２は、オーバーエッチング量に基づいて制御することが可能である。
なお、開口部３６の上部ホール径ｄ１は、オーバーエッチング量を変化させたとしても殆ど変化しない。このことから、開口部３６の上部ホール径ｄ１は、オーバーエッチングを行う際に殆ど変化しないことがわかる。
こうして、ハードマスク２８における開口部３６の径ｄ１を広げることなく、開口部３６の底部の径ｄ２を広げることができる。
次に、フォトレジスト膜３４及び反射防止膜３２を除去する。
次に、図８に示すように、開口部３６内に露出しているシリコン窒化膜２４をエッチングすることにより、開口部３６をソース／ドレイン電極２２まで到達させる。シリコン窒化膜２４をエッチングする際には、シリコン酸化膜２６上に存在しているシリコン窒化膜２８をもエッチング除去する。本実施形態では、シリコン窒化膜２４をエッチングする際に、シリコン酸化膜２６上のシリコン窒化膜２８までもがエッチング除去されるため、シリコン窒化膜２８を除去するための工程を別個に設ける必要がない。このため、生産コストの増加を防止することが可能となる。
こうして、開口部３６がソース／ドレイン電極２２にまで到達し、ソース／ドレイン電極２２に達するコンタクトホール３８が形成される。
次に、全面に、例えばスパッタリング法により、バリアメタル４０を形成する。バリアメタル４０の材料としては、例えばＴｉ膜とＴｉＮ膜とを順次積層して成る積層膜を用いる。バリアメタル４０の膜厚は、例えば１〜５０ｎｍとする。
次に、全面に、例えばＣＶＤ法により、例えばタングステンより成る導電膜を形成する。導電膜の膜厚は、例えば５００ｎｍ程度とする。
次に、例えばＣＭＰ（Chemical Mechanical Polishing、化学的機械的研磨）により、シリコン酸化膜２６の表面が露出するまで導電膜を研磨する。これにより、タングステンより成る導電性プラグ４２がコンタクトホール３６内に形成される（図９参照）。
この後、図示しない多層配線を形成する。
こうして、本実施形態による半導体装置が製造される。
このように、本実施形態によれば、開口部３６がシリコン窒化膜２４まで達した後に、オーバーエッチングを行うことにより、開口部３６の底部の径ｄ２を広げるため、径の小さいコンタクトホール３８を形成する場合であっても、コンタクトホール３８の底部の径ｄ２を十分に大きくすることができる。従って、本実施形態によれば、製造歩留まりや信頼性を損なうことなくコンタクトホールの微細化を実現することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、開口部３６が形成されたシリコン窒化膜２８をマスクとしてシリコン酸化膜２６をエッチングする際の条件は、上述した条件に限定されるものではない。例えば、チャンバ内の圧力を、例えば３５〜６０ｍＴｏｒｒとしてもよい。また、ＲＦパワーを、例えば８００〜２０００Ｗとしてもよい。また、Ｏ２ガスの流量を、例えば３〜１０ｓｃｃｍとしてもよい。また、Ａｒガスの流量を、例えば４００〜７００ｓｃｃｍとしてもよい。また、Ｃ４Ｆ６ガスの流量を、例えば３〜１０ｓｃｃｍとしてもよい。また、チャンバ内の圧力、ＲＦパワー、Ｏ２ガスの流量、Ａｒガスの流量、及び、Ｃ４Ｆ６ガスの流量等は、かかる範囲に限定されるものではなく、適宜設定することができる。
また、シリコン酸化膜２６に対するオーバーエッチングを行う際の条件は、上述した条件に限定されるものではない。例えば、チャンバ内の圧力を、例えば３０〜５０ｍＴｏｒｒとしてもよい。また、ＲＦパワーを、例えば８００〜２０００Ｗとしてもよい。また、Ｏ２ガスの流量を、例えば３〜１２ｓｃｃｍとしてもよい。また、Ａｒガスの流量を、例えば４００〜７００ｓｃｃｍとしてもよい。また、Ｃ４Ｆ６ガスの流量を、例えば４〜１５ｓｃｃｍとしてもよい。また、チャンバ内の圧力、ＲＦパワー、Ｏ２ガスの流量、Ａｒガスの流量、及び、Ｃ４Ｆ６ガスの流量等は、かかる範囲に限定されるものではなく、適宜設定することができる。
以上詳述した通り、本発明の特徴をまとめると以下のようになる。
（付記１）
半導体基板上に第１の窒化膜を形成する工程と、
前記第１の窒化膜上に第１の酸化膜を形成する工程と、
前記第１の酸化膜上に第２の窒化膜を形成する工程と、
前記第２の窒化膜上にフォトレジスト膜を形成する工程と、
前記フォトレジスト膜に開口部を形成する工程と、
前記フォトレジスト膜をマスクとして、前記第２の窒化膜をエッチングし、前記開口部を前記第１の酸化膜まで到達させる第１のエッチング工程と、
前記第２の窒化膜をマスクとして、前記第１の酸化膜をエッチングし、前記開口部を前記第１の窒化膜まで到達させる第２のエッチング工程と、
前記開口部の底部の径を広げるとともに、前記第１の窒化膜を途中までエッチングする第３のエッチング工程と、
前記第１の窒化膜を更にエッチングし、前記開口部を前記半導体基板まで到達させることにより、前記半導体基板に達するコンタクトホールを形成する第４のエッチング工程と
を有することを特徴とする半導体装置の製造方法。
（付記２）
付記１記載の半導体装置の製造方法において、
前記第１の窒化膜を形成する工程では、トランジスタが形成された前記半導体基板上に前記第１の窒化膜を形成し、
前記第４のエッチング工程では、前記トランジスタのソース／ドレイン電極に達する前記コンタクトホールを形成する
ことを特徴とする半導体装置の製造方法。
（付記３）
付記１又は２記載の半導体装置の製造方法において、
前記第３のエッチング工程では、前記第２の窒化膜における前記開口部の径を変化させることなく、前記開口部の前記底部の径を広げる
ことを特徴とする半導体装置の製造方法。
（付記４）
付記１乃至３のいずれかに記載の半導体装置の製造方法において、
前記第２の窒化膜を形成する工程の後、前記フォトレジスト膜を形成する工程の前に、前記第２の窒化膜上に第２の酸化膜を形成する工程を更に有し、
前記第１のエッチング工程では、前記フォトレジスト膜をマスクとして、前記第２の酸化膜及び前記第２の窒化膜をエッチングする
ことを特徴とする半導体装置の製造方法。
（付記５）
付記１乃至４のいずれかに記載の半導体装置の製造方法において、
前記第３のエッチング工程では、前記第１の酸化膜に対するオーバーエッチング量に基づいて、前記開口部の前記底部の径を制御する
ことを特徴とする半導体装置の製造方法。
（付記６）
付記１乃至５のいずれかに記載の半導体装置の製造方法において、
前記第３のエッチング工程において用いられるエッチングガスのＣＦ系ポリマの含有率は、第２のエッチング工程において用いられるエッチングガスのＣＦ系ポリマの含有率より大きい
ことを特徴とする半導体装置の製造方法。
（付記７）
付記１乃至６のいずれかに記載の半導体装置の製造方法において、
第３のエッチング工程における前記第１の窒化膜に対する前記第１の酸化膜の選択比は、前記第２のエッチング工程における前記第１の窒化膜に対する前記第１の酸化膜の選択比より大きい
ことを特徴とする半導体装置の製造方法。
（付記８）
付記１乃至７のいずれかに記載の半導体装置の製造方法において、
前記第１のエッチング工程では、ＣＦ４ガスより成るエッチングガス、ＣＦ４ガスとＣＨＦ３との混合ガスより成るエッチングガス、ＣＦ４とＣＨ２Ｆ２ガスとの混合ガスより成るエッチングガス、又は、ＣＦ４ガスとＣＨＦ３とＣＨ２Ｆ２ガスとの混合ガスより成るエッチングガスを用いる
ことを特徴とする半導体装置の製造方法。
（付記９）
付記１乃至８のいずれかに記載の半導体装置の製造方法において、
前記第１のエッチング工程において形成される前記開口部の形状は、前記開口部の底部に向かって先細った形状である
ことを特徴とする半導体装置の製造方法。
（付記１０）
付記１乃至９のいずれかに記載の半導体装置の製造方法において、
前記第１の窒化膜は、第１のシリコン窒化膜であり、
前記第１の酸化膜は、第１のシリコン酸化膜であり、
前記第２の窒化膜は、第２のシリコン窒化膜である
ことを特徴とする半導体装置の製造方法。
（付記１１）
付記１乃至１０のいずれかに記載の半導体装置の製造方法において、
前記第４のエッチング工程では、前記第１の窒化膜をエッチングするとともに、前記第２の窒化膜をエッチング除去する
ことを特徴とする半導体装置の製造方法。
本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その９）である。 エッチングガス中に含まれる添加ガスの割合Ｘとハードマスクの上面における開口部の径ｄ１との関係を示すグラフである。 ＣＦ４ガスにＣＨＦ３ガスを添加して成る混合ガスをエッチングガスとして用いた場合の開口部の顕微鏡写真を示す図である。 ＣＦ４ガスにＣＨ２Ｆ２ガスを添加して成る混合ガスをエッチングガスとして用いた場合の開口部の顕微鏡写真を示す図である。 オーバーエッチング量とシリコン窒化膜のエッチング量との関係を示すグラフである。 オーバーエッチング量と開口部の径ｄ１、ｄ２との関係を示すグラフである。 条件１でオーバーエッチングを行った際の開口部の顕微鏡写真を示す図である。 条件２でオーバーエッチングを行った際の開口部の顕微鏡写真を示す図である。
符号の説明
１０…半導体基板
１２…素子分離領域
１４…ゲート絶縁膜
１６…ゲート電極
１８…ソース／ドレイン拡散層
１８ａ、１８ｂ…不純物拡散領域
２０…サイドウォール絶縁膜
２２…ソース／ドレイン電極
２３…トランジスタ
２４…シリコン窒化膜
２６…シリコン酸化膜
２８…シリコン窒化膜
３０…シリコン酸化膜
３２…反射防止膜
３４…フォトレジスト膜
３６…開口部
３８…コンタクトホール
４０…バリアメタル
４２…導体プラグ

Claims (10)

  1. 半導体基板上に第１の窒化膜を形成する工程と、
    前記第１の窒化膜上に第１の酸化膜を形成する工程と、
    前記第１の酸化膜上に第２の窒化膜を形成する工程と、
    前記第２の窒化膜上にフォトレジスト膜を形成する工程と、
    前記フォトレジスト膜に開口部を形成する工程と、
    前記フォトレジスト膜をマスクとして、前記第２の窒化膜をエッチングし、前記開口部を前記第１の酸化膜まで到達させる第１のエッチング工程と、
    前記第２の窒化膜をマスクとして、前記第１の酸化膜をエッチングし、前記開口部を前記第１の窒化膜まで到達させる第２のエッチング工程と、
    前記開口部の底部の径を広げるとともに、前記第１の窒化膜を途中までエッチングする第３のエッチング工程と、
    前記第１の窒化膜を更にエッチングし、前記開口部を前記半導体基板まで到達させることにより、前記半導体基板に達するコンタクトホールを形成する第４のエッチング工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記第１の窒化膜を形成する工程では、トランジスタが形成された前記半導体基板上に前記第１の窒化膜を形成し、
    前記第４のエッチング工程では、前記トランジスタのソース／ドレイン電極に達する前記コンタクトホールを形成する
    ことを特徴とする半導体装置の製造方法。
  3. 請求項１又は２記載の半導体装置の製造方法において、
    前記第３のエッチング工程では、前記第２の窒化膜における前記開口部の径を変化させることなく、前記開口部の前記底部の径を広げる
    ことを特徴とする半導体装置の製造方法。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
    前記第２の窒化膜を形成する工程の後、前記フォトレジスト膜を形成する工程の前に、前記第２の窒化膜上に第２の酸化膜を形成する工程を更に有し、
    前記第１のエッチング工程では、前記フォトレジスト膜をマスクとして、前記第２の酸化膜及び前記第２の窒化膜をエッチングする
    ことを特徴とする半導体装置の製造方法。
  5. 請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
    前記第３のエッチング工程では、前記第１の酸化膜に対するオーバーエッチング量に基づいて、前記開口部の前記底部の径を制御する
    ことを特徴とする半導体装置の製造方法。
  6. 請求項１乃至５のいずれか１項に記載の半導体装置の製造方法において、
    前記第３のエッチング工程において用いられるエッチングガスのＣＦ系ポリマの含有率は、第２のエッチング工程において用いられるエッチングガスのＣＦ系ポリマの含有率より大きい
    ことを特徴とする半導体装置の製造方法。
  7. 請求項１乃至６のいずれか１項に記載の半導体装置の製造方法において、
    第３のエッチング工程における前記第１の窒化膜に対する前記第１の酸化膜の選択比は、前記第２のエッチング工程における前記第１の窒化膜に対する前記第１の酸化膜の選択比より大きい
    ことを特徴とする半導体装置の製造方法。
  8. 請求項１乃至７のいずれか１項に記載の半導体装置の製造方法において、
    前記第１のエッチング工程では、ＣＦ４ガスより成るエッチングガス、ＣＦ４ガスとＣＨＦ３との混合ガスより成るエッチングガス、ＣＦ４とＣＨ２Ｆ２ガスとの混合ガスより成るエッチングガス、又は、ＣＦ４ガスとＣＨＦ３とＣＨ２Ｆ２ガスとの混合ガスより成るエッチングガスを用いる
    ことを特徴とする半導体装置の製造方法。
  9. 請求項１乃至８のいずれか１項に記載の半導体装置の製造方法において、
    前記第１のエッチング工程において形成される前記開口部の形状は、前記開口部の底部に向かって先細った形状である
    ことを特徴とする半導体装置の製造方法。
  10. 請求項１乃至９のいずれか１項に記載の半導体装置の製造方法において、
    前記第４のエッチング工程では、前記第１の窒化膜をエッチングするとともに、前記第２の窒化膜をエッチング除去する
    ことを特徴とする半導体装置の製造方法。
JP2007329860A 2007-12-21 2007-12-21 半導体装置の製造方法 Expired - Fee Related JP5277628B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007329860A JP5277628B2 (ja) 2007-12-21 2007-12-21 半導体装置の製造方法
TW097147111A TWI378534B (en) 2007-12-21 2008-12-04 Method of manufacturing semiconductor device
US12/333,716 US7892969B2 (en) 2007-12-21 2008-12-12 Method of manufacturing semiconductor device
KR1020080128259A KR101064978B1 (ko) 2007-12-21 2008-12-17 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007329860A JP5277628B2 (ja) 2007-12-21 2007-12-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009152438A true JP2009152438A (ja) 2009-07-09
JP5277628B2 JP5277628B2 (ja) 2013-08-28

Family

ID=40789172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007329860A Expired - Fee Related JP5277628B2 (ja) 2007-12-21 2007-12-21 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7892969B2 (ja)
JP (1) JP5277628B2 (ja)
KR (1) KR101064978B1 (ja)
TW (1) TWI378534B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023449A (ja) * 2009-07-14 2011-02-03 Renesas Electronics Corp 半導体装置
JP2011165769A (ja) * 2010-02-05 2011-08-25 Tokyo Electron Ltd 半導体装置の製造方法及びプラズマエッチング装置
JP2016006855A (ja) * 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 半導体装置とその作製方法、電子機器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093153B2 (en) * 2009-12-18 2012-01-10 United Microelectronics Corporation Method of etching oxide layer and nitride layer
US11705491B2 (en) * 2020-09-29 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of gate contact opening
US11942371B2 (en) * 2020-09-29 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of via opening

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135724A (ja) * 1999-11-10 2001-05-18 Mitsubishi Electric Corp 半導体装置の製造方法
JP2005191280A (ja) * 2003-12-25 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2006019696A (ja) * 2004-05-31 2006-01-19 Toshiba Corp 半導体装置の製造方法
JP2006024811A (ja) * 2004-07-09 2006-01-26 Sony Corp 半導体装置の製造方法
JP2006147846A (ja) * 2004-11-19 2006-06-08 Renesas Technology Corp 半導体装置の製造方法
JP2006245578A (ja) * 2005-02-28 2006-09-14 Hynix Semiconductor Inc 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265773B1 (ko) * 1998-08-12 2000-09-15 윤종용 반도체장치의 접촉창의 제조방법
JP2001332510A (ja) 2000-05-25 2001-11-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005136097A (ja) 2003-10-29 2005-05-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005229052A (ja) 2004-02-16 2005-08-25 Seiko Epson Corp 半導体装置の製造方法
KR100745986B1 (ko) * 2004-12-08 2007-08-06 삼성전자주식회사 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법
US7432194B2 (en) * 2005-06-10 2008-10-07 United Microelectronics Corp. Etching method and method for forming contact opening

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135724A (ja) * 1999-11-10 2001-05-18 Mitsubishi Electric Corp 半導体装置の製造方法
JP2005191280A (ja) * 2003-12-25 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2006019696A (ja) * 2004-05-31 2006-01-19 Toshiba Corp 半導体装置の製造方法
JP2006024811A (ja) * 2004-07-09 2006-01-26 Sony Corp 半導体装置の製造方法
JP2006147846A (ja) * 2004-11-19 2006-06-08 Renesas Technology Corp 半導体装置の製造方法
JP2006245578A (ja) * 2005-02-28 2006-09-14 Hynix Semiconductor Inc 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023449A (ja) * 2009-07-14 2011-02-03 Renesas Electronics Corp 半導体装置
JP2011165769A (ja) * 2010-02-05 2011-08-25 Tokyo Electron Ltd 半導体装置の製造方法及びプラズマエッチング装置
US8772172B2 (en) 2010-02-05 2014-07-08 Tokyo Electron Limited Semiconductor device manufacturing method and plasma etching apparatus
JP2016006855A (ja) * 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 半導体装置とその作製方法、電子機器
US10658389B2 (en) 2014-05-30 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US11282860B2 (en) 2014-05-30 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device

Also Published As

Publication number Publication date
JP5277628B2 (ja) 2013-08-28
TW200939395A (en) 2009-09-16
KR20090068135A (ko) 2009-06-25
US7892969B2 (en) 2011-02-22
TWI378534B (en) 2012-12-01
KR101064978B1 (ko) 2011-09-16
US20090163029A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
US7256137B2 (en) Method of forming contact plug on silicide structure
JP2007081249A (ja) 半導体装置及びその製造方法
US6551887B2 (en) Method of forming a spacer
JP5277628B2 (ja) 半導体装置の製造方法
JP2007214286A (ja) 半導体装置及び半導体装置の製造方法
JP2010258221A (ja) 半導体装置及びその製造方法
US20070170588A1 (en) Connection structure and fabrication method for the same
JP2008034413A (ja) 半導体装置及びその製造方法
JP2010161166A (ja) 配線の形成方法
JP2007150249A (ja) 半導体装置およびその製造方法
JP2007184420A (ja) 半導体装置の製造方法
JP5119696B2 (ja) 半導体装置の製造方法
JP2007081347A (ja) 半導体装置の製造方法
JP2007220701A (ja) 半導体装置の製造方法、半導体記憶装置の製造方法
JP2007165480A (ja) 半導体装置及びその製造方法
JP2007012823A (ja) 半導体装置及びその製造方法
KR20090043985A (ko) 반도체 소자의 금속배선 제조방법
JP2009054683A (ja) 半導体装置およびその製造方法
JPH10163216A (ja) 半導体装置の製造方法
JP2006108452A (ja) 半導体装置の製造方法
JP2009212364A (ja) 半導体装置およびその製造方法
JP2012079792A (ja) 半導体装置の製造方法
JP2007150244A (ja) 半導体装置及びその製造方法
JP2005183493A (ja) 半導体装置
JP2011159925A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5277628

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees